CN100501952C - 具有埋入被动元件的晶粒承载用封装基板及其制造方法 - Google Patents

Abstract

一种具有埋入被动元件的晶粒承载用封装基板，包括：具有核心层及第一导电电路的夹层电路板、介电层、第一电极、第二电极以及第二导电电路。其中，第一导电电路形成在所述核心层上，介电层设于夹层电路板的第一导电电路上，具有第一凹洞与第二凹洞。第一电极设于第一凹洞中；第二电极设于第二凹洞中。该第一与第二电极以及位于第一电极与第二电极间的介电层共同形成一埋入被动元件。第二导电电路电性连接第一电极与第二电极。

Description

具有埋入被动元件的晶粒承载用封装基板及其制造方法

技术领域

本发明涉及一种封装结构及其制造方法，特别是关于一种具有埋入被动元件的晶粒承载用封装基板及其制造方法。

背景技术

内埋电容元件结构是一种按照模块的电路特性与需求，采用多层线路板封装(Multiple Stacked Package；MSP)技术将电容以介电材料内埋在基板中的一种结构。实际应用时可以按照电路特性与需求，采用具有不同介电数以及电阻的基板材料应用于内埋电容、电阻或高频传输线等设计上。透过内埋元件基板技术的构装整合，来缩短电路布局并缩短讯号传输距离来提高整体元件的工作性能，从而取代传统离散式被动元件例如电容器、电阻以及电感等。其优点在于可减少离散式被动元件的使用数量，从而降低产品的相关制作与检测成本，减小基板厚度，减少元件的焊点数，并提高模块的电气高频响应以提高产品构装密度与可靠度。

以内埋式电容元件为例，现有的内埋式电容元件主要有金属/绝缘体/金属(Mental-Insulator-Mental；MIM)电容与垂直指插电容(Vertically-Interdigitated-Capacitor；VIC)两种，其中金属/绝缘体/金属电容器是利用位于多层线路板100之间的上下两片金属平板101a和101b来构成的一种电容结构(参图1)。而垂直指插式电容器(参图2)则是由位于多层线路板200间的多层金属平板201a、201b、201c和201d互相交错叠置而成。为了改善内埋式电容元件的电容特性，这两种电容元件均需增加电容结构(金属平板以及多层线路板)的叠层数目，因此，不仅占据了有限的基板空间，而且还会使基板的厚度增加很多。

发明内容

因此，亟需一种创新的内埋式电容元件结构及其制造方法，可以在不增加晶粒承载用封装基板厚度的情况下增强内埋式电容元件的电容特性，从而克服现有内埋电容元件为了增加电容特性而导致晶粒承载用封装基板厚度大幅增加这一缺陷。

本发明的目的之一在于提供一种具有埋入被动元件的晶粒承载用封装基板，包括：具有核心层及第一导电电路的夹层电路板、介电层、第一电极、第二电极以及第二导电电路。其中，第一导电电路形成在核心层上，介电层设于夹层电路板的第一导电电路上，具有第一凹洞与第二凹洞。第一电极设于第一凹洞中；第二电极设于第二凹洞中。该第一与第二电极以及位于第一电极与第二电极间的介电层共同形成埋入被动元件。第二导电电路电性连接第一电极与第二电极。

本发明的另一目的在于提供一种制造具有埋入被动元件的晶粒承载用封装基板的方法，包括下列步骤：首先，提供具有核心层及第一导电电路的一夹层电路板(interlayer circuit board)，第一导电电路形成在核心层上。然后，在夹层电路板的第一导电电路上形成一介电层。之后，在介电层中形成第一凹洞与第二凹洞。然后，将导电材料填入介电层的第一凹洞与第二凹洞中，以分别形成第一电极与第二电极。该第一电极、第二电极以及位于第一电极与第二电极之间的介电层共同形成埋入被动元件。接着，在第一电极与第二电极上形成一第二导电电路。

本发明的又一目的在于提供一种制造具有埋入被动元件的晶粒承载用封装基板的方法，包括下列步骤：首先，提供具有核心层及第一导电电路的一夹层电路板，第一导电电路形成在所述核心层上。然后，再提供表面具有一介电层的一金属片。接着，将金属片层压在夹层电路板上，使得介电层与夹层电路板上的第一导电电路接触。随后在金属片与介电层中形成第一凹洞与第二凹洞。然后，将导电材料填入第一凹洞与第二凹洞，以形成第一电极与第二电极。该第一电极、第二电极以及位于第一电极与第二电极间的介电层共同形成埋入被动元件。再在第一电极与第二电极上形成一第二导电电路。

本发明的技术特征在于采用嵌设在介电层同一侧的两个电极、位于两电极之间的介电层，以及导通两电极的电路来共同构成一埋入被动元件。与现有技术相比，可减少晶粒承载用封装基板的叠层数目，缩短电路布局，缩短讯号传输距离，并节省布线空间，具有不会使晶粒承载用封装基板的厚度增加的优点，从而克服了现有内埋被动元件为了增加工作效能而必须大幅增加晶粒承载用封装基板厚度这一缺陷。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1为现有的一种金属/绝缘体/金属电容的结构示意图。

图2为现有的一种垂直指插式电容的结构示意图。

图3为本发明一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的纵向结构剖面图。

图4A为本发明一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的横向结构剖面图。

图4B为本发明另一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的横向结构剖面图。

图5为本发明一较佳实施例的，制造如图3所示的具有埋入被动元件的晶粒承载用封装基板的制造流程图。

图6为本发明另一较佳实施例的，制造如图3所示的具有埋入被动元件的晶粒承载用封装基板的制造流程图。

具体实施方式

有关本发明的详细说明及技术内容，现就结合附图说明如下：

本发明的实施例在于提供一种具有埋入被动元件的晶粒承载用封装基板。为让本发明的上述和其它目的、特征、和优点能更明显易懂，特举一内埋有埋入式电容元件30的晶粒承载用封装基板300作为较佳实施例来加以说明。

图3为本发明一较佳实施例的一种内埋有埋入式电容元件30的晶粒承载用封装基板300的纵向结构剖面图。该晶粒承载用封装基板300包括：下压合层313、具有第一导电电路301的夹层电路板302、介电层304、第一电极306、第二电极308以及第二导电电路310。

其中，夹层电路板302为一核心层(302)，位于下压合层313上。第一导电电路301形成在核心层(302)上。下压合层313为一介电层。另外，在本发明的一些较佳实施例中，还包括一第三导电电路303，形成在下压合层313与核心层(302)之间。第一导电电路301和第三导电电路303则分别为形成在核心层(302)上下两侧的图案化导电层。

介电层304设在夹层电路板302上，具有第一凹洞304a与第二凹洞304b，并且第一凹洞304a与第二凹洞304b相距有一段距离。第一电极306设于第一凹洞304a中；第二电极308设于第二凹洞304b中。

图4A为本发明一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的横向结构剖面图。在本实施例中，图4A为沿着图3的切线S方向所作的横向剖面图。其中第一凹洞304a与第二凹洞304b为通过雷射钻孔法或曝光显影法所形成的沟槽或窄孔，该等沟槽或窄孔互相平行。导电材料则通过网板印刷法(screen printing)法或电镀法填入第一凹洞304a与第二凹洞304b中，从而形成由两个彼此平行的板状结构(plate structure)所构成的第一电极306和第二电极308。

在本发明的另外一些实施例中，第一凹洞304a与第二凹洞304b分别为梳子状窄孔结构。参考图4B，图4B为本发明另一较佳实施例的一种内埋有埋入式电容元件的晶粒承载用封装基板的横向结构剖面图。在本实施例中，第一凹洞304a与第二凹洞304b为通过雷射钻孔法或曝光显影法所形成的一种梳状沟槽结构，该等梳状沟槽结构彼此叉合(interdigitated)。导电材料则通过网板印刷法法或电镀法填入第一凹洞304a与第二凹洞304b中，从而分别形成由两个彼此叉合的薄板梳状结构(plate comb structure)所构成的第一电极306和第二电极308。

请再参考图3，第一电极306与第二电极308则通过第二导电电路310电性导通至其它线路层；而第一电极306、第二电极308以及位于第一电极306与第二电极308间的介电层304三者共同形成一埋入式电容元件30。在本发明的较佳实施例中，第二导电电路310形成在介电层304上，具有一导通回路的图案化金属层，用以电性导通第一电极306和第二电极308至其它线路，并且可以与晶粒承载用封装基板300外部的其它电子元件(未图示)，例如晶粒、电子元件或其它离散式被动元件，通过打线(未图示)电性连接。

值得注意的是，晶粒承载用封装基板300还具有一第二电容元件31，形成在下压合层313中。在本实施例中，埋入式被动元件31由第三电极305、第四电极307以及位于第三电极305与第四电极307间的下压合层313三者所共同构成。其中第三电极305形成在下压合层313中的第三凹洞303a中，第四电极307则形成在下压合层313中的第四凹洞303b中。

第三凹洞303a和第四凹洞303b分别形成在下压合层313与核心层(302)相接触表面的一相对表面上，并且第三凹洞303a与第四凹洞303b相距有一段距离。其中第三电极305和第四电极307是通过电镀或沉积的方式将导电材料分别填充在第三凹洞303a中和第二凹洞303b中所形成，并通过第四导电电路312彼此电性连接。在本实施例中，第四导电电路312为具有一导通回路的图案化金属层，形成在下压合层313设有第三凹洞303a与第四凹洞303b的表面上，可用来导通第三电极305和第四电极307。

此外，晶粒承载用封装基板300还包括有防焊层(solder mask)309和311，分别覆盖在第二导电电路310以及第四导电电路312上，并使第二导电电路310以及第四导电电路312与外部电子元件(未图示)电性连接的区域分别由防焊层309和311裸露出来。第二导电电路310以及第四导电电路312裸露的部分上方还分别覆盖有一层金属覆盖层314和316，以作为后续打线或覆晶制程的焊垫(Pad)。

请参考图5，图5为本发明一较佳实施例的，制造如图3所示的具有埋入被动元件的晶粒承载用封装基板的制造流程图。该制造流程包括下列步骤：

首先，如步骤S51所示，提供至少一个具有第一导电电路301的夹层电路板302。在本发明的较佳实施例中，夹层电路板302包括下压合层313以及核心层(302)，可用来作为多层线路板封装结构中的核心基材(Core Layer)，但在其它实施例中，夹层电路板302也可用来作为多层线路板封装结构中的层压板(Laminated Layer)。

如步骤S52所示，再在夹层电路板302上形成介电层304。在本发明的较佳实施例中，介电层304是通过热压合所形成的上压合层。

之后，如步骤S53所示，通过例如雷射钻孔法或曝光显影法在介电层304中形成第一凹洞304a与第二凹洞304b。该第一凹洞304a与第二凹洞304b的形状与尺寸并不受限制，较佳的形式为两条互相平行的沟槽或窄孔，或是两个彼此叉合的梳状沟槽结构。

然后，如步骤S54所示，通过网板印刷法或电镀法将导电材料填入介电层304的第一凹洞304a与第二凹洞304b，以分别形成第一电极306与第二电极308。该第一电极306、第二电极308以及位于第一电极306与第二电极308之间的介电层304共同形成埋入被动元件。在本发明的较佳实施例中，第一电极306和第二电极308由两个互相平行的板状结构，或两个彼此叉合的薄板梳状结构所构成。

接着，如步骤S55所示，在第一电极306与第二电极308上形成第二导电电路310。形成第二导电电路310的步骤包括在介电层304形成有凹洞304a和304b的一侧沉积一导电层，接着图案化该导电层以形成具有导通回路的图案化金属层，从而电性连接第一电极306以及第二电极308。在本发明较佳实施例中，导电层与第一电极306和第二电极308同时形成。

请再参考图6，图6为本发明另一较佳实施例的制造如图3所示的具有埋入被动元件的晶粒承载用封装基板的制造流程图。该制造流程包括下列步骤：

首先，如步骤S61所示，提供具有第一导电电路301的一夹层电路板302，以及表面具有一介电层304的一金属片。在本发明的较佳实施例中，夹层电路板302包括下压合层313以及核心层(302)，可用来作为多层线路板封装结构中的核心基材，但在其它实施例中，夹层电路板302也可用来作为多层线路板封装结构中的层压板。介电层304由一预浸渍体(prepreg)所形成，是用来披覆金属层的一覆盖层。

接着，如步骤S62所示，将金属片层压在夹层电路板302上，使得介电层304与夹层电路板302的第一导电电路301接触。

之后，如步骤S63所示，通过例如雷射钻孔法或曝光显影法在金属片与介电层304中形成第一凹洞304a与第二凹洞304b。该第一凹洞304a与第二凹洞304b的形状与尺寸并不受限制，较佳的形式为两条互相平行的沟槽或窄孔，或是两个彼此叉合的梳状沟槽结构。

然后，如步骤S64所示，通过网板印刷法或电镀法将导电材料填入介电层304的第一凹洞304a与第二凹洞304b中，以分别形成第一电极306与第二电极308。该第一电极306、第二电极308以及位于第一电极306与第二电极308之间的介电层304共同形成埋入被动元件。在本发明的较佳实施例中，第一电极306和第二电极308由两个互相平行的板状结构，或两个彼此叉合的薄板梳状结构所构成。

接着，如步骤S65所示，形成一第二导电电路310以电性连接第一电极306与第二电极308。形成第二导电电路310的步骤包括图案化金属层以形成一导通回路，使第一电极306与第二电极308电性连接。

另外，形成如图3所示的晶粒承载用封装基板300的步骤还包括：形成一防焊层309覆盖在第二导电电路310上，并使第二导电电路310上与外部电子元件(未图示)电性连接的区域由该防焊层309裸露出来。并在第二导电电路310的裸露部分上形成一金属覆盖层314，作为后续打线或覆晶制程的焊垫。

根据上述较佳实施例，可知本发明的技术特征在于通过将导电材料填充入形成在夹层电路板上的至少一个介电层中的两个凹洞，从而形成两个彼此分离的电极。该两电极和位于两电极之间的介电层，以及导通两电极的电路直接共同构成了一埋入被动元件。由于该两电极直接嵌设在单一介电层中，因此，即使为增强内埋电容元件的电容特性而需增加导电电极的数量或密度时，也不需要增加夹层电路板的叠层数量，而使夹层电路板的厚度大幅增加。

与现有技术相比，本发明应用上述的实施例，不仅可缩短晶粒承载用封装基板的电路布局，而且可缩短讯号传输距离，节省布线空间，具有不会使晶粒承载用封装基板的厚度增加的优点，可以克服现有内埋被动元件存在的为提高工作效能而必须大幅增加晶粒承载用封装基板厚度的这一缺陷。此外，由于本发明形成埋入被动元件的电极均形成在介电层的同一侧，因此，与现有的内埋被动元件相比较，结构更为简单，并可减少制程步骤，降低制程成本。

Claims (13)

1.一种制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于包括下列步骤：

提供一夹层电路板，所述夹层电路板具有一核心层及一第一导电电路，所述第一导电电路形成在所述核心层上；

在所述夹层电路板的所述第一导电电路上形成一介电层；

在所述介电层内形成一第一凹洞与一第二凹洞；

在所述介电层的所述第一凹洞与第二凹洞内填入一导电材料，以形成一第一电极与一第二电极，所述第一电极、所述第二电极以及位于所述第一电极与所述第二电极之间的所述介电层共同构成所述埋入被动元件；以及

在所述第一电极与所述第二电极上形成一第二导电电路。

2.如权利要求1所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于进一步包括：

形成一防焊层覆盖在所述第二导电电路上，使得所述第二导电电路上用以电性连接至外部的区域由所述防焊层裸露出来；以及

形成一金属覆盖层在所述第二导电电路的裸露部分。

3.如权利要求1所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于所述第一电极与所述第二电极各具有一板状结构并且彼此平行。

4.如权利要求1所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于所述第一电极具有若干个第一薄板梳子结构，所述第二电极具有若干个第二薄板梳子结构，并且所述第一薄板梳子结构与所述第二薄板梳子结构彼此叉合。

5.一种具有埋入被动元件的晶粒承载用封装基板，其特征在于包括：

一夹层电路板，所述夹层电路板具有一核心层及一第一导电电路，所述第一导电电路形成在所述核心层上；

一介电层，设于所述夹层电路板的所述第一导电电路上，所述介电层具有一第一凹洞与一第二凹洞；

一第一电极设于所述介电层的第一凹洞中；

一第二电极，设于所述介电层的第二凹洞中，所述第一电极、所述第二电极以及位于所述第一电极与所述第二电极间的所述介电层共同构成所述埋入被动元件；以及

一第二导电电路，设置在所述第一电极与所述第二电极上。

6.如权利要求5所述的具有埋入被动元件的晶粒承载用封装基板，其特征在于进一步包括：

一防焊层覆盖在所述第二导电电路上，使得所述第二导电电路上用以电性连接至外部的区域由所述防焊层裸露出来；以及

一金属覆盖层，位于所述第二导电电路的裸露部分。

7.如权利要求5所述的具有埋入被动元件的晶粒承载用封装基板，其特征在于所述第一电极与所述第二电极各具有一板状结构并且彼此平行。

8.如权利要求5所述的具有埋入被动元件的晶粒承载用封装基板，其特征在于所述第一电极具有若干个第一薄板梳子结构，所述第二电极具有若干个第二薄板梳子结构，并且所述第一薄板梳子结构与所述第二薄板梳子结构彼此叉合。

9.一种制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于包括下列步骤：

提供一夹层电路板，所述夹层电路板具有一核心层及一第一导电电路，所述第一导电电路形成在所述核心层上；

提供一金属片，所述金属片表面具有一介电层；

将所述金属片层压在所述夹层电路板上，使得所述介电层与所述夹层电路板上的所述第一导电电路接触；

在所述金属片与所述介电层内形成一第一凹洞与一第二凹洞；

在所述第一凹洞与所述第二凹洞中填入导电材料，以形成一第一电极与一第二电极，所述第一电极、所述第二电极以及位于所述第一电极与所述第二电极间的所述介电层共同构成所述埋入被动元件；以及

在所述第一电极与第二电极上形成一第二导电电路。

10.如权利要求9所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于所述介电层为一预浸渍体。

11.如权利要求9所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于进一步包括：

形成一防焊层覆盖在所述第二导电电路上，使得所述第二导电电路上用以电性连接至外部的区域由所述防焊层裸露出来；以及

形成一金属覆盖层在所述第二导电电路的裸露部分。

12.如权利要求9所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于所述第一电极与所述第二电极各具有一板状结构并且彼此平行。

13.如权利要求9所述的制造具有埋入被动元件的晶粒承载用封装基板的方法，其特征在于所述第一电极具有若干个第一薄板梳子结构，所述第二电极具有若干个第二薄板梳子结构，并且所述第一薄板梳子结构与所述第二薄板梳子结构彼此叉合。

Images