DE19515591C2 - Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen - Google Patents
Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei MetallisierungslagenInfo
- Publication number
- DE19515591C2 DE19515591C2 DE19515591A DE19515591A DE19515591C2 DE 19515591 C2 DE19515591 C2 DE 19515591C2 DE 19515591 A DE19515591 A DE 19515591A DE 19515591 A DE19515591 A DE 19515591A DE 19515591 C2 DE19515591 C2 DE 19515591C2
- Authority
- DE
- Germany
- Prior art keywords
- interconnects
- laser
- contact
- interconnect
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zur Formierung von vertikalen Kontak
ten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als 2 Metalli
sierungslagen.
Eine bevorzugte Anwendung der Erfindung besteht in der Kontaktformierung zwischen
Signalleitungen und redundanten Signalleitungen bei redundant ausgelegten Bussystemen
in großflächig monolithisch integrierten Schaltungen (GIS).
Großflächig monolithisch integrierte Schaltungen mit einer Siliziumfläche von z. B. 16
cm² bis im Extremfall zur Fläche eines Wafers ermöglichen die Realisierung von Rechen
leistungen in Giga-Operationen pro Sekunde (GOPS) auf einem einzelnen Chip bei gleich
zeitig geringerem Platzbedarf, höherer Zuverlässigkeit, reduzierter Pinzahl, geringerer Lei
stungsaufnahme bzw. Verlustwärme und reduziertem Gewicht gegenüber einer Lösung mit
mehreren Einzelchips auf einer Platine. Eine Multi-Chip-Modul-Lösung besitzt gegenüber
großflächig integrierten Schaltungen darüber hinaus den Nachteil, daß sie erst nach der
Montage der Einzelchips testbar ist. Problematisch ist bei großflächig monolithisch inte
grierten Schaltungen jedoch, daß bei der Chipfertigung die Ausbeute Y aufgrund einer un
vermeidbaren Defektdichte D mit ansteigender Siliziumfläche A abhängig vom Clusterfak
tor α sinkt:
Die wirtschaftliche Herstellung einer funktionsfähigen, großflächig monolithisch inte
grierten Schaltung erfordert daher die redundante Auslegung einzelner Untereinheiten. Da
häufig Defekte in den Metallisierungen auftreten und ein defektfreies Bussystem für die
Kommunikation zwischen den Untereinheiten einer GIS erforderlich ist, wird in der Regel
das Bussystem mit redundanten Signalleitungen versehen. Die Verbindung der Signallei
tungen im Bus mit den redundanten Signalleitung erfolgt durch das Formieren elektrischer
Kontakte an Kontaktstrukturen mit einem Laser.
Als Verfahren zur Kontaktformierung sind bisher bekannt:
- 1. die laserunterstützte Abscheidung von elektrisch leitenden Materialien (LECVD: Laser Enhanced Chemical Vapor Deposition), R. M. Osgood, et al., Ann. Rev. Mat. Sci. 15, 1985, S. 549 ff,
- 2. die laserunterstützte Diffusion von Dotierstoffen, G. H. Chapman, et al., Proc. Intem. Conf. on Wafer Scale Integration, San Franc., CA, 1989, S. 21-29,
- 3. die lasergetriebene Legierung von Aluminium und α-Silizium, G. H. Chapman, et al., C.& W. Moore, Adam Hilger Publishing, Bristol, 1986, S. 204-215,
- 4. die lasergetriebene Legierung von Aluminium und Germanium, D. J. Schepis et al., EP 0 603 105 A1 und
- 5. das Kontaktieren von Leitbahnen an Überkreuzungsstellen von Leitbahnaufweitungen mit kurzen Pulsen der Laserstrahlung, L. Kahn, et al., WEE Joum. of Solid-State Circ., Vol. SC-10 No. 4, 1975, S. 219-228.
Alle Verfahren werden an unterschiedlichen Kontaktstrukturen durchgeführt. Nachteile
des ersten Verfahrens sind der hohe apparative Aufwand, zum Teil werden toxische Gase
eingesetzt, und die Verletzung von Designregeln beim Design der zu diesem Verfahren
notwendigen Kontaktstruktur. Nachteile der Kontaktstruktur beim zweiten genannten Ver
fahren sind der erforderliche hohe Platzbedarf der Kontaktstruktur, die erhöhte Anzahl von
Laserbearbeitungen bei der Kontaktformierung und die höheren Kontaktwiderstände. Von
Nachteil beim dritten und vierten Verfahren ist die Notwendigkeit von additionellen Pro
zeßschritten im CMOS-Prozeß. Zur Fertigung von großserienmäßig produzierten GIS
kommt insbesondere die Kontaktformierung nach dem fünften genannten Verfahren in
Frage, da die Kontaktstruktur in Standard-CMOS-Prozessen zu fertigen ist, die Kontaktwi
derstände klein sind und der apparative Aufwand geringer ist als bei den ersten vier
Verfahren.
Bisher existieren 3 Kontaktstrukturen für die Formierung von vertikalen Laserkontakten
an Überkreuzungsstellen von Leitbahnaufweitungen nach dem fünften Verfahren:
- 1. die Struktur mit übereinanderliegenden Pads, H.-D. Hartmann, et al., SPIE Vol. 2090 Multilevel Interconnection, 1993, S. 146-160
- 2. die Struktur mit Rahmen, J. B. Bernstein, IEEE Trans. on Comp., Pack. and Manufac. Tech.-Part A, Vol. 17, No. 4, Dec. 1994, S. 590-593 und
- 3. die Struktur mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung, J. B. Bemstein, IEEE Trans. on Comp., Pack. and Manufac. Tech.-Part A, Vol. 17, No. 4, Dec. 1994, S. 590-593.
Alle Strukturen gibt es mit passivierter und depassivierter oberer Leitbahnaufweitung.
Die Depassivierung der oberen Leitbahnaufweitung der vertikalen Laserkontaktstruktur
führt zu einer reduzierten Lebensdauer des formierten Laserkontakts. Die Anordnung mit
Rahmen wie die Anordnung mit Rahmen ohne Leitbahnaufweitung in unterer Metallisie
rung besitzen darüber hinaus den Nachteil, daß sie gegen Designregeln verstoßen. Für die
Großserienfertigung eignet sich daher insbesondere die dritte Kontaktstruktur mit überei
nanderliegenden Pads ohne Depassivierung der oberen Leitbahnaufweitung.
Bisher versagen die drei genannten Kontaktstrukturen ohne Depassivierung, wenn das
Verhältnis n der Schichtdicke der unteren Metallisierungsebene dM1 zur Schichtdicke des
Intermetallisolators d₁ reduziert wird, da der formierte Laserkontakt nur mit dem Material
aus der unteren Metallisierungsebene gebildet wird. Untersuchungen haben gezeigt, daß
das zur Verfügung stehende Material in der ersten Metallisierungsebene ab einem
Verhältnis:
nicht mehr ausreicht, um die leitende Berandung am Intermetallisolator zwischen zwei
Metallisierungsebenen zu bilden. Infolgedessen sinkt die Ausbeute an formierten Laser
kontakten. Die Schichtdicke der unteren Metallisierung kann nicht ohne weiteres erhöht
werden, da die Kontaktformierung als zusätzlicher Prozeßschritt an vorherige Prozeß
schritte und deren Spezifikationen adaptierbar sein muß.
Der Erfindung liegt die Aufgabe zugrunde, neben dem von der unteren Metallisierungsebe
ne zur Verfügung gestellten Material ein zusätzliches Materialreservoir für die Kontaktfor
mierung bereitzustellen, so daß das Verhältnis n zwischen der Schichtdicke der unteren
Metallisierungsebene und der Schichtdicke des Intermetallisolators den Grenzwert von 0,6
nicht unterschreitet.
Die Lösung dieser Aufgabe ergibt sich aus den Merkmalen des Anspruchs 1.
Die erfindungsgemäße Anordnung zur Formierung von vertikalen Kontakten zwischen
zwei Leitbahnen in mikroelektronische Schaltungen hat den Vorteil, daß eine vorgefertigte
Leitbahnverbindung zwischen zwei Metallebenen als Materialreservoir für die Bildung des
Kontaktes zur Verfügung gestellt wird. Vorausgesetzt wird dabei, daß mindestens 3 Metal
lisierungsebenen verfügbar sind.
Die Erfindung wird nun anhand von Zeichnungen von Ausführungs- und Anwendungs
beispielen erläutert.
Fig. 1A zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialre
servoir und einer Leitbahn in der mittleren Metallisierungsebene.
Fig. 1B zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservoir
und einer Leitbahn in der unteren Metallisierungsebene.
Fig. 2A erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir und
einer Leitbahn in der mittleren Metallisierungsebene.
Fig. 2B erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir und
einer Leitbahn in der unteren Metallisierungsebene.
Fig. 3A zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservo
ir dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der mittleren
Metallisierungsebene.
Fig. 3B zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservo
ir dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der unteren
Metallisierungsebene.
Fig. 4A erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir, dem
Rahmen in oberer Metallisierungsebene und einer Leitbahn in der mittleren Metallisie
rungsebene. Die Kontaktstruktur ist depassiviert.
Fig. 4B erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir, dem
Rahmen in oberer Metallisierungsebene und einer Leitbahn in der unteren Metallisie
rungsebene. Die Kontaktstruktur ist depassiviert.
Fig. 5 erklärt die zweistufige Kontaktformierung der vertikalen Laserkontaktstruktur
mit dem Materialreservoir durch Laserstrahlung.
Fig. 6 zeigt eine dreidimensionale Implementierung der vertikalen Laserkontaktstruktur
mit dem Materialreservoir in einem redundant ausgelegten Bussystem.
Fig. 7 illustriert schematisch eine Implementierung der vertikalen Laserkontaktstruktur
mit dem Materialreservoir in einem redundant ausgelegten Bussystem.
Fig. 8 zeigt eine dreidimensionale Implementierung der vertikalen Laserkontaktstruktur
mit dem Materialreservoir in einem redundant ausgelegten Bussystem. Dabei befinden sich
die redundanten Signalleitungen in einer Metallisierungsebene, die über der der Signallei
tungen liegt.
Fig. 9 erklärt schematisch die Anwendung der vertikalen Laserkontaktstruktur mit dem
Materialreservoir zur On-Chip-Speicherung von Information bei Verwendung einer
Lasertrennstelle.
Fig. 10 zeigt eine weitere Topographie zur On-Chip-Speicherung von Information mit
dem Vorteil, daß nur eine Bearbeitungsposition für die Laserbearbeitung erforderlich ist.
Fig. 1A und 1B zeigen die vertikale Laserkontaktstruktur mit dem Materialreservoir.
Eine Leitbahn 1 in der oberen Metallisierungsebene endet in einer Leitbahnaufweitung 5.
In der Metallebene unter der Leitbahnaufweitung 5 befindet sich eine weitere Leitbahnauf
weitung 3. Die Leitbahnaufweitung 3 in der unteren Metallisierungsebene ist mit einem
Via 2 fest verbunden. Das Via 2 dient als Materialreservoir bei der Kontaktformierung und
ist elektrisch mit der Leitbahn 4 über die Leitbahnaufweitung 3 (Fig. 1A) oder die untere
Metallisierung 6 (Fig. 1B) kontaktiert.
Fig. 2A und 2B zeigen einen Querschnitt durch die Erfindung unter der Aufnahme einer
Metallisierung mit drei Lagen. Das Si-Substrat 7 ist dabei durch das Feldoxid 8 vom La
serkontakt getrennt. Über dem Feldoxid 8 befindet sich der Intermetallisolator 9, der die
erste 6 und die zweite 3, 4 Metallisierungsebene dielektrisch voneinander trennt. Unter der
Leitbahnaufweitung 3 in zweiter Metallisierung befindet sich das Via 2. Die Leitbahnauf
weitung in der dritten Metallisierungsebene 1, 5 ist durch den zweiten Intermetallisolator
10 von der zweiten Metallisierung 3, 4 und durch die Passivierung 11 von außen isoliert.
Fig. 3A und Fig. 3B unterscheiden sich von Fig. 1A und Fig. 1B durch den Rahmen in
der Leitbahnaufweitung 5 der oberen Metallisierungsebene. Der gleiche Unterschied ist
beim Vergleich von Fig. 2A mit Fig. 4A sowie von Fig. 2B mit Fig. 4B zu erkennen.
Das Verfahren zur Formierung eines vertikalen Laserkontaktes mit einem zusätzlichen
Materialreservoir ist ein zweistufiger Prozeß, der in der Fig. 5 erklärt wird. Vor der For
mierung des Laserkontaktes sind die Leitbahnen in oberer 5 und mittlerer 3, 4 Metallisie
rungsebene durch den Intermetallisolator 10 elektrisch voneinander isoliert. Der erste La
serpuls durchdringt die transparente Passivierung 11 und wird von der oberen Metall
schicht 5 absorbiert. Die noch intakte Passivierung 11 verhindert im ersten Moment ein
Verdampfen, und es bildet sich eine überhitzte Schmelze. Ist der Berstdruck erreicht, wird
flüssiges Material 13 durch die Expansion der Schmelze an der Berandung 12 ausgetrie
ben. Eine optimale Intensität für diesen Prozeß liegt im Bereich dicht oberhalb der Ver
dampfungsschwelle, da dann der Anteil an flüssigem Materialauswurf besonders hoch ist.
Die obere Metallisierung 5 und die Passivierung 11 sind nach der ersten Stufe des
Prozesses im Bereich der Einflußzone entfernt. Für den zweiten Puls zeigt sich eine ähnli
che Situation. Das transparente Dielektrikum 10 bedeckt die mittlere Metallisierung 3, 4
mit dem Via 2. Wieder wird das Metall aus der mittleren Metallisierungsebene 3, 4 und
dem Via 2, das als Materialreservoir dient, in der flüssigen Phase entlang der Berandung
14 des Dielektrikums 10 ausgetrieben. Dieser Vorgang wird noch durch die Kapillarkräfte
unterstützt. So bildet eine Zylinderwand im Kontaktloch die leitende Verbindung zwischen
zwei Leitbahnen.
Untersuchungen haben gezeigt, daß die Formierung von vertikalen Laserkontakten mit
elektrischen Widerständen kleiner gleich 3 Ω mit Hilfe von gepulsten XeCl-Excimerlasem
(308 nm) und Nd : YAO-Lasem (1064 nm) realisierbar ist. Die Ausbeute an Laserkontakten
mit einem elektrischen Widerstand kleiner gleich 3 Ω ist dabei abhängig von den Prozeß
parametern. Die Prozeßparameter der Kontaktformierung sind Energiedichte (3-5 J/cm²),
Anzahl der Laserpulse (2-4), Pulsfolgefrequenz (1-25 Hz) und der Durchmesser des Laser
spots bzw. die Apertur. Die Kontaktformierung läßt sich automatisieren.
Bisher sind die kleinsten Leitbahnaufweitungen der Laserkontakte mit Rahmen bzw.
mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung 4×4 µm² groß. Die 4×4
µm² Laserkontakte mit Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer
Metallisierung besitzen dabei deutlich schlechtere elektrische Eigenschaften als die bisher
bekannten Laserkontakte mit übereinanderliegenden Pads. Bei den Laserkontakten mit
Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung wird ein
Kontaktwiderstand von 25 Ω zugelassen. Bei einem Grenzwert von 3 Ω entsprechend der
Kontaktstruktur mit übereinanderliegenden Pads würde die Ausbeute nur noch etwa 55%
betragen. Es ist anzunehmen, daß den angesprochenen 4×4 µm² Laserkontakten zu wenig
Material zur Verfügung steht, um eine elektrisch leitende Berandung mit geringerem Wi
derstand zu formieren. Darüber hinaus liegt der kritische Strom der Kontaktstrukturen bei
125°C zwischen 4 und 8 mA, während er bei den untersuchten Laserkontakten mit überei
nanderliegenden Pads größer als 200 mA ist, was die Annahme, daß bei den 4×4 µm² La
serkontakten zu wenig Material zur Bildung der elektrischen Verbindung vorhanden ist,
unterstützt.
Die kleinsten bisher realisierten Leitbahnaufweitungen der Laserkontakte mit überei
nanderliegenden Pads sind 9,6×9,6 µm² groß. Bei Laserkontakten mit übereinanderliegen
den Pads bestehend aus Sandwichmetallisierungen mit z. B. Ti/TiN/Ti/AlCu0,5%/TiN zeigte
sich, daß das Material in erster Metallisierung bei n < 0,6 nicht ausreicht, um die elektrisch
leitende Berandung bzw. einen Laserkontakt mit einem Widerstand kleiner gleich 3 Ω mit
einer Wahrscheinlichkeit größer als 90% zu bilden. Da die Laserkontaktstrukturen mit
Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung nicht mehr
Material für die Kontaktformierung zur Verfügung stellen als die Laserkontakte mit über
einanderliegenden Pads, gilt für sie zumindest genau die gleiche Grenze von n < 0,6. Die
Erfindung liefert nun ein Materialreservoir 2, daß das Problem des zu wenig zur Verfü
gung stehenden Materials für die Formierung der elektrisch leitenden Berandung beseitigt.
Der wesentliche Vorteil der Erfindung ist, daß das Verhältnis n unter Annahme von glei
chen Intermetallisolatorschichtdicken im Chip immer größer als eins ist. Es ist zu erwar
ten, daß die Ausbeute an formierten Laserkontakten mit einem Widerstand kleiner gleich 3
Ω bei Anwendung der Erfindung steigt, und daher die Fertigung von GIS mit höheren
Ausbeuten als bisher realisiert werden kann. Die Erfindung widerspricht weder den Ferti
gungsregeln noch den Designregeln in einem CMOS-Prozeß mit mehr als zwei Metallisie
rungslagen. Es ist zu erwarten, daß sich die Erfindung mit kleinerem Platzbedarf als
9,6×9,6 µm² bei gleichen elektrischen Eigenschaften formieren läßt. Darüber hinaus ist
abzusehen, daß der Prozeßparameter Anzahl der Laserpulse bei Verwendung der Erfin
dung nicht wie bisher der entscheidende Prozeßparameter ist, da die Gefahr der Bildung
eines Substratkontaktes durch den größeren Abstand zum Substrat reduziert wird. Das
Prozeßfenster der Kontaktformierung wird daher größer. Die Erfindung stellt damit eine
deutliche Verbesserung gegenüber bisherigen vertikalen Laserkontaktstrukturen dar. Die
Erfindung läßt sich hervorragend in Bussystemen implementieren.
Bisherige Kontaktstrukturen in einem redundant ausgelegten Bussystem werden zu ei
ner Konfigurationsmatrix zusammengefaßt. In der Konfigurationsmatrix können die Si
gnalleitungen und redundanten Leitungen an den Kontaktstrukturen durch Laserbeschuß
elektrisch verbunden werden. Wird z. B. vom Digitaltester ein Kurzschluß zwischen zwei
Signalleitungen beim Bustest lokalisiert, können diese beiden Leitungen in den Konfigura
tionsmatrizen vor und hinter dem Kurzschluß getrennt werden. Ein Konfigurationsalgo
rithmus bestimmt noch freie redundante Leitungen. Die ermittelten redundanten Leitungen
werden am Eingang der ersten und am Ausgang der zweiten Konfigurationsmatrix abge
trennt und an vertikalen Laserkontaktstellen in den Konfigurationsmatrizen mit den Si
gnalleitungen kontaktiert, J. Otterstedt, et al., Proc. Intem. Conf on Wafer Scale Integra
tion, SanFranc., CA, 1994, S. 315-323.
Bisherige Konfigurationsmatrizen beanspruchen einen erheblichen Platzbedarf, da die
in den redundanten Leitungen integrierten Kontaktstrukturen einen größeren Leitbahnab
stand zwischen den redundanten Leitungen erfordern. Für eine sichere Bilderkennung bei
der Automatisierung des Verfahrens zur Laserkontaktformierung ist bei den bisher
bekannten Kontaktstrukturen als Leitbahnabstand die doppelte laterale Ausdehnung der
Leitbahnaufweitung der Kontaktstruktur notwendig. Für einen 0,8-µm-CMOS-Prozeß bei
Implementierung von 10×10 µm² Laserkontakten ist dann der Leitbahnabstand zwischen
den redundanten Leitungen 20mal so groß wie zwischen den Signalleitungen im Bus. Der
erhöhte Platzbedarf in den Konfigurationsmatrizen wird nur durch die Kontaktstrukturen
verursacht, da sich Trennstellen platzsparend in eine Leitung integrieren lassen. Die Erfin
dung bezieht sich auf eine Implementierung der vertikalen Laserkontaktstruktur mit dem
Materialreservoir in eine dreidimensionale Konfigurationsmatrix nach Fig. 6. In Fig. 6 ist
schematisch ein Ausschnitt aus einer dreidimensionalen Konfigurationsmatrix mit dem
Bus bestehend aus den Signalleitungen 16 sowie einer redundanten Signalleitung 18 zu
sehen. Der Bus ist vom Substrat 7 durch das Feldoxid 8 isoliert. Die Signalleitungen kön
nen durch Formieren der vertikalen Laserkontaktstruktur, bestehend aus dem Materialre
servoir 2, den Leitbahnaufweitungen 3 und 5 mit den redundanten Signalleitungen elek
trisch verbunden werden. So ist eine mögliche Verbindung zwischen der Signalleitung 16
und der redundanten Signalleitung 18 über eine formierte Kontaktstruktur, bestehend aus
dem Materialreservoir 2, den Leitbahnaufweitungen 3 und 5, der kreuzenden Verbindungs
leitung 1, einem Via 20, der Metallisierung 19 und dem Via 17 dargestellt.
Die Laserkontaktstruktur mit dem Materialreservoir 2 in der dreidimensionalen Konfi
gurationsmatrix reduziert den lateralen Platzbedarf in einer Ebene gegenüber bisherigen
Konfigurationsmatrizen vollständig, da redundante Leitungen und Signalleitungen mit mi
nimalem Leitbahnabstand und die Kontaktstrukturen in einer Ebene über den Leitbahnen
implementiert sind. Hierarchische Redundanz kann in der Konfigurationsmatrix durch die
mehrfache Implementierung der Verbindung 16, 2, 3, 5, 1, 20, 19, 17 und 18 zwischen Si
gnalleitungen und redundanten Signalleitungen realisiert werden.
Darüber hinaus zeigt Fig. 8, daß die redundanten Signalleitungen 18 in den Zwischen
räumen zweier Signalleitungen 16 in einer höheren Metallisierungsebene angeordnet wer
den können. Die Signalleitungen sind wiederum durch das Feldoxid 8 vom Substrat 7 iso
liert. Der laterale Platzbedarf der in Fig. 8 dargestellten dreidimensionalen Konfigurations
matrix wird so noch weiter reduziert. Hierarchische Redundanz kann durch die mehrfache
Implementierung der Verbindung 16, 17, 19, 20, 27, 28, 1, 5, 3, 2 und 18 zwischen Signal
leitungen und redundanten Signalleitungen realisiert werden. Wie bei den bisher bekann
ten Konfigurationsmatrizen sind bei dieser dreidimensionalen Konfigurationsmatrix die
Kontaktstrukturen den redundanten Signalleitungen zugeordnet, da der untere Teil der ver
tikalen Kontaktstrukturen, bestehend aus der Leitbahnaufweitung 3 und dem Materialre
servoir 2, elektrisch mit der redundanten Leitung 18 verbunden ist. Für diese Anordnung
sind jedoch mindestens vier Metallisierungslagen erforderlich.
Des weiteren kann die dreidimensionale Konfigurationsmatrix noch dadurch erweitert
werden, daß die redundanten Leitungen in den Konfigurationsmatrizen getrennt sind. Da
für ist jedoch mindestens eine Laserkontaktstruktur mit dem Materiafreservoir vor und
nach der Trennung der redundanten Leitung bzw. die Implementierung von hierarchischer
Redundanz erforderlich, weil sonst nur ein Defekt pro Signalleitung isoliert werden könn
te. Eine Anordnung für solch eine dreidimensionale Konfigurationsmatrix ist in Fig. 7
schematisch zu sehen. Die vertikale Kontaktstruktur 21 ist dabei symbolisch abgebildet.
Beliebige Signalleitungen 16 können an Lasertrennstellen 22 getrennt und über die vertika
le Verbindung 24, 23 bei Formieren einer Kontaktstruktur 21 mit den redundanten Signal
leitungen 18 elektrisch verbunden werden. Angenommen es befindet sich vor der in Fig. 7
dargestellten dreidimensionalen Konfigurationsmatrix eine offene Signalleitung im Bus, so
kann diese defekte Signalleitung in einer Konfigurationsmatrix, die sich vor dem Defekt
befindet, an einer Lasertrennstelle 22 getrennt werden und durch die Formierung einer
elektrischen Verbindung 21, 24, 23 mit einer redundanten Leitung 18 verbunden werden.
Schließlich kann das auf der redundanten Signalleitung geführte Signal in der hinter dem
Defekt folgenden dreidimensionalen Konfigurationsmatrix durch erneutes Formieren der
Verbindung 21, 24, 23 zur ursprünglichen Signalleitung 16 zurück geführt werden. Zum
Ersetzen eines Leitungssegments sind demzufolge zwei Laserkontakte und zwei Lasertren
nungen zu formieren.
Von Vorteil wäre bei einer Trennung der redundanten Leitungen innerhalb der Konfi
gurationsmatix, wie in Fig. 7 dargestellt, daß zum Ersetzen von Signalleitungen durch re
dundante Leitungen die redundanten Leitungen nicht mehr wie bisher an Trennstellen ge
trennt werden müßten. Infolgedessen würde beim Ersetzen von Signalleitungen die Bear
beitungszeit zur Trennung einer redundanten Leitung an zwei Trennstellen gespart werden.
Pro ersetzte Einzelleitung würde etwa 1/3 der Bearbeitungszeit eingespart werden. Damit
würden die Kosten der Laserkonfiguration reduziert werden.
Pro ersetzte Einzelleitung würde etwa 1/3 der Bearbeitungszeit eingespart werden. Damit
würden die Kosten der Laserkonfiguration reduziert werden.
Die Erfindung kann darüber hinaus zur On-Chip-Speicherung von Informationen ein
gesetzt werden. Fig. 9 zeigt eine Implementierung mit Hilfe einer Lasertrennstelle. Ein
Signal 26 ist im normalen Fall mit dem Potential 24 elektrisch fest verbunden, das Signal
26 kann jedoch durch die Trennung der Leitung an der Trennstelle 22 und das Fourieren
der vertikalen Kontaktstruktur 21 auf das Potential 25 umgelegt werden. Für die Speiche
rung von Information sind dabei jedoch 2 Bearbeitungspositionen (Trennstelle und Kon
taktstruktur) erforderlich.
Eine mögliche Implementierung mit nur einer Bearbeitungsposition zeigt die Fig. 10.
Dabei soll die Leitbahn 4, die vor Formierung des Laserkontaktes über die Leitbahnauf
weitung 3 und dem Via 2 mit der Leitbahn 15 verbunden ist, durch Laserstrahlung von der
Leitbahn 15 getrennt und über die Leitbahnaufweitung 5 mit der Leitung 1 verbunden
werden.
Claims (3)
1. Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in
mikroelektronischen Schaltungen mit mehr als 2 Metallisierungslagen, dadurch gekenn
zeichnet, daß vor einer Kontaktformierung die zwei zu kontaktierenden, übereinander lie
genden Leitbahnen (1, 4) durch einen Isolator (10) mit einem spezifischen Widerstand grö
ßer als 10¹⁰ Ωcm getrennt sind, und ein elektrisch niederohmiges Materialreservoir (2) zu
sätzlich zum Material der Leitbahnen (1, 4) für die Kontaktformierung zur Verfügung ge
stellt wird, welches sich unterhalb der unteren der zu kontaktierenden Leitbahnen (4)
befindet.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Material
reservoir (2) ein mit einem metallischen Werkstoff oder einer Legierung gefülltes Via ist
oder mehrere nebeneinander liegende gefüllte Vias sind, und das Materialreservoir zumin
dest vor der Kontaktformierung elektrisch niederohmig mit der unteren der zu kontaktie
renden Leitbahnen (4) verbunden ist und darüber hinaus von der oberen der zu kontaktie
renden Leitbahnen (1) dielektrisch isoliert ist.
3. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekenn
zeichnet, daß die zu kontaktierenden, übereinander liegenden Leitbahnen (1, 4) an der zu
kontaktierenden Stelle im Vergleich zu den angrenzenden Leitbahnen lateral ausgedehnt
(3, 5) sind, so daß genügend Material in der mit einem Laser zu bearbeitenden Zone (3, 2,
6) zur Kontaktformierung zwischen den zu kontaktierenden, übereinander liegenden Leit
bahnen (1, 4) zur Verfügung steht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19515591A DE19515591C2 (de) | 1995-04-28 | 1995-04-28 | Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19515591A DE19515591C2 (de) | 1995-04-28 | 1995-04-28 | Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19515591A1 DE19515591A1 (de) | 1995-10-19 |
DE19515591C2 true DE19515591C2 (de) | 1997-05-22 |
Family
ID=7760553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19515591A Expired - Fee Related DE19515591C2 (de) | 1995-04-28 | 1995-04-28 | Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19515591C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7842948B2 (en) | 2004-02-27 | 2010-11-30 | Nvidia Corporation | Flip chip semiconductor die internal signal access system and method |
US7279887B1 (en) | 2004-08-06 | 2007-10-09 | Nvidia Corporation | In-process system level test before surface mount |
US8271252B2 (en) | 2007-11-08 | 2012-09-18 | Nvidia Corporation | Automatic verification of device models |
US8510616B2 (en) | 2008-02-14 | 2013-08-13 | Nvidia Corporation | Scalable scan-based test architecture with reduced test time and test power |
US8745200B2 (en) | 2008-05-06 | 2014-06-03 | Nvidia Corporation | Testing operation of processors setup to operate in different modes |
US8943457B2 (en) | 2008-11-24 | 2015-01-27 | Nvidia Corporation | Simulating scan tests with reduced resources |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
-
1995
- 1995-04-28 DE DE19515591A patent/DE19515591C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19515591A1 (de) | 1995-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69500388T2 (de) | Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern | |
DE69624712T2 (de) | Verfahren zur herstellung einer metall-leitungsstruktur für eine integrierte schaltung mit verbessertem elektromigrationswiderstand | |
EP1351298B1 (de) | Method for producing a semiconductor wafer | |
DE1564491B2 (de) | Integriertes halbleiterbauelement und verfahren zu seiner herstellung | |
DE4020195A1 (de) | Halbleiterchip und verfahren zu seiner herstellung | |
DE2217538B2 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
EP1130654A1 (de) | Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator | |
DE1789106A1 (de) | Halbleiteranordnung | |
DE19727232A1 (de) | Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19638666C1 (de) | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren | |
EP0698293B1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte | |
DE69616687T2 (de) | Elektronisches bauelement, welches eine dünnschichtstruktur mit passiven elementen enthält | |
DE10039710B4 (de) | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat | |
DE19507547C2 (de) | Verfahren zur Montage von Chips | |
DE19515591C2 (de) | Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen | |
EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE19843624C1 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
WO2013186035A1 (de) | Optoelektronischer halbleiterchip | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE102009001919A1 (de) | Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen | |
DE69728205T2 (de) | Herstellungsverfahren von Verbindungen in einer integrierten Schaltung | |
EP1261989B1 (de) | Metall-isolator-metall-kondensator und verfahren zu seiner herstellung | |
DE10008573A1 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE19710375C2 (de) | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8122 | Nonbinding interest in granting licenses declared | ||
8127 | New person/name/address of the applicant |
Owner name: SCHROEDER, HANS-ULRICH, DIPL.-ING., 28832 ACHIM, D |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |