DE19515591A1 - Anordnung und Verfahren zum nachträglichen Formieren von elektrisch leitenden Verbindungen zwischen dielektrisch isolierten Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen durch Laserstrahlung, sowie die Implementierung dieser Anordnung - Google Patents

Anordnung und Verfahren zum nachträglichen Formieren von elektrisch leitenden Verbindungen zwischen dielektrisch isolierten Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen durch Laserstrahlung, sowie die Implementierung dieser Anordnung

Info

Publication number
DE19515591A1
DE19515591A1 DE19515591A DE19515591A DE19515591A1 DE 19515591 A1 DE19515591 A1 DE 19515591A1 DE 19515591 A DE19515591 A DE 19515591A DE 19515591 A DE19515591 A DE 19515591A DE 19515591 A1 DE19515591 A1 DE 19515591A1
Authority
DE
Germany
Prior art keywords
metallization
contact structure
structure according
laser
vertical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19515591A
Other languages
English (en)
Other versions
DE19515591C2 (de
Inventor
Hans-Ulrich Dipl Ing Schroeder
Dirk Dr Ing Uffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SCHROEDER, HANS-ULRICH, DIPL.-ING., 28832 ACHIM, D
Original Assignee
SCHROEDER HANS ULRICH DIPL ING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SCHROEDER HANS ULRICH DIPL ING filed Critical SCHROEDER HANS ULRICH DIPL ING
Priority to DE19515591A priority Critical patent/DE19515591C2/de
Publication of DE19515591A1 publication Critical patent/DE19515591A1/de
Application granted granted Critical
Publication of DE19515591C2 publication Critical patent/DE19515591C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Anordnung und ein Verfahren zum nachträglichen Formieren von elektrisch leitenden Verbindungen zwischen dielektrisch isolierten Leitbah­ nen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen durch Laserstrahlung, sowie die Implementierung dieser Anordnung.
Eine bevorzugte Anwendung der Erfindung besteht in der Kontaktformierung zwischen Signalleitungen und redundanten Signalleitungen bei redundant ausgelegten Bussystemen in großflächig monolithisch integrierten Schaltungen (GIS).
Großflächig monolithisch integrierte Schaltungen mit einer Siliziumfläche von z. B. 16 cm² bis im Extremfall zur Fläche eines Wafers ermöglichen die Realisierung von Re­ chenleistungen in Giga-Operationen pro Sekunde (GOPS) auf einem einzelnen Chip bei gleichzeitig geringerem Platzbedarf, höherer Zuverlässigkeit, reduzierter Pinzahl, geringe­ rer Leistungsaufnahme bzw. Verlustwärme und reduziertem Gewicht gegenüber einer Lö­ sung mit mehreren Einzelchips auf einer Platine. Eine Multi-Chip-Modul-Lösung besitzt gegenüber großflächig integrierten Schaltungen darüber hinaus den Nachteil, daß sie erst nach der Montage der Einzelchips testbar ist. Problematisch ist bei großflächig monoli­ thisch integrierten Schaltungen jedoch, daß bei der Chipfertigung die Ausbeute Y aufgrund einer unvermeidbaren Defektdichte D mit ansteigender Siliziumfläche A abhängig vom Clusterfaktor α sinkt:
Die wirtschaftliche Herstellung einer funktionsfähigen, großflächig monolithisch inte­ grierten Schaltung erfordert daher die redundante Auslegung einzelner Untereinheiten. Da häufig Defekte in den Metallisierungen auftreten und ein defektfreies Bussystem für die Kommunikation zwischen den Untereinheiten einer GIS erforderlich ist, wird in der Regel das Bussystem mit redundanten Signalleitungen versehen. Die Verbindung der Signallei­ tungen im Bus mit den redundanten Signalleitung erfolgt durch das Formieren elektrischer Kontakte an Kontaktstrukturen mit einem Laser.
Als Verfahren zur Kontaktformierung sind bisher bekannt:
  • 1) die laserunterstützte Abscheidung von elektrisch leitenden Materialien (LECVD: Laser Enhanced Chemical Vapor Deposition), R. M. Osgood, et al., Ann. Rev. Mat. Sci. 15, 1985, S. 549 ff,
  • 2) die laserunterstützte Diffusion von Dotierstoffen, G. H. Chapman, et al., Proc. Intern. Conf. on Wafer Scale Integration, San Franc., CA, 1989, S. 21-29,
  • 3) die lasergetriebene Legierung von Aluminium und α-Silizium, G. H. Chapman, et al., C. Moore, Adam Hilger Publishing, Bristol, 1986, S. 204-215 und
  • 4) das Kontaktieren von Leitbahnen an Überkreuzungsstellen von Leitbahnaufweitungen mit kurzen Pulsen der Laserstrahlung, L. Kuhn, et al., IEEE Journ. of Solid-State Circ., Vol. SC-10 No. 4, 1975, S. 219 ff.
Alle Verfahren werden an unterschiedlichen Kontaktstrukturen durchgeführt. Nachteile des ersten Verfahrens sind der hohe apparative Aufwand, zum Teil werden toxische Gase eingesetzt, und die Verletzung von Designregeln beim Design der zu diesem Verfahren notwendigen Kontaktstruktur. Nachteile der Kontaktstruktur beim zweiten genannten Ver­ fahren sind der erforderliche hohe Platzbedarf der Kontaktstruktur, die erhöhte Anzahl von Laserbearbeitungen bei der Kontaktformierung und die höheren Kontaktwiderstände. Von Nachteil beim dritten Verfahren ist die Notwendigkeit von additionellen Prozeßschritten im CMOS-Prozeß. Zur Fertigung von großserienmäßig produzierten GIS kommt insbeson­ dere die Kontaktformierung nach dem vierten genannten Verfahren in Frage, da die Kon­ taktstruktur in Standard-CMOS-Prozessen zu fertigen ist, die Kontaktwiderstände klein sind und der apparative Aufwand geringer ist als bei den ersten drei Verfahren.
Bisher existieren 3 Kontaktstrukturen für die Formierung von vertikalen Laserkontakten an Überkreuzungsstellen von Leitbahnaufweitungen:
  • 1) die Struktur mit übereinanderliegenden Pads, H.-D. Hartmann, et al., SPIE Vol. 2090 Multilevel Interconnection, 1993, S. 146-160,
  • 2) die Struktur mit Rahmen, J. B. Bernstein, IEEE Trans. on Comp., Pack. and Manufac. Tech.-Part A, Vol. 17, No. 4, Dec. 1994 und
  • 3.) die Struktur mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung, J. B. Bernstein, IEEE Trans. on Comp., Pack. and Manufac. Tech.-Part A, Vol. 17, No. 4, Dec. 1994.
Alle Strukturen gibt es mit passivierter und depassivierter oberer Leitbahnaufweitung. Die Depassivierung der oberen Leitbahnaufweitung der vertikalen Laserkontaktstruktur führt zu einer reduzierten Lebensdauer des formierten Laserkontakts. Die Anordnung mit Rahmen wie die Anordnung mit Rahmen ohne Leitbahnaufweitung in unterer Metallisie­ rung besitzen darüber hinaus den Nachteil, daß sie gegen Designregeln verstoßen. Für die Großserienfertigung eignet sich daher insbesondere die dritte Kontaktstruktur mit überei­ nanderliegenden Pads ohne Depassivierung der oberen Leitbahnaufweitung.
Bisher versagen die drei genannten Kontaktstrukturen ohne Depassivierung, wenn das Verhältnis n der Schichtdicke der unteren Metallisierungsebene dMl zur Schichtdicke des Intermetallisolators dI reduziert wird, da der formierte Laserkontakt nur mit dem Material aus der unteren Metallisierungsebene gebildet wird. Untersuchungen haben gezeigt, daß das zur Verfügung stehende Material in der ersten Metallisierungsebene ab einem Verhältnis:
nicht mehr ausreicht, um die leitende Berandung am Intermetallisolator zwischen zwei Metallisierungsebenen zu bilden. Infolgedessen sinkt die Ausbeute an formierten Laser­ kontakten. Die Schichtdicke der unteren Metallisierung kann nicht ohne weiteres erhöht werden, da die Kontaktformierung als zusätzlicher Prozeßschrift an vorherige Prozeß­ schritte und deren Spezifikationen adaptierbar sein muß.
Das neuartige an der Erfindung ist, daß eine vorgefertigte Leitbahnverbindung zwi­ schen zwei Metallebenen, ein sogenanntes Via, als Materialreservoir für die Bildung des Kontaktes zur Verfügung gestellt wird. Vorausgesetzt wird dabei, daß mindestens 3 Metal­ lisierungsebenen verfügbar sind.
Die Erfindung wird nun anhand von Zeichnungen von Ausführungs- und Anwendungsbeispielen erläutert.
Fig. 1A zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservo­ ir Via und einer Leitbahn in der mittleren Metallisierungsebene.
Fig. 1B zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservoir Via und einer Leitbahn in der unteren Metallisierungsebene.
Fig. 2A erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir Via und einer Leitbahn in der mittleren Metallisierungsebene.
Fig. 2B erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir Via und einer Leitbahn in der unteren Metallisierungsebene.
Fig. 3A zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservo­ ir Via, dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der mittleren Metallisierungsebene.
Fig. 3B zeigt eine schematische Aufsicht der Kontaktstruktur mit dem Materialreservoir Via, dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der unteren Metallisierungsebene.
Fig. 4A erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir Via, dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der mittleren Metalli­ sierungsebene. Die Kontaktstruktur ist depassiviert.
Fig. 4B erläutert einen Querschnitt der Kontaktstruktur mit dem Materialreservoir Via, dem Rahmen in oberer Metallisierungsebene und einer Leitbahn in der unteren Metallisie­ rungsebene. Die Kontaktstruktur ist depassiviert.
Fig. 5 erklärt die zweistufige Kontaktformierung der vertikalen Laserkontaktstruktur mit dem Materialreservoir Via durch Laserstrahlung.
Fig. 6 zeigt eine dreidimensionale Implementierung der vertikalen Laserkontaktstruktur mit dem Materialreservoir Via in einem redundant ausgelegten Bussystem.
Fig. 7 illustriert schematisch eine Implementierung der vertikalen Laserkontaktstruktur mit dem Materialreservoir Via in einem redundant ausgelegten Bussystem.
Fig. 8 zeigt eine dreidimensionale Implementierung der vertikalen Laserkontaktstruktur mit dem Materialreservoir Via in einem redundant ausgelegten Bussystem. Dabei befinden sich die redundanten Signalleitungen in einer Metallisierungsebene, die über der der Si­ gnalleitungen liegt.
Fig. 9 erklärt schematisch die Anwendung der vertikalen Laserkontaktstruktur mit dem Materialreservoir Via zur On-Chip-Speicherung von Information bei Verwendung einer Lasertrennstelle.
Fig. 10 zeigt eine weitere Topographie zur On-Chip-Speicherung von Information mit dem Vorteil, daß nur eine Bearbeitungsposition für die Laserbearbeitung erforderlich ist.
Fig. 1A und 1B zeigen die vertikale Laserkontaktstruktur mit dem Materialreservoir Via. Eine Leitbahn 1 in der oberen Metallisierungsebene endet in einer Leitbahnaufweitung 5. In der Metallebene unter der Leitbahnaufweitung 5 befindet sich eine weitere Leitbahnaufweitung 3. Die Leitbahnaufweitung 3 in der unteren Metallisie­ rungsebene ist mit einem Via 2 fest verbunden. Das Via 2 dient als Materialreservoir bei der Kontaktformierung und ist elektrisch mit der Leitbahn 4 über die Leitbahnaufweitung 3 (Fig. 1A) oder die untere Metallisierung 6 (Fig. 1B) kontaktiert.
Fig. 2A und 2B zeigen einen Querschnitt durch die Erfindung unter der Annahme einer Metallisierung mit drei Lagen. Das Si-Substrat 7 ist dabei durch das Feldoxid 8 vom La­ serkontakt getrennt. Über dem Feldoxid 8 befindet sich der Intermetallisolator 9, der die erste 6 und die zweite 3, 4 Metallisierungsebene dielektrisch voneinander trennt. Unter der Leitbahnaufweitung 3 in zweiter Metallisierung befindet sich das Via 2. Die Leitbahnauf­ weitung in der dritten Metallisierungsebene 1, 5 ist durch den zweiten Intermetallisolator 10 von der zweiten Metallisierung 3, 4 und durch die Passivierung 11 von außen isoliert.
Fig. 3A und Fig. 3B unterscheiden sich von Fig. 1A und Fig. 1B durch den Rahmen in der Leitbahnaufweitung 5 der oberen Metallisierungsebene. Der gleiche Unterschied ist beim Vergleich von Fig. 2A mit Fig. 4A sowie von Fig. 2B mit Fig. 4B zu erkennen.
Das Verfahren zur Formierung eines vertikalen Laserkontaktes mit einem zusätzlichen Materialreservoir ist ein zweistufiger Prozeß, der in der Fig. 5 erklärt wird. Vor der For­ mierung des Laserkontaktes sind die Leitbahnen in oberer 5 und mittlerer 3, 4 Metallisie­ rungsebene durch den Intermetallisolator 10 elektrisch voneinander isoliert. Der erste La­ serpuls durchdringt die transparente Passivierung 11 und wird von der oberen Metall­ schicht 5 absorbiert. Die noch intakte Passivierung 11 verhindert im ersten Moment ein Verdampfen, und es bildet sich eine überhitzte Schmelze. Ist der Berstdruck erreicht, wird flüssiges Material 13 durch die Expansion der Schmelze an der Berandung 12 ausgetrie­ ben. Eine optimale Intensität für diesen Prozeß liegt im Bereich dicht oberhalb der Ver­ dampfungsschwelle, da dann der Anteil an flüssigem Materialauswurf besonders hoch ist. Die obere Metallisierung 5 und die Passivierung 11 sind nach der ersten Stufe des Prozes­ ses im Bereich der Einflußzone entfernt. Für den zweiten Puls zeigt sich eine ähnliche Si­ tuation. Das transparente Dielektrikum 10 bedeckt die mittlere Metallisierung 3, 4 mit dem Via 2. Wieder wird das Metall aus der mittleren Metallisierungsebene 3, 4 und dem Via 2, das als Materialreservoir dient, in der flüssigen Phase entlang der Berandung 14 des Di­ elektrikums 10 ausgetrieben. Dieser Vorgang wird noch durch die Kapillarkräfte unter­ stützt. So bildet eine Zylinderwand im Kontaktloch die leitende Verbindung zwischen zwei Leitbahnen.
Untersuchungen haben gezeigt, daß die Formierung von vertikalen Laserkontakten mit elektrischen Widerständen kleiner gleich 3 Ω mit Hilfe von gepulsten XeCl-Excimerlasern (308 nm) und Nd:YAG-Lasem (1064 nm) realisierbar ist. Die Ausbeute an Laserkontakten mit einem elektrischen Widerstand kleiner gleich 3 Ω ist dabei abhängig von den Prozeß­ parametern. Die Prozeßparameter der Kontaktformierung sind Energiedichte (3-5 J/cm²), Anzahl der Laserpulse (2-4), Pulsfolgefrequenz (1-25 Hz) und der Durchmesser des Laser­ spots bzw. die Apertur. Die Kontaktformierung läßt sich automatisieren.
Bisher sind die kleinsten Leitbahnaufweitungen der Laserkontakte mit Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung 4×4 µm² groß. Die 4×4 µm² Laserkontakte mit Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung besitzen dabei deutlich schlechtere elektrische Eigenschaften als die bisher bekannten Laserkontakte mit übereinanderliegenden Pads. Bei den Laserkontakten mit Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung wird ein Kontaktwiderstand von 25 Ω zugelassen. Bei einem Grenzwert von 3 Ω entsprechend der Kontaktstruktur mit übereinanderliegenden Pads würde die Ausbeute nur noch etwa 55% betragen. Es ist anzunehmen, daß den angesprochenen 4×4 µm² Laserkontakten zu wenig Material zur Verfügung steht, um eine elektrisch leitende Berandung mit geringerem Wi­ derstand zu formieren. Darüber hinaus liegt der kritische Strom der Kontaktstrukturen bei 125°C zwischen 4 und 8 mA, während er bei den untersuchten Laserkontakten mit überei­ nanderliegenden Pads größer als 200 mA ist, was die Annahme, daß bei den 4×4 µm² La­ serkontakten zu wenig Material zur Bildung der elektrischen Verbindung vorhanden ist, unterstützt.
Die kleinsten bisher realisierten Leitbahnaufweitungen der Laserkontakte mit überei­ nanderliegenden Pads sind 9,6×9,6 µm² groß. Bei Laserkontakten mit übereinanderliegen­ den Pads bestehend aus Sandwichmetallisierungen mit z. B. Ti/TiN/Ti/AlCu0,5%/TiN zeigte sich, daß das Material in erster Metallisierung bei n < 0,6 nicht ausreicht, um die elektrisch leitende Berandung bzw. einen Laserkontakt mit einem Widerstand kleiner gleich 3 Ω mit einer Wahrscheinlichkeit größer als 90% zu bilden. Da die Laserkontaktstrukturen mit Rahmen bzw. mit Rahmen ohne Leitbahnaufweitung in unterer Metallisierung nicht mehr Material für die Kontaktformierung zur Verfügung stellen als die Laserkontakte mit über­ einanderliegenden Pads, gilt für sie zumindest genau die gleiche Grenze von n <0,6. Die Erfindung liefert nun ein Materialreservoir 2, daß das Problem des zu wenig zur Verfügung stehenden Materials für die Formierung der elektrisch leitenden Berandung beseitigt. Der wesentliche Vorteil der Erfindung ist, daß das Verhältnis n unter Annahme von gleichen Intermetallisolatorschichtdicken im Chip immer größer als eins ist. Es ist zu erwarten, daß die Ausbeute an formierten Laserkontakten mit einem Widerstand kleiner gleich 3 Ω bei Anwendung der Erfindung steigt, und daher die Fertigung von GIS mit hö­ heren Ausbeuten als bisher realisiert werden kann. Die Erfindung widerspricht weder den Fertigungsregeln noch den Designregeln in einem CMOS-Prozeß mit mehr als zwei Metal­ lisierungslagen. Es ist zu erwarten, daß sich die Erfindung mit kleinerem Platzbedarf als 9,6×9,6 µm² bei gleichen elektrischen Eigenschaften formieren läßt. Darüber hinaus ist abzusehen, daß der Prozeßparameter Anzahl der Laserpulse bei Verwendung der Erfin­ dung nicht wie bisher der entscheidende Prozeßparameter ist, da die Gefahr der Bildung eines Substratkontaktes durch den größeren Abstand zum Substrat reduziert wird. Das Prozeßfenster der Kontaktformierung wird daher größer. Die Erfindung stellt damit eine deutliche Verbesserung gegenüber bisherigen vertikalen Laserkontaktstrukturen dar. Die Erfindung läßt sich hervorragend in Bussystemen implementieren.
Bisherige Kontaktstrukturen in einem redundant ausgelegten Bussystem werden zu ei­ ner Konfigurationsmatrix zusammengefaßt. In der Konfigurationsmatrix können die Si­ gnalleitungen und redundanten Leitungen an den Kontaktstrukturen durch Laserbeschuß elektrisch verbunden werden. Wird z. B. vom Digitaltester ein Kurzschluß zwischen zwei Signalleitungen beim Bustest lokalisiert, können diese beiden Leitungen in den Konfigura­ tionsmatrizen vor und hinter dem Kurzschluß getrennt werden. Ein Konfigurationsalgo­ rithmus bestimmt noch freie redundante Leitungen. Die ermittelten redundanten Leitungen werden am Eingang der ersten und am Ausgang der zweiten Konfigurationsmatrix abge­ trennt und an vertikalen Laserkontaktstellen in den Konfigurationsmatrizen mit den Si­ gnalleitungen kontaktiert, J. Otterstedt, et al., Proc. Intern. Conf. on Wafer Scale Integra­ tion, San Franc., CA, 1994, S. 315-323.
Bisherige Konfigurationsmatrizen beanspruchen einen erheblichen Platzbedarf, da die in den redundanten Leitungen integrierten Kontaktstrukturen einen größeren Leitbahnab­ stand zwischen den redundanten Leitungen erfordern. Für eine sichere Bilderkennung bei der Automatisierung des Verfahrens zur Laserkontaktformierung ist bei den bisher be­ kannten Kontaktstrukturen als Leitbahnabstand die doppelte laterale Ausdehnung der Leit­ bahnaufweitung der Kontaktstruktur notwendig. Für einen 0,8-µm-CMOS-Prozeß bei Implementierung von 10×10 µm² Laserkontakten ist dann der Leitbahnabstand zwischen den redundanten Leitungen 20mal so groß wie zwischen den Signalleitungen im Bus. Der erhöhte Platzbedarf in den Konfigurationsmatrizen wird nur durch die Kontaktstrukturen verursacht, da sich Trennstellen platzsparend in eine Leitung integrieren lassen. Die Erfin­ dung bezieht sich auf eine Implementierung der vertikalen Laserkontaktstruktur mit dem Materialreservoir in eine dreidimensionale Konfigurationsmatrix nach Fig. 6. In Fig. 6 ist schematisch ein Ausschnitt aus einer dreidimensionalen Konfigurationsmatrix mit dem Bus bestehend aus den Signalleitungen 16 sowie einer redundanten Signalleitung 18 zu sehen. Der Bus ist vom Substrat 7 durch das Feldoxid 8 isoliert. Die Signalleitungen kön­ nen durch Formieren der vertikalen Laserkontaktstruktur, bestehend aus dem Materialre­ servoir 2, den Leitbahnaufweitungen 3 und 5 mit den redundanten Signalleitungen elek­ trisch verbunden werden. So ist eine mögliche Verbindung zwischen der Signalleitung 16 und der redundanten Signalleitung 18 über eine formierte Kontaktstruktur, bestehend aus dem Materialreservoir 2, den Leitbahnaufweitungen 3 und 5, der kreuzenden Verbindungs­ leitung 1, einem Via 20, der Metallisierung 19 und dem Via 17 dargestellt.
Die Laserkontaktstruktur mit dem Materialreservoir 2 in der dreidimensionalen Konfi­ gurationsmatrix reduziert den lateralen Platzbedarf in einer Ebene gegenüber bisherigen Konfigurationsmatrizen vollständig, da redundante Leitungen und Signalleitungen mit mi­ nimalem Leitbahnabstand und die Kontaktstrukturen in einer Ebene über den Leitbahnen implementiert sind. Hierarchische Redundanz kann in der Konfigurationsmatrix durch die mehrfache Implementierung der Verbindung 16, 2, 3, 5, 1, 20, 19, 17 und 18 zwischen Si­ gnalleitungen und redundanten Signalleitungen realisiert werden.
Darüber hinaus zeigt Fig. 8, daß die redundanten Signalleitungen 18 in den Zwischen­ räumen zweier Signalleitungen 16 in einer höheren Metallisierungsebene angeordnet wer­ den können. Die Signalleitungen sind wiederum durch das Feldoxid 8 vom Substrat 7 iso­ liert. Der laterale Platzbedarf der in Fig. 8 dargestellten dreidimensionalen Konfigurations­ matrix wird so noch weiter reduziert. Hierarchische Redundanz kann durch die mehrfache Implementierung der Verbindung 16, 17, 19, 20, 27, 28, 1, 5, 3, 2 und 18 zwischen Signal­ leitungen und redundanten Signalleitungen realisiert werden. Wie bei den bisher bekann­ ten Konfigurationsmatrizen sind bei dieser dreidimensionalen Konfigurationsmatrix die Kontaktstrukturen den redundanten Signalleitungen zugeordnet, da der untere Teil der ver­ tikalen Kontaktstrukturen, bestehend aus der Leitbahnaufweitung 3 und dem Materialreservoir 2, elektrisch mit der redundanten Leitung 18 verbunden ist. Für diese Anordnung sind jedoch mindestens vier Metallisierungslagen erforderlich.
Des weiteren kann die dreidimensionale Konfigurationsmatrix noch dadurch erweitert werden, daß die redundanten Leitungen in den Konfigurationsmatrizen getrennt sind. Da­ für ist jedoch mindestens eine Laserkontaktstruktur mit dem Materialreservoir Via vor und nach der Trennung der redundanten Leitung bzw. die Implementierung von hierarchischer Redundanz erforderlich, weil sonst nur ein Defekt pro Signalleitung isoliert werden könn­ te. Eine Anordnung für solch eine dreidimensionale Konfigurationsmatrix ist in Fig. 7 schematisch zu sehen. Die vertikale Kontaktstruktur 21 ist dabei symbolisch abgebildet. Beliebige Signalleitungen 16 können an Lasertrennstellen 22 getrennt und über die verti­ kale Verbindung 24, 23 bei Formieren einer Kontaktstruktur 21 mit den redundanten Si­ gnalleitungen 18 elektrisch verbunden werden. Angenommen es befindet sich vor der in Fig. 7 dargestellten dreidimensionalen Konfigurationsmatrix eine offene Signalleitung im Bus, so kann diese defekte Signalleitung in einer Konfigurationsmatrix, die sich vor dem Defekt befindet, an einer Lasertrennstelle 22 getrennt werden und durch die Formierung einer elektrischen Verbindung 21, 24, 23 mit einer redundanten Leitung 18 verbunden werden. Schließlich kann das auf der redundanten Signalleitung geführte Signal in der hin­ ter dem Defekt folgenden dreidimensionalen Konfigurationsmatrix durch erneutes Formie­ ren der Verbindung 21, 24, 23 zur ursprünglichen Signalleitung 16 zurück geführt werden. Zum Ersetzen eines Leitungssegments sind demzufolge zwei Laserkontakte und zwei La­ sertrennungen zu formieren.
Von Vorteil wäre bei einer Trennung der redundanten Leitungen innerhalb der Konfi­ gurationsmatrix, wie in Fig. 7 dargestellt, daß zum Ersetzen von Signalleitungen durch re­ dundante Leitungen die redundanten Leitungen nicht mehr wie bisher an Trennstellen ge­ trennt werden müßten. Infolgedessen würde beim Ersetzen von Signalleitungen die Bear­ beitungszeit zur Trennung einer redundanten Leitung an zwei Trennstellen gespart werden. Pro ersetzte Einzelleitung würde etwa 1/3 der Bearbeitungszeit eingespart werden. Damit würden die Kosten der Laserkonfiguration reduziert werden.
Die Erfindung kann darüber hinaus zur On-Chip-Speicherung von Informationen ein­ gesetzt werden. Fig. 9 zeigt eine Implementierung mit Hilfe einer Lasertrennstelle. Ein Signal 26 ist im normalen Fall mit dem Potential 24 elektrisch fest verbunden, das Signal 26 kann jedoch durch die Trennung der Leitung an der Trennstelle 22 und das Formieren der vertikalen Kontaktstruktur 21 auf das Potential 25 umgelegt werden. Für die Speiche­ rung von Information sind dabei jedoch 2 Bearbeitungspositionen (Trennstelle und Kon­ taktstruktur) erforderlich.
Eine mögliche Implementierung mit nur einer Bearbeitungsposition zeigt die Fig. 10. Dabei soll die Leitbahn 4, die vor Formierung des Laserkontaktes über die Leitbahnauf­ weitung 3 und dem Via 2 mit der Leitbahn 15 verbunden ist, durch Laserstrahlung von der Leitbahn 15 getrennt und über die Leitbahnaufweitung 5 mit der Leitung 1 verbunden werden.

Claims (10)

1. Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als 2 Metallisierungslagen, dadurch gekenn­ zeichnet, daß ein Materialreservoir zusätzlich zum Material der Leitbahnen für die Kon­ taktformierung zur Verfügung gestellt wird.
2. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß das Material­ reservoir ein Via ist, und das Via elektrisch mit einer Leitbahn verbunden ist.
3. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die mit dem Via verbundenen Leitbahnen als zusätzliches Materialreservoir dienen.
4. Vertikale Kontaktstruktur nach Anspruch 2, dadurch gekennzeichnet, daß über dem Via eine mit dem Via elektrisch verbundene Metallisierung ist, die von einer darüber liegenden Metallisierung durch ein Dielektrikum isoliert ist.
5. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß Metallisie­ rungsebenen und Materialreservoir aus elektrisch leitenden Materialien bestehen.
6. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Kontakt­ formierung durch Laserstrahlung erfolgt.
7. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß sie sich platz­ sparend in ein redundant ausgelegtes Bussystem integrieren läßt und hierarchische Redun­ danz durch mehrfache Implementierung der Kontaktstruktur realisieren läßt.
8. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß mit der An­ ordnung durch ein einmaliges Umschalten von Leitungen unter Anwendung von Laser­ strahlung Informationen auf einem Chip vergleichbar mit einem PROM (Programmable Read Only Memory) abgespeichert werden können.
9. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß mindestens drei Metallisierungslagen erforderlich sind, die Topologie jedoch nicht auf eine bestimmte Anzahl von mehr als drei Metallisierungsebenen begrenzt ist, da der untere Teil der An­ ordnung, bestehend aus der elektrischen Verbindung von unterer Metallisierung, Via und mittlerer Metallisierung beliebig oft durch eine darunter liegende Kombination von Via und Metallisierung ergänzt werden kann.
10. Vertikale Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß auch mehr als zwei Leitbahnen in den Leitbahnaufweitungen enden können und so hierarchische Re­ dundanz implementiert werden kann.
DE19515591A 1995-04-28 1995-04-28 Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen Expired - Fee Related DE19515591C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19515591A DE19515591C2 (de) 1995-04-28 1995-04-28 Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19515591A DE19515591C2 (de) 1995-04-28 1995-04-28 Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen

Publications (2)

Publication Number Publication Date
DE19515591A1 true DE19515591A1 (de) 1995-10-19
DE19515591C2 DE19515591C2 (de) 1997-05-22

Family

ID=7760553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19515591A Expired - Fee Related DE19515591C2 (de) 1995-04-28 1995-04-28 Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen

Country Status (1)

Country Link
DE (1) DE19515591C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088715A1 (en) * 2004-02-27 2005-09-22 Nvidia Corporation System and method pertaining to semiconductor dies
US8271252B2 (en) 2007-11-08 2012-09-18 Nvidia Corporation Automatic verification of device models
US8368416B2 (en) 2004-08-06 2013-02-05 Nvidia Corporation In-process system level test before surface mount
US8510616B2 (en) 2008-02-14 2013-08-13 Nvidia Corporation Scalable scan-based test architecture with reduced test time and test power
US8745200B2 (en) 2008-05-06 2014-06-03 Nvidia Corporation Testing operation of processors setup to operate in different modes
US8943457B2 (en) 2008-11-24 2015-01-27 Nvidia Corporation Simulating scan tests with reduced resources

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603105A1 (de) * 1992-12-18 1994-06-22 International Business Machines Corporation Antisicherung mit elektrischer oder optischer Programmierung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603105A1 (de) * 1992-12-18 1994-06-22 International Business Machines Corporation Antisicherung mit elektrischer oder optischer Programmierung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CHAPMAN, G.H., CANTER, J.M., COHEN, S.S.: The Technology of Laser Formed Interactions For Wafer-Scale-Integration, in: International Conference on Wafer Scale Integration, San Francisco, 1989 *
CHAPMAN, G.H.: Laser-Linking Technology For RVLSI,in: Wafer Scale Integration, Proceedings, Adam Hilger, Bristol and Boston, 1985 *
HARTMANN, H.D., HILLMANN-RUGE, Th.: Yield and Reliability of Laser Formed Vertical Links SPIE, Vol. 2090, Multilevel Interconnection, 1993, S. 146-160 *
KUHN, L., SCHUSTER, S.E., ZORY Jr., P.S., LYNCH, G.W., PARRISH, J.T.: Experimental Study of Laser Formed Connections For LSI Wafer Personalization, in: IEEE J.Sol. State Circuits, Vol. SC-10, No. 4,1975, S. 219-228 *
OSGOOD, R.M., GILGEN, H.H.: Laser Direct Writing of Materials, in: Anm.Rev.Mater.Sci., Nr. 15, 1985, S. 549-576 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088715A1 (en) * 2004-02-27 2005-09-22 Nvidia Corporation System and method pertaining to semiconductor dies
US7842948B2 (en) 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US8357931B2 (en) 2004-02-27 2013-01-22 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US8951814B2 (en) 2004-02-27 2015-02-10 Nvidia Corporation Method of fabricating a flip chip semiconductor die with internal signal access
US8368416B2 (en) 2004-08-06 2013-02-05 Nvidia Corporation In-process system level test before surface mount
US8271252B2 (en) 2007-11-08 2012-09-18 Nvidia Corporation Automatic verification of device models
US8510616B2 (en) 2008-02-14 2013-08-13 Nvidia Corporation Scalable scan-based test architecture with reduced test time and test power
US8745200B2 (en) 2008-05-06 2014-06-03 Nvidia Corporation Testing operation of processors setup to operate in different modes
US8943457B2 (en) 2008-11-24 2015-01-27 Nvidia Corporation Simulating scan tests with reduced resources

Also Published As

Publication number Publication date
DE19515591C2 (de) 1997-05-22

Similar Documents

Publication Publication Date Title
DE4314907C1 (de) Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
DE2542518C3 (de)
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1564491A1 (de) Elektrische Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
WO2000074134A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE1286221B (de) Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
HU176861B (en) Method for making semiconductor device
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102012105176B4 (de) Optoelektronischer Halbleiterchip
DE19515591C2 (de) Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen
DE19507547A1 (de) Verfahren zur Montage von Chips
DE69632661T2 (de) Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung
EP0152557A1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
WO2004008522A2 (de) Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE10124774B4 (de) Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8127 New person/name/address of the applicant

Owner name: SCHROEDER, HANS-ULRICH, DIPL.-ING., 28832 ACHIM, D

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee