DE1286221B - Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung

Info

Publication number
DE1286221B
DE1286221B DET29011A DET0029011A DE1286221B DE 1286221 B DE1286221 B DE 1286221B DE T29011 A DET29011 A DE T29011A DE T0029011 A DET0029011 A DE T0029011A DE 1286221 B DE1286221 B DE 1286221B
Authority
DE
Germany
Prior art keywords
semiconductor
areas
layer
arrangement
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET29011A
Other languages
English (en)
Inventor
Dr Hans-Juergen
Hennings
Dr Klaus
Schuetze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1486855D priority Critical patent/FR1486855A/fr
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET29011A priority patent/DE1286221B/de
Priority to US563596A priority patent/US3456335A/en
Priority to GB31822/66A priority patent/GB1159393A/en
Publication of DE1286221B publication Critical patent/DE1286221B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem auf einer Oberseite eines Halbleiterkörpers ein oder mehrere Halbleiterelemente angebracht werden und die Oberseite mit einer isolierenden Abdeckschicht versehen wird, und eine nach diesem Verfahren hergestellte Halbleiteranordnung.
In der Halbleitertechnik erfolgt das Kontaktieren einer Halbleiteranordnung meist durch Anwendung des Verfahrens der Thermokompression oder der Mikroschweißung. Dabei wird an einem in das Halbleitermaterial einlegierten Kontakt oder an einer auf die Passivierungsschicht des Halbleiterkörpers aufgedampften Kontaktierungsleitbahn ein sehr dünner Draht, z. B. aus Gold oder Aluminium, angebracht, der zum Sockelstift oder zur Schaltung führt. Zum Anbringen der Drähte sind sehr komplizierte und daher teure Maschinen erforderlich, außerdem muß jedes Bauelement einzeln unter dem Mikroskop kontaktiert werden. Die Kontaktierung ist daher einer der teuersten Arbeitsgänge bei der Herstellung von Halbleiteranordnungen.
In letzter Zeit sind verschiedene Verfahren bekanntgeworden, welche die Kontaktierung vereinfachen. So werden z. B. auf den Halbleiterkontakten oder auf den Kontaktbahnen auf der Passivierungsschicht Metallkügelchen angebracht, die eventuell noch in eine Isolierschicht eingebettet sind; die Elemente mit diesem Metallkügelchen werden dann auf entsprechende Anschlüsse einer Dünnfilmschaltung, ζ. B. auf Leitungsbahnen, die durch Siebdruck- oder Aufdampftechnik auf Isolierträgern hergestellt werden, aufgesetzt. Es ist auch bekannt, die Halbleiterelemente mit ihren Aufdampfkontakten direkt auf die Leitungsbahnen der Trägerplatte aufzulöten oder die Aufdampfkontakte vorher noch galvanisch zu verstärken. Außerdem ist es bekannt, nach der galvanischen Verstärkung der Aufdampfkontakte einen Teil des Halbleiterkörpers zu entfernen, so daß die verstärkten Aufdampfkontakte als Drähte über den Halbleiterkörper herausragen, und diese durch Thermokompression am Sockel oder in der Schaltung anzuschließen.
Bis auf das letzte Verfahren haben aber alle anderen Verfahren den Nachteil, daß die Kontakte nicht sehr zuverlässig sind, da sie z. B. wegen ungenügend angepaßten Ausdehnungskoeffizienten unter mechanischen Spannungen stehen. Dadurch entstehen Übergangswiderstände, und es werden, falls die mechanischen Spannungen bis in die aktiven Halbleiterbereiche eindringen, die elektrischen Daten verändert. Darüber hinaus ist bei allen erwähnten Verfahren die Wärmeableitung der Bauelemente bzw. Festkörperschaltkreise begrenzt, da sie entweder nur über die Kontakte oder über das zur mechanischen Befestigung verwendete Bindemittel erfolgt.
Der Erfindung liegt die Aufgabe zugrunde, das eingangs genannte Verfahren zum Herstellen einer Halbleiteranordnung zu verbessern. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß in den Halbleiterkörper durch Isolierschichten vom übrigen Halbleiterkörper getrennte, niederohmige Bereiche eingebracht werden, die von der Oberseite des Halbleiterkörpers zur gegenüberliegenden Unterseite reichen, daß auf die isolierende Abdeckschicht Leitbahnen aufgebracht werden, die die Kontakte der Halbleiterelemente auf der Oberseite des Halbleiterkörpers mit den niederohmigen Bereichen verbinden, und daß der Halbleiterkörper auf eine mit Leitungsbahnen und Anschlüssen versehene Isolierplatte eines Gehäuses so aufgelötet wird, daß die niederohmigen Bereiche auf der Unterseite des Halbleiterkörpers mit den Leitungsbahnen und Anschlüssen der Isolierplatte unmittelbar elektrisch leitend verbunden sind. Dieses Verfahren hat den großen Vorteil, daß bei dem Auflöten des mit den Halbleiterelementen versehenen Halbleiterkörpers auf die Isolierplatte infolge der durchgehenden leitenden, separierten Be-. reiche im .Halbleiterkörper automatisch eine Kontaktierung der Halbleiterelemente erreicht wird.
Die hergestellten Kontakte weisen eine hohe Zuverlässigkeit und eine gute Wärmeleitung auf, was für die Kontaktierung von Halbleiterbauelementen und Festkörperschaltungen wesentlich ist. Es war zwar bereits bekannt, auf gegenüberliegenden Oberflächenseiten eines Halbleiterkörpers angeordnete Halbleiterelemente dadurch miteinander zu verbin-
ao den, daß ein durch den Halbleiterkörper führender leitender Kanal von den übrigen Teilen des Halbleiterkörpers durch eigenleitendes Halbleitermaterial und durch zusätzliche pn-Übergänge getrennt wird und die Elektroden der beiden Bauelemente auf einander gegenüberliegenden Oberflächenseiten mit diesem leitenden Kanal verbunden werden. Diesem bekannten Verfahren lag jedoch nicht die Aufgabe zugrunde, ausschließlich auf einer Oberflächenseite eines Halbleiterkörpers angeordnete Halbleiterelemente auf einfache und vorteilhafte Weise mit den Leitungsbahnen einer Isolierplatte drahtfrei zu verbinden, wobei allein die den Halbleiterelementen abgewandte Oberflächenseite des Halbleiterkörpers zur Kontaktierung herangezogen wird.
Ein Ausführungsbeispiel des Verfahrens nach der Erfindung sei an Hand der Fig. la bis If näher erläutert. Ein Halbleiterkörper 1, welcher z. B. aus einem niederohmigen Substrat und einer epitaktisch darauf aufgebrachten Schicht besteht, wird mit einer isolierenden Abdeckschicht 2 versehen, z. B. durch thermische Oxydation des Halbleiterkörpers oder pyrolytische Abscheidung einer isolierenden Schicht. Dann wird eine Trägerschicht 3, ζ. B. aus polykristallinen! Halbleitermaterial auf die isolierende Abdeckschicht 2 abgeschieden, und danach werden Löcher 4 in den Halbleiterkörper 1 bis zur isolierenden Abdeckschicht 2, z. B. mit Hilfe eines selektiven Ätzmittels hineingeätzt, wie dies die F i g. 1 a zeigt. Anschließend wird die Unterseite der Halbleiteranordnung mit der Isolierschicht 5, z. B. durch thermische Oxydation oder pyrolytische Abscheidung bedeckt, darauf wird die niederohmige polykristalline HaIb-
. lederschicht 6 ζ. Β. pyrolytisch abgeschieden, und zwar mit einer Dicke, welche gleich oder größer als die des Halbleiterkörpers 1 ist. Danach wird die Trägerschicht 3, z.B. durch selektives Ätzen, bis zur Abdeckschicht 2 wieder entfernt, so daß die Halbleiteranordnung der Fig. Ib entsteht. Dann wird die Unterseite der Halbleiteranordnung eingeebnet und so weit abgetragen, daß der Halbleiterkörper 1 wieder freigelegt wird. Jetzt werden Halbleiterelemente oder Festkörperschaltkreise in den einkristallinen Halbleiterbereichen 7 erzeugt, z. B. Transistoren 8, wie dies die Fig. Ic zeigt. Nun werden sperrfreie Kontakte 9 an den Halbleiterelementen bzw. Festkörperschaltkreisen durch Einlegieren eines einen nichtsperrenden Übergang hervorrufenden Metalls in das Halbleitermaterial angebracht. Ebenso werden

Claims (18)

  1. 3 4
    sperrfreie Kontakte 10 an den entstandenen separier- zwischen den Lötflächen Gräben 19, z. B. nach ent-
    ten, niederohmigen Bereichen 11 erzeugt. Bei der sprechender Maskierung, mit Hilfe eines selektiven
    Herstellung der Halbleiterelemente bzw. Festkörper- Ätzmittels in die Unterseite der Halbleiteranordnung
    schaltkreise eventuell an der Unterseite der Anord- hineinzuätzen. Hierbei bleibt die Isolierschicht 5 als
    nung entstandene Diffusionszonen werden z. B. durch 5 Trennwand zwischen den Bereichen 11 und 7 stehen.
    Läppen wieder abgetragen. Es ist jedoch auch mög- Dieser Trenneffekt kann optimal gestaltet werden,
    lieh, die polykristalline Schicht 6 erst nach der Her- indem eine weitere isolierende Abdeckschicht 20 auf
    stellung der aktiven Elemente einzuebnen und abzu- der Unterseite der Anordnung erzeugt wird, welche
    tragen, so daß damit automatisch die erwähnten Dif- dann außerhalb der Gräben 19 wieder entfernt, z. B.
    fusionszonen entfernt werden. Jetzt werden die Kon- io abgeläppt wird. Die so entstandene Anordnung ist
    takte 9 der Halbleiterelemente und im Falle von in der F i g. 3 dargestellt.
    eingebrachten Festkörperschaltkreisen auch die An- Ein anderes Ausführungsbeispiel des vorliegenden Schlüsse der passiven Elemente durch Leitungsbah- Verfahrens ist in der F i g. 4 dargestellt. Ein HaIbnen 12, welche z. B. durch Aufdampfen eines ein- leiterkörper wird wieder mit einer isolierenden Abzelnen Metalls oder eine Legierung hergestellt wer- 15 deckschicht und einer Trägerschicht bedeckt, und den, mit den Kontakten 10 der separierten Bereiche dann werden in die Unterseite der Anordnung Löcher 11 verbunden. Dann wird die Halbleiteranordnung, für die separierten Bereiche 11 und zusätzlich ein z. B. durch Ätzen und Brechen, der längs der Schnitt- Grabensystem zur Erzeugung separierter einkristal-Iinienl3 in einzelne Bauelemente oder Festkörper- liner Halbleiterbereiche 7 eingeätzt. Dann wird die schaltkreise aufgeteilt. Die Schnittlinien 13 verlau- 20 Unterseite der Anordnung mit der Isolierschicht 5 fen dabei durch die separierten Bereiche 11. Die und der Halbleiterschicht 6 bedeckt. Auf diese Weise Fig. Id zeigt die so erhaltene Halbleiteranordnung entstehen die separierten Bereiche 11 und die Ringin Aufsicht von oben. Abschließend wird das auf bereiche 21 der F i g. 4 a bzw. — in Aufsicht von diese Weise erhaltene Bauelement oder der erhaltene oben — der Fig. 4b; die Ringbereiche 21 um-Festkörperschaltkreis auf eine Isolierplatte 14, z. B. 25 schließen die separierten einkristallinen Halbleiteraus Keramik oder Glas, welche die aufgebrachten bereiche 7. Die abgeschiedene Halbleiterschicht 6 Leitungsbahnen 15,16,17 und die Gehäuseanschlüsse wird eingeebnet und mit Ausnahme der Stellen 18 hat, aufgelötet, und zwar werden im Falle eines unterhalb der separierten Bereiche 7 und 11 und der Transistors die Leitungsbahnen 15, 16 und 17 der- Ringbereiche 21 durch selektives Ätzen bis zur Isoart auf der Isolierplatte 14 des Gehäuses angeordnet, 30 lierschicht 5 wieder entfernt. In den separierten eindaß beim Aufsetzen des Transistors auf die Isolier- kristallinen Bereichen 7 werden nach Entfernung der platte die mit den Transistorkontakten 9 verbünde- gegebenenfalls aufgebrachten Trägerschicht die aktinen Bereiche 11' und 11" mit den Leitungsbahnen ven Elemente erzeugt. Zum Schluß wird die jeweilige 15 und 16 und die Kollektorzone des Transistors 8 Anordnung wieder längs der Schnittlinien 13 aufgemit der großflächigen Leitungsbahn 17 in einem ein- 35 teilt und auf eine mit aufgebrachten Leitungsbahnen zigen Lötvorgang verbunden werden. Die Leitungs- versehene Isolierplatte des Gehäuses aufgelötet,
    bahnen 15, 16 und 17 stehen wiederum mit den Ge- Die separierten Bereiche 11 stellen dabei wieder häuseanschlüssen 18 in leitender Verbindung. die Verbindungen zwischen den Anschlüssen der
    Die entstandene Anordnung ist im Querschnitt in aktiven und gegebenenfalls passiven Elemente und
    der F i g. 1 e dargestellt, die F i g. 1 f zeigt die An- 40 den zugeordneten Leitungsbahnen des Gehäuses her,
    Ordnung in der Aufsicht von oben. während die vergleichsweise großflächige Lötverbin-
    Falls der Widerstand der separierten Bereiche 11 dung zwischen dem Halbleiterbereich 21 und einer
    zwischen der Oberseite und der Unterseite der Halb- entsprechenden metallisierten Fläche des Gehäuses
    leiteranordnung noch zu hochohmig ist, besonders hauptsächlich zur Wärmeableitung dient,
    dann, wenn das Halbleitermaterial der polykristalli- 45 Das Ausführungsbeispiel der F i g. 4 unterscheidet
    nen Schicht 6 nicht niederohmig genug gemacht wer- sich von dem Ausführungsbeispiel der F i g. 7 da-
    den kann, ist es möglich, vor dem Abscheiden der durch, daß bei ihm die separierten Bereiche 11, die
    Schicht 6 eine zusätzliche, metallisch leitende Schicht als Anschlußbahnen dienen, nicht am Rande der
    auf die Isolierschicht 5 aufzubringen. Halbleiteranordnung liegen müssen, sondern an einer
    Man ist natürlich auch in der Lage, pro Bau- 50 beliebigen Stelle derselben, also auch im Inneren der element oder Festkörperschaltkreis beliebig viele An- Anordnung angeordnet werden können. Dieses Verschlüsse bzw. separierte Bereiche 11 vorzusehen. Für fahren eignet sich besonders für Festkörperschaltundie in der Fig. 1 beschriebene Art der Kontaktie- gen mit separierten einkristallinen Halbleiterbereichen, rung ist jedoch immer Bedingung, daß die separier- Eine Abwandlung des zuletzt beschriebenen Verten Bereiche 11 am Rande der Halbleiteranordnung 55 fahrens ist in der F i g. 5 dargestellt. Dieses Ausfühliegen. Um ein Ausbrechen der separierten Bereiche rungsbeispiel unterscheidet sich von dem Ausfüh-11 beim Aufteilen der Halbleiteranordnung zu ver- rungsbeispiel der Fig. 4 nur dadurch, daß zum meiden, ist es möglich, diesen Bereichen eine spe- Zwecke des Kontaktierens des Kollektors eines einzielle, z.B. eine keilartige Form zu geben, wie dies gebrachten Transistors 8 auf der Isolierplatte die die F i g. 2 als Beispiel für einen Ausschnitt aus einer 60 Isolierschicht 5 vor der Abscheidung der Schicht 6 solchen Halbleiteranordnung in Aufsicht von oben im Bereich des Kollektors durchbrochen wird. Gezeigt, gebenenfalls wird die isolierende Abdeckschicht 20
    Um ein Zusammenlaufen nebeneinanderliegender analog zum Ausführungsbeispiel der F i g. 3 hinzu-
    Lötflächen, wie z. B. 16 und 17 oder 15 und 17 in gefügt.
    der Fig. Ie bzw. If, durch Kriechen des beim Auf- 65 Patentansprüche:
    löten der Halbleiteranordnung auf die Isolierplatte
    entstehenden Eutektikums längs der Unterseite der 1. Verfahren zum Herstellen einer Halbleiter-Halbleiteranordnung zu verhindern, ist es möglich, anordnung, bei dem auf einer Oberseite eines
    Halbleiterkörpers ein oder mehrere Halbleiterbauelemente eingebracht werden und diese Oberseite mit einer isolierenden Abdeckschicht versehen wird, dadurch gekennzeichnet, daß in den Halbleiterkörper durch Isolierschichten vom übrigen Halbleiterkörper getrennte, niederohmige Bereiche eingebracht werden, die von der Oberseite des Halbleiterkörpers zur gegenüberliegenden Unterseite reichen, daß auf die isolierende Abdeckschicht Leitbahnen aufgebracht werden, die die Kontakte der Halbleiterelemente auf der Oberseite des Halbleiterkörpers mit den niederohmigen Bereichen verbinden, und daß der Halbleiterkörper auf eine mit Leitungsbahnen und Anschlüssen versehene Isolierplatte eines Gehäuses so aufgelötet wird, daß die niederohmigen Bereiche auf der Unterseite des Halbleiterkörpers mit den Leitungsbahnen und Anschlüssen der Isolierplatte unmittelbar elektrisch leitend verbunden sind. ao
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die niederohmigen Bereiche durch Herausätzen von Löchern aus dem Halbleiterkörper und anschließendes Bedecken der die Löcher aufweisenden Seite der Halbleiteranordnung mit einer Isolierschicht und einer Schicht aus polykristallinem, niederohmigem Halbleitermaterial, welche eine Dicke gleich oder größer als die des Halbleiterkörpers aufweist und abschließend bis zur Tiefe des ursprünglichen Halbleiterkörpers wieder abgetragen wird, erzeugt werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf die Isolierschicht eine metallisch leitende Schicht vor dem Bedecken der Halbleiteranordnung mit der polykristallinen, niederohmigen Halbleiterschicht abgeschieden wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberseite der Halbleiteranordnung nach dem Aufbringen der isolierenden Abdeckschicht mit einer Trägerschicht bedeckt wird und diese Trägerschicht nach dem Aufbringen der Schicht aus niederohmigem polykristallinen Halbleitermaterial auf die Unterseite der Anordnung durch selektives Ätzen wieder entfernt wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Trägerschicht aus polykristallinem Halbleitermaterial gebildet wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach dem Einbringen der Halbleiterelemente in den Halbleiterkörper an der Unterseite der Anordnung entstandene Diffusionszonen durch Läppen wieder abgetragen werden.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungsbahnen durch Aufdampfen eines einzelnen Metalls oder einer Metall-Legierung hergestellt werden.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß nach dem Aufbringen der Leitungsbahnen die Halbleiteranordnung längs Schnittlinien, welche durch die separierten, niederohmigen Bereiche verlaufen, in einzelne Bauelemente oder Festkörperschaltkreise aufgeteilt wird.
  9. 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in die Unterseite der Halbleiteranordnung Gräben so eingeätzt werden, daß diese Gräben zwischen den Lötflächen liegen.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach dem Einbringen der Gräben die Unterseite der Halbleiteranordnung mit einer weiteren isolierenden Abdeckschicht überzogen wird und danach diese Schicht außerhalb der Gräben wieder entfernt wird.
  11. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß außer den Löchern für die Erzeugung der niederohmigen Bereiche ein Grabensystem für die Erzeugung separierter einkristalliner Halbleiterbereiche in den Halbleiterkörper eingeätzt wird.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß auf die mit den Löchern und dem Grabensystem versehene Seite der Halbleiteranordnung eine Schicht aus polykristallinem Halbleitermaterial abgeschieden wird, diese abgeschiedene Halbleiterschicht eingeebnet wird und dann mit Ausnahme der Stellen unterhalb der separierten Bereiche durch selektives Ätzen bis zu der im Inneren der Anordnung eingebetteten isolierenden Abdeckschicht wieder entfernt wird.
  13. 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß in die separierten einkristallinen Halbleiterbereiche aktive Halbleiterelemente eingebracht werden und die die einkristallinen Halbleiterbereiche umhüllende Isolierschicht unterhalb der aktiven Halbleiterelemente vor dem Abscheiden der Schicht aus polykristallinem Halbleitermaterial durchbrochen wird.
  14. 14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Unterseite der entstandenen Halbleiteranordnung mit einer weiteren isolierenden Abdeckschicht ausgekleidet wird.
  15. 15. Eine mit Hilfe des Verfahrens nach Anspruch 1 hergestellte Halbleiteranordnung, dadurch gekennzeichnet, daß die Isolierplatte des Gehäuses aus Keramik oder Glas besteht.
  16. 16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, daß die niederohmigen Bereiche im Querschnitt eine keilartige Form besitzen.
  17. 17. Halbleiteranordnung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die niederohmigen Bereiche am Rande oder im Inneren der Anordnung verlaufen.
  18. 18. Halbleiteranordnung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß das die separierten Bereiche umhüllende polykristalline Material teilweise bis zu der im Inneren der Anordnung eingebetteten Isolierschicht entfernt ist.
    Hierzu 1 Blatt Zeichnungen
DET29011A 1965-07-17 1965-07-17 Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung Pending DE1286221B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1486855D FR1486855A (de) 1965-07-17
DET29011A DE1286221B (de) 1965-07-17 1965-07-17 Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
US563596A US3456335A (en) 1965-07-17 1966-07-07 Contacting arrangement for solidstate components
GB31822/66A GB1159393A (en) 1965-07-17 1966-07-15 Method of Making Contact to Semiconductor Components and Solid-state Circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET29011A DE1286221B (de) 1965-07-17 1965-07-17 Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1286221B true DE1286221B (de) 1969-01-02

Family

ID=7554580

Family Applications (1)

Application Number Title Priority Date Filing Date
DET29011A Pending DE1286221B (de) 1965-07-17 1965-07-17 Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung

Country Status (4)

Country Link
US (1) US3456335A (de)
DE (1) DE1286221B (de)
FR (1) FR1486855A (de)
GB (1) GB1159393A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521128A (en) * 1967-08-02 1970-07-21 Rca Corp Microminiature electrical component having integral indexing means
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US3538389A (en) * 1969-02-24 1970-11-03 Norman R Levesque Subelement for electronic circuit board
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3680184A (en) * 1970-05-05 1972-08-01 Gen Electric Method of making an electrostatic deflection electrode array
US3884733A (en) * 1971-08-13 1975-05-20 Texas Instruments Inc Dielectric isolation process
JPS5222516B2 (de) * 1973-02-07 1977-06-17
US4109273A (en) * 1974-08-16 1978-08-22 Siemens Aktiengesellschaft Contact electrode for semiconductor component
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
US4231056A (en) * 1978-10-20 1980-10-28 Harris Corporation Moat resistor ram cell
DE3064555D1 (en) * 1979-02-26 1983-09-22 Nat Res Dev Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
EP0041949B1 (de) * 1979-12-18 1987-06-10 CTS Corporation Schaltkreis-bauelement mit einer vertiefung und verfahren zur herstellung
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JP5358089B2 (ja) * 2007-12-21 2013-12-04 スパンション エルエルシー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1266703A (fr) * 1959-09-11 1961-07-17 Fairchild Semiconductor Circuits semi-conducteurs monoblocs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047390A (de) * 1963-05-20 1900-01-01
US3300832A (en) * 1963-06-28 1967-01-31 Rca Corp Method of making composite insulatorsemiconductor wafer
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3320485A (en) * 1964-03-30 1967-05-16 Trw Inc Dielectric isolation for monolithic circuit
US3332137A (en) * 1964-09-28 1967-07-25 Rca Corp Method of isolating chips of a wafer of semiconductor material
US3332143A (en) * 1964-12-28 1967-07-25 Gen Electric Semiconductor devices with epitaxial contour

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1266703A (fr) * 1959-09-11 1961-07-17 Fairchild Semiconductor Circuits semi-conducteurs monoblocs

Also Published As

Publication number Publication date
GB1159393A (en) 1969-07-23
FR1486855A (de) 1967-10-05
US3456335A (en) 1969-07-22

Similar Documents

Publication Publication Date Title
DE1286221B (de) Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
EP0221399B1 (de) Leistungshalbleitermodul
DE1298630C2 (de) Integrierte schaltungsanordnung
DE4314913C1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE1514818C3 (de)
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
DE102012104270A1 (de) Halbleiterkomponente und Verfahren zum Herstellen einer Halbleiterkomponente
EP0152818A2 (de) Leistungshalbleitermodul
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE4446471A1 (de) Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE102009040579B4 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019111816A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102015101571A1 (de) Wafer-basierter beol-prozess für die chip-einbettung
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln