TWI499372B - 適形遮蔽封裝結構及檢測方法 - Google Patents

Description

適形遮蔽封裝結構及檢測方法

本發明係與封裝製程中利用適形遮蔽(conformal shielding)達到電磁干擾(electromagnetic interference；簡稱EMI)屏蔽功能的技術有關，特別是關於一種適形遮蔽封裝結構，以及用以檢測其屏蔽效能之檢測方法，並且前述封裝結構與檢測方法亦可適用於同時使用適形遮蔽(conformal shielding)與分段型遮蔽(compartment shielding)的情況。

適形遮蔽係指在封裝製程中以金屬濺鍍、噴塗或其他鍍膜方式在電子模組的外周面形成一導電遮蔽層，由於該模組在鍍膜之前經過基板裁切作業，因而具有多數顯露在外的內接地導電結構，該導電遮蔽層覆蓋該模組後會與該等內接地導電結構電性連接，藉此，該導電遮蔽層可防止該模組之電路受外部電磁波干擾。

然而，適形遮蔽封裝結構容易因基板裁切不良、導電遮蔽層不均勻或與內接地導電結構連接不良，進而導致屏蔽效能不佳之問題，因此，為了確保適形屏蔽的品質，封裝結構完成後的屏蔽效能檢測就必須以X光掃描，或者抽樣進行切剖(cross section)的破壞性檢測，如此一來，就需要利用昂貴的X光掃描儀器，甚至是破壞成品，增加了物料的浪費，因此仍有待改進。

有鑑於上述缺失，本發明之主要目的在於提供一種適形遮蔽封裝結構及檢測方法，不需藉由昂貴儀器，亦不需破壞成品，即可檢測封裝結構之屏蔽效能。

為達成上述目的，本發明所提供之適形遮蔽封裝結構包含有一基板、至少一設於該基板上之晶片模組、一遮蓋該晶片模組之封膠體，以及一遮蓋該封膠體之導電遮蔽層，該基板具有多數相互電性連接之內接地導電結構，且其中數個內接地導電結構係與該導電遮蔽層連接；該封裝結構之特徵在於該基板更具有至少一顯露在外的獨立導電結構，且該獨立導電結構係與該導電遮蔽層連接。

較佳的，該基板的多數側邊分別設有一該獨立導電結構。此外，當該晶片模組的數量為複數個且有電磁屏蔽隔間需求時，至少一獨立導電結構設於該等晶片模組之間，該基板設有與該獨立導電結構導電之一第一導體，該封膠體設有一凹槽以容設一第二導體，且該第二導體是電性連接該第一導體與該導電遮蔽層。

本發明所提供之適形遮蔽檢測方法包含有下列步驟：

a)　提供一封裝結構，該封裝結構包含有一基板、一設於該基板上之晶片模組、一遮蓋該晶片模組之封膠體，以及一遮蓋該封膠體之導電遮蔽層，該基板具有多數相互電性連接之內接地導電結構，以及一顯露在外之獨立導電結構，且該獨立導電結構及其中數個內接地導電結構係與該導電遮蔽層連接；以及

b)　量測該獨立導電結構與該導電遮蔽層或另一獨立導電結構或該基板上一接地點之間的電阻值，並判斷該電阻值是否小於一標準值。

其中，該接地點連接該內接地導電結構或該基板內一接地層，並且顯露在外。

該封裝結構製作完成後可藉由前述檢測方法進行檢測。若測得之電阻值大於標準值，則被量測之獨立導電結構可能有裁切不良或與該導電遮蔽層連接不良之問題，或者，該導電遮蔽層有厚度分佈不均之問題。若每一獨立導電結構都經過電阻量測之步驟，並且各該電阻值都小於或等於標準值，則該封裝結構即可被判定具有良好的電磁遮蔽效果。

有關本發明所提供之適形遮蔽封裝結構及檢測方法的詳細構造、特點、組裝或使用方式，將於後續的實施方式詳細說明中予以描述。然而，在本發明領域中具有通常知識者應能瞭解，該等詳細說明以及實施本發明所列舉的特定實施例，僅係用於說明本發明，並非用以限制本發明之專利申請範圍。

以下將藉由所列舉之實施例配合隨附之圖式，詳細說明本發明之技術內容及特徵，其中：第一圖為本發明一第一實施例所提供之適形遮蔽封裝結構的剖視示意圖；第二圖為本發明一第一實施例所提供之適形遮蔽封裝結構之基板的側面之示意圖；第三圖為本發明該第一實施例所提供之適形遮蔽封裝結構之一基板內層的一接地層之示意圖；第四圖為本發明該第一實施例所提供之適形遮蔽封裝結構之基板的底面之示意圖；以及第五圖為本發明一第二實施例所提供之適形遮蔽封裝結構的剖視示意圖。請參閱各圖式，本發明一第一實施例所提供之適形遮蔽封裝結構10包含有一基板20、至少一個設於該基板20上之晶片模組30、一遮蓋該晶片模組30之封膠體60，以及一遮蔽該封膠體60之導電遮蔽層70，其中該晶片模組30的數量在本實施例中為二個。

該基板20係與習用多層印刷電路板類同，其內層具有至少一接地層22，且該基板20具有多數個分別穿設於印刷電路板中接地通道(Ground Via)且電性連接於接地層22之內接地導電結構23、24，前述接地通道可採用通孔、盲孔、埋孔或其他類似結構及其組合，該等內接地導電結構23、24係泛指多層電路板常見的各種導電連接元件及其組合，並藉由接地層22而相互電性連接。

各該晶片模組30係與該基板20電性連接，且各該晶片模組30之接地腳(圖中未示)係連接於該基板20之內接地導電結構23、24或接地層22至少其中之一。

請參閱第二圖，該基板20與習用之基板的差異在於具有多數獨立導電結構27、28，各該獨立導電結構27、28與內接地導電結構23、24之差別在於係不與接地層22相互導電，且該等獨立導電結構27、28係顯露在該基板20之底面26。

附帶說明的是，該等獨立導電結構27、28在本實施例中雖然是不連通該基板20的頂面與底面，但該等獨立導電結構27、28亦可改採連通該基板20頂面的設計，或者透過走線(Trace)連接而成，將於後述實施例詳加說明。

在本實施例中，為避免該二晶片模組30之間電磁波互相干擾，該等內接地導電結構23及獨立導電結構27是設於該二晶片模組30之間，該基板20頂部設有能與該等內接地導電結構23及獨立導電結構27導電之一第一導體81(例如銅箔)，該等晶片模組30設置完成後係先受該封膠體60封住，然後，利用雷射沿特定路徑於該封膠體60切出一凹槽62，以顯露出該第一導體81，並將導電材料(例如銀膠)注入該凹槽62，以形成一第二導體82。然後，該封膠體60及該基板20被裁切成預定之形狀，最後該導電遮蔽層70才以金屬濺鍍、噴塗或其他鍍膜方式形成於該封膠體60及該第二導體82之外表面。

經過前述裁切步驟，該等內接地導電結構24及獨立導電結構28會被切開並位於該基板20周圍，且會與隨後覆蓋上之導電遮蔽層70相互連接，非位於該基板20周圍的內接地導電結構23及獨立導電結構27雖未被切開，亦可透過第一、第二導體81、82與該導電遮蔽層70電性連接。只要該等內接地導電結構24及獨立導電結構28裁切得當，而且，該導電遮蔽層70厚度分佈均勻並與該等內接地導電結構24、獨立導電結構28及第二導體82連接狀況良好，該導電遮蔽層70即可防止該二晶片模組30彼此間之電磁波干擾，也可避免該二晶片模組30受該封裝結構10外部之電磁波干擾。

此外，當該封裝結構10僅具有一晶片模組30，或者該等晶片模組30之間不存在電磁干擾的問題，則不需具有該等內接地導電結構23、獨立導電結構27及第一、第二導體81、82等結構，同樣可以達成本發明低成本且方便檢測之目的。

前述封裝結構10製作完成後，只要量測其中一獨立導電結構27、28與該導電遮蔽層70之間的電阻值，並判斷該電阻值是否小於一標準值，例如1歐姆(Ohm)，則可判定受量測之獨立導電結構27、28與該導電遮蔽層70之導電效果是否良好。如此一來，藉由量測每一獨立導電結構27、28與該導電遮蔽層70之間的電阻值，即可判斷該封裝結構10是否有裁切或鍍膜不良之問題。只要各該電阻值均小於或等於該標準值，則可判定該封裝結構10具有良好的電磁屏蔽效能。若有電阻值大於該標準值之情況，則須再對該封裝結構10進行更精細的檢測。

或者，量測該等獨立導電結構27、28中任二者之間的電阻值，並判斷該電阻值是否小於該標準值，亦可判定受量測之該二獨立導電結構27、28與該導電遮蔽層70之導電效果是否良好。因此，藉由量測每一獨立導電結構27、28與其餘獨立導電結構27、28中之任一者之間的電阻值，使得每一獨立導電結構27、28都有被量測到，即可判斷該封裝結構10是否有裁切或鍍膜不良之問題。只要各該電阻值均小於或等於該標準值，則可判定該封裝結構10具有良好的電磁屏蔽效能。

值得一提的是，前述實施例所舉之檢測方法中，該標準值不一定要在量測前事先設定，例如，在所有電阻值都量測完成後，藉由該等電阻值而取得該標準值，也就是說，若該等電阻值大部分都相近且較小，但有少部分所量測的電阻值較大，則可取該等較小的電阻值中最大者為標準值。

在前述實施例中，該基板20被裁切出之四側邊分別具有至少一該獨立導電結構28，且該等獨立導電結構27係穿插於該等內接地導電結構23之間，因此，以前述方法對該等獨立導電結構27、28進行電阻量測，可較精準地判定該封裝結構10是否製作良好，且更可判斷出製作不良之位置。然而，該封裝結構10之獨立導電結構27、28的數量及設置位置並無任何限制，而且也不一定要對每個獨立導電結構27、28進行量測。

再請參閱第五圖所示，本發明提供一第二實施例，其主要結構與前述第一實施例大致相同，其主要區別在於：該獨立導電結構27是區分成至少兩段且透過走線(Trace)連接而成，並藉由第一、第二導體81、82而電性連接於該導電遮蔽層70，此外，該基板20底面更設有連接該內接地導電結構或該接地層，且顯露在外之至少一接地點25，該接地點25的數量在本實施例中為二個。藉此，本實施例所採用的檢測方法就可以量測該等獨立導電結構27或28與任一接地點25之間的電阻值，以判斷該封裝結構10的電磁屏蔽效能。

當然，前述實施例中獨立導電結構27及28是可以視情況而修改為多段結構，仍屬本發明之等效技術範疇。

藉由本發明所提供之適形遮蔽封裝結構10及檢測方法，不需藉由昂貴的X光掃描儀器，亦不需破壞成品，只要利用簡單的電阻量測儀器，即可快速地檢測該封裝結構10之電磁遮蔽效能，因而能對所有的成品逐一進行檢測，進一步避免採取成品抽樣檢測可能發生的失誤。

最後，必須再次說明，本發明於前揭實施例中所揭露的構成元件，僅為舉例說明，並非用來限制本案之範圍，其他等效元件的替代或變化，亦應為本案之申請專利範圍所涵蓋。

10．．．適形遮蔽封裝結構

20．．．基板

22．．．接地層

23．．．內接地導電結構

24．．．內接地導電結構

25．．．接地點

26．．．底面

27．．．獨立導電結構

28．．．獨立導電結構

29．．．側邊

30．．．晶片模組

60．．．封膠體

62．．．凹槽

70．．．導電遮蔽層

81．．．第一導體

82．．．第二導體

第一圖為本發明一第一實施例所提供之適形遮蔽封裝結構的剖視示意圖；

第二圖為本發明一第一實施例所提供之適形遮蔽封裝結構之基板的側面之示意圖；

第三圖為本發明該第一實施例所提供之適形遮蔽封裝結構之一基板內層的一接地層之示意圖；

第四圖為本發明該第一實施例所提供之適形遮蔽封裝結構之基板的底面之示意圖；以及

第五圖為本發明一第二實施例所提供之適形遮蔽封裝結構的剖視示意圖。

20．．．基板

22．．．接地層

23．．．內接地導電結構

24．．．內接地導電結構

27．．．獨立導電結構

28．．．獨立導電結構

29．．．側邊

Claims (8)

1. 一種適形遮蔽封裝結構，包含有一基板、至少一設於該基板上之晶片模組、一遮蓋該晶片模組及基板表面之封膠體，以及一遮蓋該封膠體之導電遮蔽層，該基板內層具有至少一接地層、與多數相互電性連接之內接地導電結構，該等內接地導電結構藉由該接地層而電性連接；且其中數個內接地導電結構係與該導電遮蔽層連接；該封裝結構之特徵在於：該基板的各側邊更分別具有至少一顯露在外的獨立導電結構，且該獨立導電結構係與該導電遮蔽層連接；以及該獨立導電結構不與該接地層相互導電。
2. 一種適形遮蔽封裝結構，包含有一基板、至少一設於該基板上之晶片模組、一遮蓋該晶片模組及基板表面之封膠體，以及一遮蓋該封膠體之導電遮蔽層，該基板內層具有至少一接地層、與多數相互電性連接之內接地導電結構，該等內接地導電結構藉由該接地層而電性連接；且其中數個內接地導電結構係與該導電遮蔽層連接；該封裝結構之特徵在於：該晶片模組的數量為複數個且有電磁屏蔽隔間之需求時，至少一獨立導電結構設於該等晶片模組之間，且該獨立導電結構係與該導電遮蔽層連接；該基板設有與該獨立導電結構導電之一第一導體，該封膠體設有一凹槽以容設一第二導體，且該第二導體電性連接該第一導體與該導電遮蔽層。
3. 如申請專利範圍第1或2項所述之適形遮蔽封裝結構，其中該獨立導電結構是區分成複數段且透過至少一走線連接而成。
4. 如申請專利範圍第1或2項所述之適形遮蔽封裝結構，其中該基板更設有連接於該內接地導電結構或者該基板內一接地層，且顯露在外之至少一接地點。
5. 一種適形遮蔽封裝結構檢測方法，包含有下列步驟：a)提供一適形遮蔽封裝結構，該封裝結構包含有一基板、至少一設於該基板上之晶片模組、一遮蓋該晶片模組及基板表面之封膠體，以及一遮蓋該封膠體之導電遮蔽層，該基板具有多數相互電性連接之內接地導電結構，以及至少一顯露在外之獨立導電結構，且該獨立導電結構及其中數個內接地導電結構係與該導電遮蔽層連接；以及b)量測該獨立導電結構與該導電遮蔽層之間的電阻值，並判斷該電阻值是否小於一標準值。
6. 如申請專利範圍第5項所述之適形遮蔽封裝結構檢測方法，其中該步驟a)所提供之封裝結構具有至少一獨立導電結構，該步驟b)係分別量測各該獨立導電結構或另一獨立導電結構之間的電阻值，並判斷各該電阻值是否小於該標準值。
7. 如申請專利範圍第5項所述之適形遮蔽封裝結構檢測方法，其中該步驟a)所提供之封裝結構之基板更設有連接該內接地導電結構或該基板內一接地層，且顯露在外 之至少一接地點，該步驟b)係量測該獨立導電結構與該接地點之間的電阻值，並判斷各該電阻值是否小於該標準值。
8. 如申請專利範圍第6項所述之適形遮蔽封裝結構檢測方法，其中該基板的各側邊分別具有至少一該獨立導電結構。