TWI470256B - Method of manufacturing standard impedance substrate - Google Patents

Description

標準阻抗基板的製造方法

本發明是有關於一種校正基板的製造方法，特別是指一種用於三維高密度系統電路射頻量測校正的標準阻抗基板的製造方法。

目前針對高頻連接器電氣特性的量測常使用的儀器包括時域反射儀(Time domain reflectrometer,TDR)與向量網路分析儀(Vector network analyzer,VNA)這兩類，而在量測前都必須先對測試儀器做校正以得到較準確的測量數據，而測試儀器校正的主要關鍵技術在於以一個標準測試件進行校正去除測試儀器的誤差，方能對待測物做準確的量測。

而所謂的標準測試件通常是指短路電路(short-circuit)、負載電路(load-circuit)、斷路電路(open-circuit)，以及直通電路(thru-circuit)等這幾種標準阻抗的配置，此外，這些標準阻抗典型上是配置於一基板之單一側面的表面上合稱為標準阻抗基板(impedance standard substrate)。

但是由於系統電路微型化、SiP技術系統級構裝及三維晶片穿孔(Through Silicon Via,TSV)晶圓堆疊關鍵技術的發展，待測物訊號傳遞線路輸出入埠(I/O Port)不再與傳統晶圓製程型式相同分佈於同平面上，而是分佈於系統線路不同平面上，因此，於單面校正的標準阻抗基板進行校正後，必須再轉動180度才能進行該待測元件之量測，而這一轉動過程不僅需要複雜的機構，且轉動之後會造成原先的 校正值失真，進而影響到量測的精確度，使得量測頻寬無法有效提升。

發明人為解決單一側面量測校正的問題，曾以台灣第098121628號專利案揭示一種高頻特性量測之直通校正基板及其量測方法，提出具有雙側之接點的直通校正基板，使得進行該量測方法時不用轉動就能獲得雙側的校正數據，而且具有高頻電磁波抑制與外界電氣訊號隔絕的功能，並且能利用上、下接觸區的設計而在直接進行雙面量測校正時得到高校正準確度。

但以目前雙面量測的標準阻抗基板的製造方法來說，多是利用多層印刷電路板製程依序形成，並配合遮罩顯影、蝕刻開窗的方式令上、下接觸區的位置顯露，而蝕刻容易對校正電路上的接點表面造成傷害，進而因為阻抗匹配、訊號耗損等問題影響到校正數據。

基於此，發明人欲再以台灣第098121628號專利案提出的適於高頻多埠雙面量測的標準阻抗基板技術手段為基礎，而對標準阻抗基板的製程作改善，以製作出校正數據能更準確的標準阻抗基板。

因此，本發明之目的，即在提供一種可降低製程對測試表面傷害的標準阻抗基板的製造方法。

於是，本發明標準阻抗基板的製造方法，包含以下步驟：(A)預製一可撓性電路板，該可撓性電路板是由一用 於三維高密度系統電路射頻量測校正的校正電路圖案層，及一夾設包覆該校正電路圖案層的絕緣材所形成，且該絕緣材具有複數缺口，俾令該校正電路圖案層的預定區域裸露以供校正探針接觸；(B)將一硬質並具有一開窗單元的第一電路板接合於該絕緣材的一第一側面，俾藉由該絕緣材而黏固於該校正電路圖案層，其中，該第一電路板的開窗單元對應該等位於該第一側面的缺口設置；及(C)將一硬質並具有一開窗單元的第二電路板接合於該絕緣材的一相反於該第一側面的第二側面，俾藉由該絕緣材而黏固於該校正電路圖案層，其中，該第二電路板的開窗單元對應該等位於該第二側面的缺口設置。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。

在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示，且本發明標準阻抗基板的製造方法之二個較佳實施例是製得如圖4、圖5的標準阻抗基板；首先，先說明所製得的標準阻抗基板結構，該標準阻抗基板包含一校正電路圖案層3、一絕緣材4、一第一電路板5，及一第二電路板6。

該校正電路圖案層3設計用於三維高密度系統電路射頻的量測校正，一般來說，該校正電路圖案層3是以金屬 、或合金，如銅箔為構成材料而具有良好的導電特性。

而該絕緣材4具可撓性且夾設包覆該校正電路圖案層3，該絕緣材4具有一第一側面41、一相反於該第一側面41的第二側面42，及複數分別位於該第一側面41與該第二側面42的缺口43，該等缺口43令該校正電路圖案層3表面的預定區域裸露。該絕緣材4的材料在本發明中主要是由聚丙烯(即俗稱的PP膠)此種軟性塑料所構成，而使得由該絕緣材4夾設該校正電路圖案層3共同形成一可撓性電路板，即所謂的電路軟板，當然，其他具有可撓性、絕緣的彈性塑料亦是可使用於本發明，但較佳地，該絕緣材4所選用的材料的介電常數與該標準阻抗基板使用的第一電路板5、第二電路板6相近，避免因為電容的產生影響量測。

藉著該絕緣材4包覆該校正電路圖案層3表面，使得校正電路圖案層3不受外部電氣影響，也能保護該校正電路圖案層3免於外力的損害或環境濕氣的金屬氧化等會令校正量測電流產生誤差的問題產生。

該第一電路板5是由硬質材料構成且接合於該絕緣材4的第一側面41，具有一開窗單元51，及一抗雜訊電路圖案52。該開窗單元51對應於該等缺口43設置而與該等缺口43配合，俾令該校正電路圖案層3表面的預定區域裸露以供校正探針(圖未示)接觸。此外要補充說明的是，該抗雜訊電路圖案52是例如抑制電磁波輻射的線路圖案，像是電磁能隙結構(EBG)或圖形接地屏蔽結構(PGS)，藉此 可進一步地排除外界對該校正電路圖案層3的電氣影響，藉以再提升校正量測時的準確度。

該第二電路板6亦是由硬質材料構成且接合於該絕緣材4的第二側面42，具有一開窗單元61，及一抗雜訊電路圖案62。該開窗單元61對應於該等缺口43設置而與該等缺口43配合，俾令該校正電路圖案層3表面的預定區域裸露以供校正探針(圖未示)接觸。而與該第一電路板5相同地，該抗雜訊電路圖案62是例如抑制電磁波輻射的線路圖案，像是電磁能隙結構或圖形接地屏蔽結構，藉此同樣能排除外界對該校正電路圖案層3的電氣影響。

接著，再詳細敘明本發明標準阻抗基板的製造方法的二個較佳實施例，當可對本發明技術更加清楚明白。

參閱圖1、圖2，本發明標準阻抗基板的製造方法之一第一較佳實施例是先進行一步驟111，預製一可撓性電路板。

更詳細地說，該可撓性電路板是先設計出該用於三維高密度系統電路射頻量測校正的校正電路圖案層3，再以由例如絕緣、具可撓性的塑料塗佈包覆於該校正電路圖案層3外周面以形成絕緣材4，並預留該等缺口43的位置，透過該等缺口43令該校正電路圖案層3表面的預定區域是裸露顯現出的。

進一步敘明的是，該校正電路圖案層3的預定裸露區域分別分佈於該校正電路圖案層3的兩相反面，藉此能使校正探針直接進行雙面量測校正而能提高校正的準確度。

接著配合參閱圖3，進行一步驟112，將該硬質並具有該開窗單元51的第一電路板5接合於該絕緣材4的第一側面41，而藉由該由軟性塑料構成的絕緣材4黏固，其中，該第一電路板5的開窗單元51是對準該等位於該第一側面41的缺口43設置，也就是說該開窗單元51是連通於相對應的缺口43，使得該校正電路圖案層3其中一側的預定區域裸露顯現出，更詳細地，該第一電路板5除了該開窗單元51以外，還預先在其遠離該校正電路圖案層3的表面形成有該抗雜訊電路圖案層52，減少在該校正電路圖案層3上所進行的製程步驟、降低製程對該校正電路圖案層3的電訊號傳遞影響。

再請配合參閱圖4，進行一步驟113，將該硬質並具有該開窗單元61的第二電路板6接合於該絕緣材4相反於該第一側面41的第二側面42，而藉由該由軟性塑料構成的絕緣材4黏固，其中，該第二電路板6的開窗單元61是對準該等位於該第二側面42的缺口43設置，也就是說，該開窗單元61亦是連通於相對應的缺口43，使得該校正電路圖案層3另一側、供校正探針接觸的預定區域裸露顯現出而製得本發明的標準阻抗基板。

更詳細地，該第二電路板6除了該開窗單元61以外，還預先在其遠離該校正電路圖案層3的表面形成有該抗雜訊電路圖案層62，減少在該校正電路圖案層3上所進行的製程步驟、降低製程對該校正電路圖案層3的電訊號傳遞影響。

特別值得一提的是，該第一、二電路板5、6呈硬質態樣以固定住該呈軟板態樣的可撓性電路板，以便在進行量測校正時能固置於測試機台且方便拿取，且由於該第一電路板5、第二電路板6已經預先形成該開窗單元51、61，再以例如黏合的方式對準後貼置於該絕緣材4上，並非傳統以沉積、遮罩、蝕刻等方式依序形成該標準阻抗基板的膜層結構，因此，對於該校正電路圖案層3本體的破壞也會大幅降低、提高量測準確性；除此之外，該硬質的第一電路板5、第二電路板6還能夠保護該校正電路圖案層3不受外部電氣影響，及免於外力的損害或環境濕氣的金屬氧化等會令校正量測電流產生誤差的問題產生。

再來補充說明的是，利用軟性塑料夾設該校正電路圖案層3得到類似軟板電路的構造，而非傳統利用環氧樹脂等相對較硬質的材料構成，而軟板電路態樣的厚度可以較薄進而降低整體校正治具的厚度，除此之外，本發明利用塑料塗佈的方式形成該絕緣材4、利用對準貼合的方式固設該第一電路板5、第二電路板6，都能降低製程對於該校正電路圖案層3的表面傷害以得到更好的製程精密度。

是以，本發明所製得的標準阻抗基板，在校正量測時可直接將校正探針分別接觸該校正電路圖案層3的裸露區域而進行校正量測及數據分析，由於本發明是單層導電材料構成的電路圖案配合雙面校正技術，除了解決以往需要翻轉角度的問題外，還能改善訊號換層路徑的消耗，進而提升了標準阻抗基板在校正上的精確度與校正時程。

參閱圖6、圖8，本發明標準阻抗基板的製造方法之一第二較佳實施例與該第一較佳實施例的步驟相似，不同之處在於本第二較佳實施例還包含一步驟115在對應該等缺口43的位置分別設置複數保護件7以遮覆該校正電路圖案層3上供校正探針接觸的預定區域，及一步驟118，移除該等保護件7，詳細說明如後。

首先參閱圖6、圖7，進行一步驟114，如該第一較佳實施例的步驟111所述，該步驟114是預製該可撓性電路板，此部分與該第一較佳實施例相同，故不在此重覆敘述。

再配合參閱圖8進行該步驟115，該等保護件7是可分離地設置於該等缺口43中並遮覆該原裸露顯現出的校正電路圖案層3的區域。

該等保護件7是用以保護該校正電路圖案層3預定供校正探針接觸的表面不受後續製程的影響，也就是說在本第二較佳實施例中能令其表面不受破壞、維持乾淨平整，而有助於校正量測時電流的穩定與數值的準確性。

參閱圖6、圖7及圖9，進行該步驟116，與該第一較佳實施例之步驟112相似，是將該第一電路板5接合於該絕緣材4的第一側面41，且當該第一電路板5接合於該絕緣材4的第一側面41時，是將該開窗單元51對準相對應的保護件7，而令所對應的保護件7配合穿設過該開窗單元51後再準確地連接於該絕緣材4上，也就是如圖9所示，該保護件7是透過該開窗單元51貫穿該第一電路板5。

參閱圖6、圖7及圖10，接著進行該步驟117，與該第 一較佳實施例之步驟113相似，將該第二電路板6接合於該絕緣材4的第二側面42，且當該第二電路板6接合於該絕緣材4的第二側面42時，是將該開窗單元61對準相對應的保護件7，而令所對應的保護件7配合穿設過該開窗單元61後再準確地連接於該絕緣材4上，也就是如圖10所示，該保護件7是透過該開窗單元61貫穿該第二電路板6。

藉由該等保護件7的遮覆，可進一步地在進行後續該第一電路板5、第二電路板6的接合時，減少製程中環境雜物的掉落、或在接合時所需溫度、濕度等環境條件下令該由金屬或合金構成的校正電路圖案層3表面氧化，而有助於校正量測時電流的穩定與數值的準確性。

接著參閱圖6、圖7及圖11，最後進行該步驟118，移除該等保護件7，俾令該校正電路圖案層3預定供校正探針接觸的區域裸露顯現而製得本發明輕薄、可雙面量測且量測準確度高的標準阻抗基板。

由於該等保護件7僅僅是貼合置放於該校正電路圖案層3表面，而非傳統的遮罩保護層以沉積膜的方式緊密附著於該校正電路圖案層3上，故可利用外力直接以拔除的方式脫離，不需以化學藥劑蝕刻或離子蝕刻等容易對該校正電路圖案層3表面造成傷害的方式來移除。

綜上所述，本發明標準阻抗基板的製造方法提供了一種新的、成本低的校正治具製程，且又能兼顧校正時的量測準度與傳統電路板的結合，而製作出可雙面量測並適用於高頻高速電路訊號系統的校正量測的標準阻抗基板；再 者，本發明還提供了一種將軟板電路(該校正電路圖案層3與軟性塑料構成的絕緣材4的接合)簡便地與該硬質的第一、二電路板5、6相結合的方法，且相較於傳統印刷電路板的雙面開窗製程不論是在製程時間、成本均能有效地降低，並對該校正電路圖案層3的影響也能有所改善，從而提升校正時的準確度，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

111‧‧‧步驟

112‧‧‧步驟

113‧‧‧步驟

114‧‧‧步驟

115‧‧‧步驟

116‧‧‧步驟

117‧‧‧步驟

118‧‧‧步驟

3‧‧‧校正電路圖案層

4‧‧‧絕緣材

41‧‧‧第一側面

42‧‧‧第二側面

43‧‧‧缺口

5‧‧‧第一電路板

51‧‧‧開窗單元

52‧‧‧抗雜訊電路圖案

6‧‧‧第二電路板

61‧‧‧開窗單元

62‧‧‧抗雜訊電路圖案

7‧‧‧保護件

圖1是一流程圖，說明本發明標準阻抗基板的製造方法之一第一較佳實施例；圖2是一剖視示意圖，說明該第一較佳實施例的步驟111；圖3是一剖視示意圖，說明該第一較佳實施例的步驟112；圖4是一剖視示意圖，說明該第一較佳實施例的步驟113；圖5是一俯視示意圖，說明本發明標準阻抗基板的製造方法所製得的一標準阻抗基板；圖6是一流程圖，說明本發明標準阻抗基板的製造方法之一第二較佳實施例；圖7是一剖視示意圖，說明該第二較佳實施例的步驟 114；圖8是一剖視示意圖，說明該第二較佳實施例的步驟115；圖9是一剖視示意圖，說明該第二較佳實施例的步驟116；圖10是一剖視示意圖，說明該第二較佳實施例的步驟117；及圖11是一剖視示意圖，說明該第二較佳實施例的步驟118。

111‧‧‧步驟

112‧‧‧步驟

113‧‧‧步驟

Claims (8)

1. 一種標準阻抗基板的製造方法，包含：(A)預製一可撓性電路板，該可撓性電路板是由一用於三維高密度系統電路射頻量測校正的校正電路圖案層，及一夾設包覆該校正電路圖案層的絕緣材所形成，且該絕緣材具有複數缺口，俾令該校正電路圖案層的預定區域裸露以供校正探針接觸；(B)將一硬質並具有一開窗單元的第一電路板接合於該絕緣材的一第一側面，俾藉由該絕緣材而黏固於該校正電路圖案層，其中，該第一電路板的開窗單元對應該等位於該第一側面的缺口設置；及(C)將一硬質並具有一開窗單元的第二電路板接合於該絕緣材的一相反於該第一側面的第二側面，俾藉由該絕緣材而黏固於該校正電路圖案層，其中，該第二電路板的開窗單元對應該等位於該第二側面的缺口設置。
2. 依據申請專利範圍第1項所述之標準阻抗基板的製造方法，還包含一位於步驟(A)之後及步驟(B)之前的步驟(D)，在對應該等缺口的位置分別設置保護件以遮覆該校正電路圖案層上供校正探針接觸的預定區域。
3. 依據申請專利範圍第2項所述之標準阻抗基板的製造方法，還包含一位於步驟(C)之後的步驟(E)，移除該等保護件，俾令該校正電路圖案層上預定供校正探針接觸的區域裸露顯現出。
4. 依據申請專利範圍第3項所述之標準阻抗基板的製造方法，其中，在該步驟(B)當該第一電路板接合於該絕緣材的第一側面時，是將該開窗單元對準相對應的保護件設置，而令所對應的保護件配合穿設過該開窗單元。
5. 依據申請專利範圍第4項所述之標準阻抗基板的製造方法，其中，在該步驟(C)當該第二電路板接合於該絕緣材的第二側面時，是將該開窗單元對準相對應的保護件設置，而令所對應的保護件配合穿設過該開窗單元。
6. 依據申請專利範圍第1項所述之標準阻抗基板的製造方法，其中，該步驟(A)中的絕緣材材料是選自具有可撓性的軟性塑料。
7. 依據申請專利範圍第6項所述之標準阻抗基板的製造方法，其中，該步驟(A)中的絕緣材材料是聚丙烯。
8. 依據申請專利範圍第1項所述之標準阻抗基板的製造方法，其中，該步驟(B)與該步驟(C)中的第一、二電路板還分別具有抗雜訊電路圖案。