TWI528524B - 內埋式電子元件封裝結構 - Google Patents

內埋式電子元件封裝結構 Download PDF

Info

Publication number
TWI528524B
TWI528524B TW101148155A TW101148155A TWI528524B TW I528524 B TWI528524 B TW I528524B TW 101148155 A TW101148155 A TW 101148155A TW 101148155 A TW101148155 A TW 101148155A TW I528524 B TWI528524 B TW I528524B
Authority
TW
Taiwan
Prior art keywords
electronic component
dielectric layer
package structure
layer
component package
Prior art date
Application number
TW101148155A
Other languages
English (en)
Other versions
TW201426949A (zh
Inventor
卓瑜甄
鄭偉鳴
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW101148155A priority Critical patent/TWI528524B/zh
Publication of TW201426949A publication Critical patent/TW201426949A/zh
Application granted granted Critical
Publication of TWI528524B publication Critical patent/TWI528524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

內埋式電子元件封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種內埋式電子元件封裝結構。
半導體元件日益複雜，而至少部分的原因是源於使用者對於增加處理速度(processing speed)與縮小元件尺寸的需求。雖然增加處理速度與縮小元件尺寸的好處相當顯著，但是這些半導體元件的特性亦會產生問題。特別是，較高的時脈速度(clock speed)會使訊號準位(signal level)轉換的頻率增加，以致於頻率較高或波長較短的電磁發射(electromagnetic emission)強度增加。電磁發射可從一源半導體元件(source semiconductor device)輻射而出並入射鄰近的半導體元件。若是對鄰近的半導體元件的電磁發射強度夠高，則電磁發射會不利於(鄰近的)半導體元件的運作。此現象有時被稱為電磁干擾(electromagnetic interference，EMI)。尺寸較小的半導體元件會使電磁干擾的問題更加嚴重，因為這些(尺寸較小的)半導體元件會以較高的密度配置於一電子系統中，以致於鄰近的半導體元件接收到較強且不希望得到的電磁發射。
減少電磁干擾的一種方法是在半導體元件封裝中屏蔽一組半導體元件。特別是，可藉由在封裝體外部加裝接地的導電罩體(casing)或是導電殼體(housing)來達到 屏蔽的效果。當由封裝體內部輻射出的電磁發射照射到罩體的內表面時，至少部分的電磁發射可被電性短路，以降低可穿透罩體且不利於鄰近的半導體元件的電磁發射強度。相同地，當由鄰近的半導體元件輻射出的電磁發射照射到罩體的外表面時，會發生相似的電性短路以降低封裝體中的半導體元件所受到的電磁干擾。
然而，雖然導電罩體可減少電磁干擾，但是使用導電罩體會有許多缺點，例如：罩體一般是藉由黏著劑而固定在半導體元件封裝的外部，由於黏著劑的接合性會受到溫度、濕度以及其他環境因素的影響而降低，罩體因而容易剝離或脫落。再者，罩體的尺寸與形狀以及封裝體的尺寸與形狀需相互配合，因此，不同尺寸與形狀的半導體元件封裝需要搭配不同的罩體，以容納不同的封裝體，而這會進一步地增加製作成本與時間。更重要的是，罩體罩覆於半導體元件封裝的外部增加了封裝體的體積，使封裝體積無法有效縮小，且此種罩體無法應用於封裝密度較高之內埋式電子元件封裝結構，有違市場對於電子產品輕薄短小、高密度及功能整合之需求。
本發明提供一種內埋式電子元件封裝結構，其封裝體積小且具有電磁屏蔽的功能。
本發明提出一種內埋式電子元件封裝結構，其包括核心層、一介電層、一電子元件、第一介電層、第二介電層 一核心層、一屏蔽金屬層以及多個導通孔。核心層包括第一表面、相對第一表面之第二表面及貫穿核心層之容置槽。介電層包括一第一表面及相對第一表面之一第二表面。電子元件位於容置槽內。容置槽包括一內表面，面向電子元件。第一介電層設置於第一表面上，並填入容置槽中且覆蓋電子元件之一側。第二介電層設置於第二表面上，並填入容置槽中且覆蓋電子元件之另一側。第一及第二介電層包覆電子元件。屏蔽金屬層至少包覆核心層之內表面。導通孔分別配置於第一介電層及第二介電層內，並分別由第一及第二介電層之外表面延伸至屏蔽金屬層。
在本發明之一實施例中，上述之屏蔽金屬層由內表面分別延伸覆蓋部份之第一表面及第二表面。第一導通孔分別由第一介電層及第二介電層之外表面延伸至位於第一表面及第二表面上之屏蔽金屬層。
在本發明之一實施例中，上述之內埋式電子元件封裝結構更包括多個導電材，分別填充於第一導通孔內。
在本發明之一實施例中，上述之第一導通孔包括雷射盲孔(laser via)。
在本發明之一實施例中，上述之內埋式電子元件封裝結構更包括多個第二導通孔。電子元件更包括多個接墊，面對第二介電層設置。第二導通孔由第二介電層延伸至接墊。
在本發明之一實施例中，上述之內埋式電子元件封裝結構更包括多個導電材，分別填充於第二導通孔內。
在本發明之一實施例中，上述之第二導通孔包括雷射盲孔(laser via)。
在本發明之一實施例中，上述之內埋式電子元件封裝結構更包括一黏著層，填充於接墊之間。
在本發明之一實施例中，上述之電子元件包括半導體晶片。
在本發明之一實施例中，上述之介電層之材質包括半固化樹脂(prepreg，PP)。
基於上述，本發明之內埋式電子元件封裝結構利用貫穿核心層之一容置槽，將電子元件內埋於容置槽內，且容置槽之內表面上包覆一屏蔽金屬層，再利用多個導通孔將屏蔽金屬層連接至第一介電層及第二介電層之外表面。如此，與導通孔連接之屏蔽金屬層除了可做為電性導通的路徑外，更可對電子元件提供電磁屏蔽的作用，而導通孔更提供了延伸電磁屏蔽的效果。因此，本發明之內埋式電子元件封裝結構充分利用了封裝結構體內之既有空間及結構，使其無須額外設置屏蔽罩體，即可對電子元件提供電磁屏蔽的功能。因此，本發明不但可有效縮小封裝體積、簡化製程更可節省屏蔽罩體之生產成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明之一實施例之一種內埋式電子元件 封裝結構的剖面示意圖。圖2是圖1之內埋式電子元件封裝結構的上視示意圖。請同時參照圖1及圖2，在本實施中，內埋式電子元件封裝結構100包括一核心層130、一電子元件120、一第一介電層112、一第二介電層114、一屏蔽金屬層140以及多個第一導通孔150。核心層130包括一第一表面136、相對第一表面136之一第二表面138以及一容置槽132。電子元件120設置於容置槽132內。容置槽132貫穿核心層130。容置槽132之形成方式例如為雷射鑽孔，但本發明並不侷限於此。
具體而言，內埋式電子元件封裝結構100更包括多個第二導通孔160。電子元件120更包括多個接墊122，面對第一介電層112設置。第二導通孔160分別由第一介電層112之外表面延伸至接墊122。第二導通孔160例如經由雷射鑽孔而形成雷射盲孔，再利用例如電鍍等方式於第二導通孔160內填充導電材，以使電子元件120之接墊122電性連接至第一介電層112。此外，在本實施例中，內埋式電子元件封裝結構100更可包括一黏著層170，填充於接墊122之間。
電子元件120位於容置槽132內，且容置槽132包括一內表面134，面向電子元件120。在本實施例中，電子元件120例如為一半導體晶片，第一介電層112及一第二介電層114分別由上及下壓合於電子元件120及核心層130上，以將電子元件120及核心層130包覆於第一介電層112及第二介電層114內。介電層112、114的材質例如為半固 化樹脂(prepreg，PP)，但本發明並不侷限於此。
承上述，本實施例之屏蔽金屬層140至少包覆核心層130之內表面132。第一導通孔150分別配置於第一介電層112及第二介電層114上，並分別由第一介電層112及第二介電層114之外表面延伸至屏蔽金屬層140。屏蔽金屬層140之形成方式例如為電鍍，但本發明並不侷限於此。在本實施例中，第一導通孔150例如為經由雷射鑽孔而形成之雷射盲孔(laser via)。內埋式電子元件封裝結構100更包括多個導電材，分別填充於第一導通孔150內。導電材則是例如以電鍍等方式填充第一導通孔150內。如此，第一導通孔150即可與屏蔽金屬層140電性導通，而於第一介電層112及第二介電層114間形成一電性通路。
詳細而言，屏蔽金屬層140如圖1所示由內表面134分別延伸覆蓋部份之第一表面136及第二表面138。第一導通孔150分別由第一介電層112及第二介電層114延伸至位於第一表面136及第二表面138上之屏蔽金屬層140。如此，位於第一表面136及第二表面138上之屏蔽金屬層140即相當於核心層130上之圖案化導電層，用以延展其電性連接之範圍。如此，第一導通孔150僅需連接至位於第一表面136及第二表面138上之屏蔽金屬層140即可形成電性連接，而無須精準地對位至覆蓋內表面132之屏蔽金屬層140。因此而增加第一導通孔150之配置彈性以及製程上之對位誤差的容忍度。
綜上所述，本發明之內埋式電子元件封裝結構利用貫 穿核心層之一容置槽，將電子元件內埋於容置槽內，且容置槽之內表面上包覆一屏蔽金屬層，再利用多個導通孔將屏蔽金屬層連接至第一介電層及第二介電層之外表面。如此，與導通孔連接之屏蔽金屬層除了可做為電性導通的路徑外，更可對電子元件提供電磁屏蔽的作用，而導通孔更提供了延伸電磁屏蔽的效果。因此，本發明之內埋式電子元件封裝結構充分利用了封裝結構體內之既有空間及結構，使其無須額外設置屏蔽罩體，即可對電子元件提供電磁屏蔽的功能。因此，本發明不但可有效縮小封裝體積、簡化製程更可節省屏蔽罩體之生產成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧內埋式電子元件封裝結構
112‧‧‧第一介電層
114‧‧‧第二介電層
120‧‧‧電子元件
122‧‧‧接墊
130‧‧‧核心層
132‧‧‧容置槽
134‧‧‧內表面
136‧‧‧第一表面
138‧‧‧第二表面
140‧‧‧屏蔽金屬層
150‧‧‧第一導通孔
160‧‧‧第二導通孔
170‧‧‧黏著層
圖1是依照本發明之一實施例之一種內埋式電子元件封裝結構的剖面示意圖。
圖2是圖1之內埋式電子元件封裝結構的上視示意圖。
100‧‧‧內埋式電子元件封裝結構
110‧‧‧介電層
112‧‧‧第一介電層
114‧‧‧第二介電層
120‧‧‧電子元件
122‧‧‧接墊
130‧‧‧核心層
132‧‧‧容置槽
134‧‧‧內表面
136‧‧‧第一表面
138‧‧‧第二表面
140‧‧‧屏蔽金屬層
150‧‧‧第一導通孔
160‧‧‧第二導通孔
170‧‧‧黏著層

Claims (10)

  1. 一種內埋式電子元件封裝結構，包括：一核心層，包括一第一表面、相對該第一表面之一第二表面及一容置槽，該容置槽貫穿該核心層；一電子元件，設置於該介電層內，該容置槽包括一內表面，面向該電子元件；一第一介電層，設置於該核心層之該第一表面上，並填入部分該容置槽中，且覆蓋該電子元件之一側；一第二介電層，設置於該核心層之該第二表面上，並填入剩下之該容置槽中，且覆蓋該電子元件之另一側，並與該第一介電層相接合，其中，第一介電層及第二介電層完整包覆該電子元件；一屏蔽金屬層，至少包覆該核心層之該內表面；以及多個第一導通孔，分別配置於該第一介電層以及該第二介電層內，並分別由該第一介電層以及該第二介電層之外表面延伸至該屏蔽金屬層。
  2. 如申請專利範圍第1項所述之內埋式電子元件封裝結構，該屏蔽金屬層由該內表面分別延伸覆蓋部份之該第一表面及該第二表面，該些第一導通孔分別由該第一介電層以及該第二介電層之外表面延伸至位於該第一表面及該第二表面上之該屏蔽金屬層。
  3. 如申請專利範圍第1項所述之內埋式電子元件封裝結構，更包括多個導電材，分別填充於該些第一導通孔內。
  4. 如申請專利範圍第1項所述之內埋式電子元件封裝結構，其中該些第一導通孔包括雷射盲孔(laser via)。
  5. 如申請專利範圍第1項所述之內埋式電子元件封裝結構，更包括多個第二導通孔，該電子元件更包括多個接墊，面對該第二介電層設置，該些第二導通孔由該第二介電層延伸至該些接墊。
  6. 如申請專利範圍第5項所述之內埋式電子元件封裝結構，更包括多個導電材，分別填充於該些第二導通孔內。
  7. 如申請專利範圍第5項所述之內埋式電子元件封裝結構，其中該些第二導通孔包括雷射盲孔(laser via)。
  8. 如申請專利範圍第5項所述之內埋式電子元件封裝結構，更包括一黏著層，填充於該些接墊之間。
  9. 如申請專利範圍第5項所述之內埋式電子元件封裝結構，其中該電子元件包括半導體晶片。
  10. 如申請專利範圍第5項所述之內埋式電子元件封裝結構，其中該介電層之材質包括半固化樹脂(prepreg，PP)。
TW101148155A 2012-12-18 2012-12-18 內埋式電子元件封裝結構 TWI528524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101148155A TWI528524B (zh) 2012-12-18 2012-12-18 內埋式電子元件封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101148155A TWI528524B (zh) 2012-12-18 2012-12-18 內埋式電子元件封裝結構

Publications (2)

Publication Number Publication Date
TW201426949A TW201426949A (zh) 2014-07-01
TWI528524B true TWI528524B (zh) 2016-04-01

Family

ID=51725670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148155A TWI528524B (zh) 2012-12-18 2012-12-18 內埋式電子元件封裝結構

Country Status (1)

Country Link
TW (1) TWI528524B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2016111512A1 (en) 2015-01-09 2016-07-14 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
TW201426949A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
US8736033B1 (en) Embedded electronic device package structure
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
JP5851439B2 (ja) 高周波半導体用パッケージ
US8890628B2 (en) Ultra slim RF package for ultrabooks and smart phones
US20070176281A1 (en) Semiconductor package
TWI459521B (zh) 半導體封裝件及其製法
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
TWI691044B (zh) 半導體封裝裝置及製造半導體封裝裝置之方法
US10741502B2 (en) Multilayer circuit board
TWI743909B (zh) 用於asic及光學組件之整合的嵌入式封裝概念
TWI503944B (zh) 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
TW201517699A (zh) 柔性電路板及其製作方法
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
US20130133940A1 (en) System in package module and method of fabricating the same
TWI528524B (zh) 內埋式電子元件封裝結構
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
TW201633468A (zh) 封裝模組及其基板結構
US9287218B2 (en) Chip level EMI shielding structure and manufacture method thereof
US8803310B1 (en) Embedded electronic device package structure
US20160081234A1 (en) Package structure
KR20150076816A (ko) 전자 부품 모듈
TW201423948A (zh) 內埋式電子元件封裝結構
KR20100082180A (ko) 전자파 차폐 기능을 갖는 전자 장치
KR20090114493A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees