TWI655306B - 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組 - Google Patents

一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組 Download PDF

Info

Publication number
TWI655306B
TWI655306B TW107124285A TW107124285A TWI655306B TW I655306 B TWI655306 B TW I655306B TW 107124285 A TW107124285 A TW 107124285A TW 107124285 A TW107124285 A TW 107124285A TW I655306 B TWI655306 B TW I655306B
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
sip module
film
functional film
Prior art date
Application number
TW107124285A
Other languages
English (en)
Other versions
TW202000957A (zh
Inventor
凌東風
曹淳
鄒雲剛
Original Assignee
大陸商環旭電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商環旭電子股份有限公司 filed Critical 大陸商環旭電子股份有限公司
Application granted granted Critical
Publication of TWI655306B publication Critical patent/TWI655306B/zh
Publication of TW202000957A publication Critical patent/TW202000957A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明係關於一種基於二次塑封的SiP模組的製造方法及SiP模組，該方法包括：在印製電路板的一上表面焊接有SiP模組所需的電子元件，製成印製電路板組件；對印製電路板組件的上表面第一次填充塑封料，使塑封料包覆印製電路板組件上表面的電子元件，待塑封料固化後，得到一次塑封的印製電路板組件；將一功能性膜緊固黏貼在一次塑封的印製電路板組件的一上表面，得到貼膜後的印製電路板組件；對貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化後製成SiP模組。

Description

一種基於二次塑封的SiP模組的製造方法及SiP模組
一種SiP模組及其製造方法，特別是一種基於二次塑封的SiP模組製造方法及SiP模組。
目前，通訊領域裏的電子產品越來越集成化和微小化，再加上電子產品功能性的整合，電子產品的內部元器件的排版間距勢必越來越小。實際應用中，為了加固電子元件與印製電路板(Printed Circuit Board,PCB)的連接、防止外界灰塵等進入電子元件內、避免電子元件漏電、以及各電子元件間的幹擾等，需要對電子元件進行塑封。
目前熱塑封技術的製作過程為：PCB經過表面貼裝技術上件後，製成PCBA(Printed Circuit Board Assembly，印刷電路板組件)，再對PCBA的上表面填充塑封料形成模封層(Molding)，固化後切割形成SiP(System in Package，系統級封裝)模組，焊接於PCB上的電子元件上不再有其他附屬薄膜或者物質。電磁屏蔽一般都是通過對塑封後的SiP模組濺鍍金屬層，從而達到電磁防護的效果。
但是塑封完成後再進行電磁屏蔽的制程，若通過濺鍍成膜方式完成，製作工藝較為複雜，例如：濺鍍成膜時與塑封體的結合力比較難控制，因此，使SiP模組的製造流程極其複雜。
說明書提出一種SiP模組及其製造方法，簡化SiP模組的工藝流程。本發明提供的技術方案如下：一種基於二次塑封的SiP模組的製造方法，包括：步驟S1：在印製電路板的上表面焊接有SiP模組所需的電子元件，印製電路板的下表面具有預留的焊點，製成印製電路板組件；步驟S2：對印製電路板組件的上表面第一次填充塑封料，使塑封料包覆所述印製電路板組件上表面的電子元件，待塑封料固化後，得到一次塑封的印製電路板組件；步驟S3：將功能性膜緊固黏貼在所述一次塑封的印製電路板組件的上表面，得到貼膜後的印製電路板組件；步驟S4：對所述貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋所述貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化後製成SiP模組。
在上述技術方案中，將具有電磁屏蔽功能性膜和電子元件一起塑封，塑封完成後的SiP模組就具備電磁屏蔽等功能，簡化了SiP模組的製造流程。
進一步，所述步驟S3具體為：步驟S31：將功能性膜黏貼在所述一次塑封的印製電路板組件的上表面；步驟S32：從上方對所述功能性膜向下施加壓力，使所述功能性膜緊固黏貼在所述一次塑封的印製電路板組件的上表面，得到貼膜後的印製電路板組件。
在上述技術方案中，從上方對功能性膜向下施加的壓力，使功能性膜能够較緊固地黏貼於固化後的塑封料的上表面，增加了功能性膜和固化後的塑封料的上表面的結合力，降低了第二次塑封時功能性膜被沖離固化後的塑封料的上表面的機率，提高了制程良率。
進一步，步驟S32包括：步驟S321：在從上方對所述功能性膜向下施加壓力後，對所述一次塑封的印製電路板組件進行加熱固化，使所述功能性膜緊固黏貼在所述塑封料的上表面，得到貼膜後的印製電路板組件。
在上述技術方案中，同時採用外部壓力和加熱固化的方式使功能性膜緊固黏貼於固化後的第一次的塑封料的上表面，使經過二次塑封後得到的SiP模組能够得到較好的電磁屏蔽防護效果。
進一步，所述步驟S4具體為：步驟S41：對所述貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋所述貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化後，得到二次塑封的印製電路板組件；步驟S42：切割二次塑封的印製電路板組件，得到複數個SiP模組。
在上述技術方案中，多個SiP模組可以一起製作，提高制程效率。
進一步，還包括步驟S5：對SiP模組的四周及上表面設置電磁屏蔽層。
在上述技術方案中，通過功能性膜和在SiP模組二次塑封後加設電磁屏蔽層的方式讓SiP模組具有對多種波段進行屏蔽的功能，提高了SiP模組的電磁屏蔽能力和效果。
進一步，所述功能性膜，包括：具有複數個用切割道分隔開的膜單元，所述切割道部分鏤空、部分與所述膜單元連接，且所述膜單元與SiP模組一一對應。
在上述技術方案中，功能性膜切割道部分鏤空、部分與膜單元連接的結構，一來降低了在切割時功能性膜黏到刀具上的機率，二來保證了功能性膜可以具有多個相連的膜單元，後續使用、保存時方便。
進一步，所述切割道包括：縱向切割道和橫向切割道；所述縱向切割道和所述橫向切割道的不相交區域鏤空，所述縱向切割 道和所述橫向切割道的相交區域與所述膜單元連接。
在上述技術方案中，功能性膜的切割道鏤空的地方可以設置在不同位置，形狀、尺寸多變，應用廣泛、靈活。
本發明還提供一種SiP模組，包括：印製電路板，所述印製電路板的上表面焊接有SiP模組所需的電子元件，印製電路板的下表面具有預留的焊點；第一塑封層，所述電子元件包覆在所述第一塑封層中；功能性膜，所述功能性膜緊固黏貼於所述第一塑封層的上表面；第二塑封層，所述第二塑封層覆蓋所述功能性膜和所述第一塑封層。
進一步，所述功能性膜具有電磁屏蔽功能。
在上述技術方案中，若功能性膜採用了防電磁幹擾的材料，經過二次塑封後的SiP模組即具有電磁屏蔽功能，簡化了工藝流程。
進一步，所述SiP模組還包括：電磁屏蔽層，所述電磁屏蔽層包覆所述SiP模組的上表面和四周。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式僅提供參考與說明用，幷非用來對本發明加以限制者。
1‧‧‧印製電路板
2‧‧‧SiP模組區域
3‧‧‧第二塑封層
4‧‧‧切割道
5‧‧‧膜單元
6‧‧‧相交區域
7‧‧‧不相交區域
8‧‧‧電子元件
9‧‧‧功能性膜
10‧‧‧第一塑封層
11‧‧‧SiP模組
12‧‧‧電磁屏蔽層
圖1是本發明基於二次塑封的SiP模組的製造方法一個實施例的流程圖；圖2是本發明基於二次塑封的SiP模組的製造方法另一個實施例的流程圖；圖3是本發明SiP模組的一部分製造流程示意圖； 圖4是本發明SiP模組的另一部分製造流程示意圖；圖5是本發明兩塊連板的PCB上SiP模組區域的結構示意圖；圖6是針對圖5中的SiP模組區域設計的功能性膜結構示意圖；圖7是本發明SiP模組一個實施例的結構示意圖；圖8是本發明SiP模組另一個實施例的結構示意圖。
說明書提出一種SiP(System in Package，系統級封裝)模組的製造方法，所揭露的技術的目的在於：在本發明的一個實施例中，如圖1所示，一種基於二次塑封的SiP模組的製造方法，包括：S11在印製電路板1的上表面焊接SiP模組所需的電子元件8，印製電路板1的下表面預留焊點，製成印製電路板組件，即PCBA；S12對印製電路板組件的上表面第一次填充塑封料，使塑封料包覆印製電路板組件上表面的電子元件8，待塑封料固化後，得到一次塑封的印製電路板組件；S13將功能性膜9緊固黏貼在一次塑封的印製電路板組件的上表面，得到貼膜後的印製電路板組件；S14對貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化後製成SiP模組11。
如圖3a，PCB經過SMT上件後，製成PCBA。
在得到PCBA後，因各電子元件8的大小、高低不同，若直接黏貼功能性膜9黏貼效果欠佳，因此，可以先對PCBA進行第一次塑封，使塑封料包覆PCBA上表面的電子元件。如圖3b，當第一次填充的塑封料固化後，會得到平整的表面(包括：上表面 和側表面)。如圖3c，可以非常容易且平整地將功能性膜9黏貼於一次塑封的印製電路板組件的上表面(即黏貼於固化後的第一次填充的塑封料的上表面)，且功能性膜9的黏貼對第二次塑封也不會有影響。如圖3d，將黏貼有功能性膜9的PCBA再次進行塑封，讓塑封料覆蓋貼膜後的印製電路板組件的上表面和四周(即讓塑封料包覆固化後的一次塑封的印製電路板組件的上表面及功能性膜9)，待第二次填充的塑封料固化後製成SiP模組。
將具有電磁屏蔽功能的功能性膜9塑封在SiP模組內，即使不做後續的金屬濺鍍，SiP模組也具有電磁屏蔽的功能，具體的電磁屏蔽功能根據功能性膜9的材料决定。
需要注意的是，SiP模組有其自己的厚度要求(根據產品的實際情况决定)，因此，在第一次塑封、功能性膜、第二次塑封時的厚度需要控制，使最後得到的SiP模組厚度滿足實際要求。一般功能性膜的厚需要小於50um。
在本發明的另一個實施例中，如圖2、圖3和圖4所示，一種基於二次塑封的SiP模組的製造方法，包括：
S21在印製電路板1的上表面焊接SiP模組所需的電子元件8，印製電路板8的下表面預留焊點，製成印製電路板組件。如圖3a所示，圖中未示出印刷電路板的下面預留的焊點。
S22對印製電路板組件的上表面第一次填充塑封料，使塑封料包覆印製電路板組件上表面的電子元件8，待塑封料固化後，得到一次塑封的印製電路板組件，如圖3b所示。
S23將功能性膜9緊固黏貼在一次塑封的印製電路板組件的上表面，得到貼膜後的印製電路板組件。如圖3c所示。
S24對貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋貼膜後的印製電路板組件上表面和四周，待第二次填充的塑封料固化後製成SiP模組。
其中，步驟S23具體為： S231將功能性膜9黏貼在一次塑封的印製電路板組件的上表面；S232從上方對功能性膜9向下施加壓力，使功能性膜9緊固黏貼在一次塑封的印製電路板組件的上表面，得到貼膜後的印製電路板組件。
具體的，功能性膜9的黏性層可以採用膠層，當從上方對功能性膜9向下施加壓力，使功能性膜9壓到一次塑封的印製電路板組件的塑封料的上表面後黏緊。
在黏貼功能性膜9時，可以採用一整張功能性膜9黏貼於一整個PCBA上的固化後的塑封料的上表面(即功能性膜9的尺寸和PCBA上固化後的塑封料的上表面的尺寸適應)；也可以採用和PCBA上一個SiP模組區域2的尺寸相適應的功能性膜9，對一整個PCBA上各SiP模組區域2分別黏貼。
當功能性膜9黏貼於一次塑封的印製電路板組件上固化後的塑封料的上表面時，可以從上往下對功能性膜9施加一定的壓力，使功能性膜9較緊地黏貼於固化後的塑封料的上表面。從上往下對功能性膜9施加壓力使其較緊地黏貼於固化後的塑封料的上表面適用於於一整張功能性膜9的黏貼，也適用於各SiP模組對應的功能性膜9的黏貼。
之所以要讓功能性膜9緊固黏黏貼於塑封料的上表面，是因為後續進行第二次塑封時，塑封料產生的模流壓力會對功能性膜9有一定的衝擊，若功能性膜9未緊固黏貼於一次塑封的印製電路板組件上表面，在二次塑封時功能性膜9會非常容易被沖離或者上浮，這樣經過第二次塑封、切割後得到的SiP模組就無法得到有效的電磁屏蔽防護效果。
例如：將功能性膜9黏貼在固化後的塑封料的上表面後，會在功能性膜9的上面放上耐熱泡棉，之後再在耐熱泡棉上放置重物，利用重物的壓力壓到耐熱泡棉上產生一定的形變，進而讓耐 熱泡棉下的功能性膜也較緊地黏貼到固化後的塑封料的上表面。
優選地，步驟S232具體為：S2321從上方對功能性膜9向下施加壓力；S2322對一次塑封的印製電路板組件進行加熱固化，使功能性膜9緊固黏貼在其上表面，得到貼膜後的印製電路板組件。
具體的，若功能性膜9的膠層為熱固性膠，在施加壓力後，可以對PCBA進行加熱，等膠層加熱固化後，使功能性膜9更緊固的黏貼於塑封料的上表面。本實施例同時採用外部壓力和加熱固化的方式使功能性膜9緊固黏貼於一次塑封的印製電路板組件的上表面，使經過二次塑封後的SiP模組能够得到更好的電磁屏蔽防護效果。
步驟S24具體為：
S241對貼膜後的印製電路板組件第二次填充塑封料，使填充的塑封料覆蓋貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化，得到二次塑封的印製電路板組件。如圖3d所示。
S242切割二次塑封的印製電路板組件，得到複數個SiP模組11。如圖4a和4b所示。
具體的，為了提高制程效率，印製電路板1上會打上多個SiP模組11所需的電子元件8，在二次塑封後進行切割，得到多個SiP模組11。
可選地，基於二次塑封的SiP模組的製造方法，還包括：S25對SiP模組的四周及上表面設置電磁屏蔽層12。
具體的，根據實際需求，有時需要同時滿足多種電磁屏蔽效果，這時候，可以採用功能性膜9和在完成二次塑封後的SiP模組11的四周和上表面設置電磁屏蔽層12同時使用的方式來製作SiP模組11。
對SiP模組11的四周及上表面設置電磁屏蔽層可以採用多種 方式，例如：金屬濺鍍、黏貼金屬薄膜、安裝電磁屏蔽罩等。
具體例子請參見如下：要求SiP模組同時對低頻波段和中高頻波段進行電磁屏蔽。這時候就可以將以吸收低頻波段的氧化鐵材質的功能性膜9黏貼於經過第一塑封後的PCBA上的塑封料的上表面，施壓、加熱固化後，進行第二次塑封，待第二次填充的塑封料固化後，進行切割，得到複數個SiP模組，分別對各SiP模組的四周及上表面進行金屬濺鍍形成吸收中高頻波段的電磁屏蔽層12。這樣經過金屬濺鍍後的SiP模組11就可以實現同時對低頻波段和中高頻波段進行電磁屏蔽。如圖4c中兩個SiP模組的四周和上表面金屬濺鍍形成了電磁屏蔽層12。
本實施例通過使用功能性膜9和加設電磁屏蔽層12的方式讓SiP模組具有對多種波段進行屏蔽的功能，提高了SiP模組的電磁屏蔽能力和效果。另外，功能性膜9根據採用不同的材料可以實現不同的功能，提供給SiP模組更多樣性的功能和防護效果。
需要注意的是，在任意一個實施例中，若使用的功能性膜9是一整張，即尺寸可以覆蓋多個SiP模組區域2，那此功能性膜9，包括：具有複數個用切割道4分隔開的膜單元5，切割道4部分鏤空、部分與膜單元5連接，且膜單元5與SiP模組一一對應。
圖6是根據圖5中兩塊連板的印製電路板1上的SiP模組區域2設計的對應的兩張相同的功能性膜9。我們以左邊一張功能性膜9進行解釋。
功能性膜9一般包括：膠層和功能膜層，功能膜層位於膠層的上表面，功能性膜9通過膠層黏貼於塑封料的上表面。例如：功能膜層為可吸收低頻電磁波的金屬氧化膜層，可以黏貼於第一塑封料10的表面，經過第二次塑封後製成SiP的模組，具有吸收低頻電磁波而實現電磁屏蔽的功能。
當功能性膜9是根據PCBA的尺寸進行製作時，功能性膜9上需要有複數個和PCBA上的SiP模組區域2尺寸相對應的膜單元5，各膜單元5之間用切割道4分隔開。在打件時，會預留出切割道的位置，沿著切割道4切割二次塑封的印製電路板組件，就會得到多個SiP模組。
例如：PCB上分了16個區域，每個區域設置1個SiP模組，打了16個SiP模組所需要的電子元件8，每個區域之間會留有餘地，供後續切割，留下的餘地就是切割道所在位置。
由於功能性膜9具有黏性，若將一整張完整(沒有鏤空)的功能性膜4應用於第一塑封層10的上表面，二次塑封後再進行切割，在切割過程中功能性膜9會產生毛刺的問題。
因此，在製作功能性膜時，可以讓切割道4對應的位置部分鏤空，部分與膜單元5連接。在切割道4上部分鏤空的功能性膜9，增强兩次塑封料的結合力且避免切割產生毛刺的問題。另外，切割道4對應的位置部分與膜單元5連接，使功能性膜9為一整張具有多個膜單元5的膜，能夠一次性黏貼到具有多個SiP模組的區域的PCBA上，簡化了加工工藝。
切割道4包括：橫向切割道和縱向切割道，功能性膜9被多條橫向切割道和縱向切割道分割成多個膜單元5。
切割道4部分鏤空、部分與膜單元5連接的方式可以為：縱向切割道和橫向切割道的不相交區域7鏤空，縱向切割道和橫向切割道的相交區域6與膜單元連接。
具體的，相交區域6是以縱向切割道和橫向切割道相交處的中心為中點，組成的一定尺寸的區域。不相交區域7是指縱向切割道、橫向切割道上除相交區域6以外的區域。
相交區域6的尺寸是根據實際需求設置的，只要保證相鄰的膜單元可以連接即可。相交區域6的形狀不作限制。
例如：如圖6所示，相交區域6是一個以預設半徑(例如： 20um)畫圓得到的圓形區域，切割道4其他的區域為不相交區域7。
本實施例的功能性膜9的切割道4鏤空的地方可以設置在不同位置，形狀、尺寸多變，應用廣泛、靈活。
在本發明的另一個實施例中，如圖7所示，一種SiP模組11，包括：印製電路板1，印製電路板1的上表面焊接有SiP模組11所需的電子元件8，印製電路板1的下表面具有預留的焊點(圖中未示出)；第一塑封層10，包覆電子元件8；功能性膜9，緊固黏貼在第一塑封層10的上表面；第二塑封層3，覆蓋功能性膜9和第一塑封層10。
若功能性膜9採用了防電磁幹擾的材料，那麽經過二次塑封後的SiP模組即具有電磁屏蔽功能。
可選地，如圖8所示，SiP模組11的上表面和四周皆設有電磁屏蔽層12。
根據實際需求，有時需要同時滿足多種電磁屏蔽效果，這時候，可以同時採用功能性膜9和加設電磁屏蔽層12的方式來滿足多種電磁屏蔽效果的目的。
在上述技術方案中，通過同時使用功能性膜和加設電磁屏蔽層的方式使SiP模組具有對多種波段進行屏蔽等的功能，增強了SiP模組的電磁屏蔽能力和效果。
綜上所述，與現有技術相比，本發明的基於二次塑封的SiP模組的製造方法及SiP模組有益效果在於：通過二次塑封，將具有電磁屏蔽功能的功能性膜和電子元件一起塑封在內，塑封完成後的SiP模組就具備電磁屏蔽等功能，簡化了SiP模組的製造流程。可以和金屬濺鍍結合使用，使SiP模組的電磁屏蔽效果更好。
惟以上所述僅為本發明之較佳可行實施例，非因此即局限本發明之專利範圍，故舉凡運用本發明說明書及圖示內容所為之等效結構變化，均同理包含於本發明之範圍內，合予陳明。

Claims (9)

  1. 一種基於二次塑封的SiP模組的製造方法，包括以下步驟：步驟S1：在一印製電路板的一上表面焊接SiP模組所需的電子元件，所述印製電路板的一下表面具有預留的焊點，製成一印製電路板組件；步驟S2：對所述印製電路板組件的上表面進行第一次填充塑封料，使所述塑封料包覆所述印製電路板組件上表面的電子元件，待所述塑封料固化後，得到一次塑封的印製電路板組件；步驟S3：將功能性膜緊固黏貼在所述一次塑封的印製電路板組件的上表面，得到一貼膜後的印製電路板組件，其中，所述功能性膜包括具有用切割道分隔開的複數個膜單元，所述切割道係部分鏤空、部分與所述膜單元連接，且所述膜單元與所述SiP模組一一對應；以及步驟S4：對所述貼膜後的印製電路板組件進行第二次填充塑封料，使填充的塑封料覆蓋所述貼膜後的印製電路板組件的上表面和四周，待第二次填充的塑封料固化後製成SiP模組。
  2. 如請求項1所述的基於二次塑封的SiP模組的製造方法，其中，所述步驟S3進一步包括：步驟S31：將所述功能性膜黏貼在所述一次塑封的印製電路板組件的上表面；以及步驟S32：從上方對所述功能性膜向下施加壓力，使所述功能性膜緊固黏貼在所述一次塑封的印製電路板組件的上表面，得到所述貼膜後的印製電路板組件。
  3. 如請求項2所述的基於二次塑封的SiP模組的製造方法，其中，所述步驟S32進一步包括：步驟S321：從上方對所述功能性膜向下施加壓力；以及步驟S322：對所述一次塑封的印製電路板組件進行加熱固化，使所述功能性膜緊固黏貼在所述一次塑封的印製電路板組件的上表面，得到所述貼膜後的印製電路板組件。
  4. 如請求項1所述的基於二次塑封的SiP模組的製造方法，其中，所述步驟S4進一步包括：步驟S41：對所述貼膜後的印製電路板組件進行第二次填充塑封料，使填充的所述塑封料覆蓋所述貼膜後的印製電路板組件的上表面和四周，待所述第二次填充的塑封料固化後，得到所述二次塑封的印製電路板組件；以及步驟S42：切割所述二次塑封的印製電路板組件，得到複數個所述SiP模組。
  5. 如請求項4所述的基於二次塑封的SiP模組的製造方法，進一步包括步驟S5：對所述SiP模組的四周及上表面設置電磁屏蔽層。
  6. 如請求項1所述的基於二次塑封的SiP模組的製造方法，其中：所述切割道包括：縱向切割道和橫向切割道；且所述縱向切割道和所述橫向切割道的不相交區域鏤空，所述縱向切割道和所述橫向切割道的相交區域與所述膜單元連接。
  7. 一種SiP模組，包括：印製電路板，所述印製電路板的一上表面焊接有SiP模組所需的電子元件，所述印製電路板的一下表面具有預留的焊點；第一塑封層，所述電子元件包覆在所述第一塑封層中，功能性膜，緊固黏貼於所述第一塑封層的上表面，且所述功能性膜包括具有用切割道分隔開的複數個膜單元，所述切割道係部分鏤空、部分與所述膜單元連接，且所述膜單元與所述SiP模組一一對應；以及第二塑封層，所述第二塑封層覆蓋所述功能性膜和所述第一塑封層。
  8. 如請求項7所述的SiP模組，其中，所述功能性膜具有電磁屏蔽功能。
  9. 如請求項7所述的SiP模組，還包括：電磁屏蔽層，所述電磁屏蔽層包覆所述SiP模組的上表面和四周。
TW107124285A 2018-06-14 2018-07-13 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組 TWI655306B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810615615.3A CN108770227B (zh) 2018-06-14 2018-06-14 一种基于二次塑封的SiP模组的制造方法及SiP模组
??201810615615.3 2018-06-14
CN201810615615.3 2018-06-14

Publications (2)

Publication Number Publication Date
TWI655306B true TWI655306B (zh) 2019-04-01
TW202000957A TW202000957A (zh) 2020-01-01

Family

ID=64022378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124285A TWI655306B (zh) 2018-06-14 2018-07-13 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組

Country Status (5)

Country Link
US (1) US10643955B2 (zh)
JP (1) JP6837044B2 (zh)
KR (1) KR102213176B1 (zh)
CN (1) CN108770227B (zh)
TW (1) TWI655306B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078070A (zh) * 2021-03-30 2021-07-06 无锡闻泰信息技术有限公司 器件塑封方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176388A (zh) * 2005-05-13 2008-05-07 大自达系统电子株式会社 屏蔽膜、屏蔽印刷电路板、屏蔽柔性印刷电路板、屏蔽膜制造方法及屏蔽印刷电路板制造方法
TW201240061A (en) * 2011-03-23 2012-10-01 Universal Scient Ind Shanghai Miniaturized electromagnetic interference shielding structure and manufacturing method thereof
TW201240060A (en) * 2011-03-23 2012-10-01 Universal Scient Ind Shanghai Electromagnetic interference shielding structure and manufacturing method thereof
TW201349434A (zh) * 2012-05-18 2013-12-01 Universal Scient Ind Co Ltd 適形屏蔽封裝模組

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170096A (ja) * 1985-01-23 1986-07-31 セイコーエプソン株式会社 小型チユ−ナの製造方法
JP2003258162A (ja) * 2002-02-27 2003-09-12 Toshiba Corp １次，２次実装体
JP2010109274A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
JP2011124413A (ja) * 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP5542139B2 (ja) * 2009-12-25 2014-07-09 清二 加川 複合電磁波吸収フィルム
JP2011138963A (ja) * 2009-12-28 2011-07-14 Tdk Corp 回路モジュール及び回路モジュール製造方法
JP2012159935A (ja) * 2011-01-31 2012-08-23 Murata Mfg Co Ltd 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
JP5500095B2 (ja) * 2011-01-31 2014-05-21 Ｔｄｋ株式会社 電子回路モジュール部品及び電子回路モジュール部品の製造方法
CN102368493A (zh) * 2011-10-11 2012-03-07 常熟市广大电器有限公司 一种集成电路芯片的封装方法
TWI468086B (zh) * 2012-11-07 2015-01-01 Universal Scient Ind Shanghai 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
US9881875B2 (en) * 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
TWI614870B (zh) 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
CN105321933B (zh) 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN105489593B (zh) * 2015-12-24 2018-08-03 合肥矽迈微电子科技有限公司 电磁屏蔽封装组件及其制造方法
JP2017143210A (ja) * 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
CN105810666A (zh) 2016-03-30 2016-07-27 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构的制作方法
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN105977169B (zh) * 2016-05-25 2018-08-28 环旭电子股份有限公司 封装体电磁防护层的制造方法
US10373916B2 (en) * 2016-07-28 2019-08-06 Universal Scientific Industrial (Shanghai) Co., Ltd. Semiconductor device packages
JP6894076B2 (ja) * 2017-03-31 2021-06-23 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられる積層シート
CN108601241B (zh) * 2018-06-14 2021-12-24 环旭电子股份有限公司 一种SiP模组及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176388A (zh) * 2005-05-13 2008-05-07 大自达系统电子株式会社 屏蔽膜、屏蔽印刷电路板、屏蔽柔性印刷电路板、屏蔽膜制造方法及屏蔽印刷电路板制造方法
TW201240061A (en) * 2011-03-23 2012-10-01 Universal Scient Ind Shanghai Miniaturized electromagnetic interference shielding structure and manufacturing method thereof
TW201240060A (en) * 2011-03-23 2012-10-01 Universal Scient Ind Shanghai Electromagnetic interference shielding structure and manufacturing method thereof
TW201349434A (zh) * 2012-05-18 2013-12-01 Universal Scient Ind Co Ltd 適形屏蔽封裝模組

Also Published As

Publication number Publication date
KR102213176B1 (ko) 2021-02-09
JP6837044B2 (ja) 2021-03-03
CN108770227A (zh) 2018-11-06
JP2019220673A (ja) 2019-12-26
CN108770227B (zh) 2021-07-13
US20190385952A1 (en) 2019-12-19
KR20190141566A (ko) 2019-12-24
TW202000957A (zh) 2020-01-01
US10643955B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI675927B (zh) ＳｉＰ模組及其製造方法
JP7236269B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
TWI655306B (zh) 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組
KR20150000347A (ko) 전자 소자 모듈 및 그 제조 방법
CN110461090A (zh) 电路组件以及电子设备
US20120236508A1 (en) Electronic-component embedded resin substrate and electronic circuit module
JP2015220241A (ja) 電子部品モジュール
JP3579740B2 (ja) 電子部品の製造方法
JP4998360B2 (ja) 電子部品モジュールの製造方法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
JPH11307658A (ja) 半導体装置のパッケージ
JP2005302971A (ja) 半導体チップ実装体の製造方法、半導体チップ実装体
JP2021150394A (ja) フレキシブル回路基板同士の接続構造及び接続方法
JPH03142294A (ja) Ｉｃカードの製造方法
CN117792321B (zh) 芯片封装工艺和芯片封装结构
WO2017061369A1 (ja) 樹脂基板および樹脂基板の製造方法
CN104051284A (zh) 电子封装结构以及其制造方法
JP2798861B2 (ja) 混成集積回路装置
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法
CN105428263A (zh) 半导体封装方法
WO2019196598A1 (zh) 封装结构、电子装置及封装方法
US20170250022A1 (en) Multilayer ceramic electronic component and manufacturing method therefor
WO2016006391A1 (ja) 電子部品内蔵モジュール
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010226010A (ja) 電子回路ユニット及びその製造方法