JP2006228865A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006228865A JP2006228865A JP2005038924A JP2005038924A JP2006228865A JP 2006228865 A JP2006228865 A JP 2006228865A JP 2005038924 A JP2005038924 A JP 2005038924A JP 2005038924 A JP2005038924 A JP 2005038924A JP 2006228865 A JP2006228865 A JP 2006228865A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- guard ring
- region
- dicing line
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
【課題】 ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにした半導体装置を提供する。
【解決手段】 本発明に係る半導体装置は、第1領域1aに形成され、第1領域1aと第2領域1bを分離するダイシングライン1cに隣接する第1のガードリング8bと、第1のガードリング8b上に形成された第1の絶縁膜11と、第1の絶縁膜11上に形成され、該第1のガードリング8bより幅が狭い第2のガードリング13bと、第2のガードリング13b上及び第1の絶縁膜11上に形成された第2の絶縁膜14とを具備する。第2の絶縁膜14のダイシングライン1cに面する側面は、第1の絶縁膜11のダイシングライン1cに面する側面より第1領域1a側に位置している。
【選択図】 図1
【解決手段】 本発明に係る半導体装置は、第1領域1aに形成され、第1領域1aと第2領域1bを分離するダイシングライン1cに隣接する第1のガードリング8bと、第1のガードリング8b上に形成された第1の絶縁膜11と、第1の絶縁膜11上に形成され、該第1のガードリング8bより幅が狭い第2のガードリング13bと、第2のガードリング13b上及び第1の絶縁膜11上に形成された第2の絶縁膜14とを具備する。第2の絶縁膜14のダイシングライン1cに面する側面は、第1の絶縁膜11のダイシングライン1cに面する側面より第1領域1a側に位置している。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関する。特に本発明は、ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにすることができる半導体装置及びその製造方法に関する。
図6は、従来の半導体装置の構造を説明する為の断面図である。本図に示す半導体装置には、WLCSP(Wafer level ChipSize Package)が適用されている。本半導体装置は、シリコン基板101に形成されているが、ダイシングライン100cによって、第1領域100aと第2領域100bとが分離されている。
第1領域100aでは、シリコン基板101には素子分離膜102及びトランジスタ(図示せず)が形成されている。トランジスタ上及び素子分離膜102上には、第1の層間絶縁膜108が形成されている。第1の層間絶縁膜108上には、Al合金配線110a及び第1のガードリング110bが形成されている。
第1の層間絶縁膜108上、Al合金配線110a上、及び第1のガードリング110b上には、第2の層間絶縁膜111が形成されている、第2の層間絶縁膜111には、第1のAl合金配線110a上に位置する接続孔、及び第1のガードリング110b上に位置する接続溝が形成されている。接続孔及び接続溝それぞれには、Al合金又はタングステンからなる導体112a,112bが埋め込まれている。
第2の層間絶縁膜111上には、Al合金パッド113a及び第2のガードリング113bが形成されている。Al合金パッド113aは、導体112aを介してAl合金配線110aに接続している。第2のガードリング113bは、第1のガードリング110b上に、第1のガードリング110bと略同じ幅に形成されている。
第2の層間絶縁膜111上、Al合金パッド113a上、及び第2のガードリング113b上には、パッシベーション膜114が形成されている。パッシベーション膜114には、Al合金パッド113a上に位置する開口部が形成されている。
パッシベーション膜114上には、ポリイミド樹脂層115及び再配線117がこの順に形成されている。ポリイミド樹脂層115には、Al合金パッド113a上に位置する開口部が形成されている。再配線117は、この開口部に一部が埋め込まれることにより、Al合金パッド113aに接続している。再配線117は、ダイシングライン100cを経由して、第1領域100aに隣接する第2領域100bまで引き回されている。
また、第2領域100bでは、シリコン基板101には素子分離膜102が形成されている。素子分離膜102上には、第1の層間絶縁膜108、第2の層間絶縁膜111、パッシベーション膜114、及びポリイミド樹脂層115が、この順に積層している。ポリイミド樹脂層115上には、再配置パッド116が形成されている。再配線117は、ポリイミド樹脂層115上において、再配置パッド116に接続している。
尚、再配線117は、例えば、以下のようにして形成される。まず、バリア膜(図示せず)及びメッキシード膜(図示せず)をCVD法やスパッタリング法により形成し、このメッキシード層をシードにしたメッキ法により金属膜を形成する。次いで、この金属膜、メッキシード膜、及びバリア膜をパターニングし、再配線117が形成される。
上記した内容に類似する技術が、特許文献1に記載されている。
特許第342531号公報(図2)
上記した内容に類似する技術が、特許文献1に記載されている。
再配線は、層間絶縁膜等の絶縁膜の側面を経由することにより、Al合金パッドと再配置パッドを接続している。しかし、絶縁膜の側面の角度は急であるため、金属膜(例えばメッキシード膜)が形成されにくい。このため、絶縁膜の側面で、再配線が細線化して高抵抗化する場合や、断線する場合があった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにすることができる半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、第1領域に形成され、前記第1領域と第2領域を分離するダイシングラインに隣接する第1のガードリングと、
前記第1のガードリング上及びその側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、該第1のガードリングより前記ダイシングラインに面する側面が、前記第1領域の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面、並びに前記第1の絶縁膜上に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記ダイシングラインに面する側面は、前記第1の絶縁膜の前記ダイシングラインに面する側面より前記第1領域の内側に位置している。
前記第1のガードリング上及びその側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、該第1のガードリングより前記ダイシングラインに面する側面が、前記第1領域の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面、並びに前記第1の絶縁膜上に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記ダイシングラインに面する側面は、前記第1の絶縁膜の前記ダイシングラインに面する側面より前記第1領域の内側に位置している。
この半導体装置によれば、第2の絶縁膜のダイシングラインに面する側面は、第1の絶縁膜のダイシングラインに面する側面より第1領域側に位置している。従って、第1の絶縁膜及び第2の絶縁膜が積層された絶縁膜において、側面の傾斜を従来と比べて緩やかにすることができる。
また、第2のガードリングは、ダイシングラインに面する側面が、第1のガードリングより第1領域の内側に位置しているため、第2のガードリングが第2の絶縁膜から露出することを防止できる。
第2のガードリングは、側面に順テーパが形成されており、第2の絶縁膜は、ダイシングラインに面する側面に順テーパが形成されていてもよい。このようにすると、絶縁膜の側面の傾斜を、更に緩やかにすることができる。また、第2のガードリングは、第1のガードリングより幅が狭くてもよい。
第2の絶縁膜上に形成された第3の絶縁膜と、第3の絶縁膜上からダイシングラインまで引き回された配線とを更に具備してもよい。絶縁膜の側面の傾斜は従来と比べて緩やかであるため、この側面において、配線が細線化すること、及び断線することそれぞれが抑制される。
第3の絶縁膜は、第2領域にも形成されている場合、第3の絶縁膜に形成され、第1領域に位置する開口部と、第2の絶縁膜上に形成され、開口部から露出している第1のパッドと、第3の絶縁膜上に形成され、第2領域に位置する第2のパッドとを更に具備してもよい。そして、配線は、第1領域上からダイシングラインを経由して、第2領域に位置する第3の絶縁膜上まで引き回されることにより、第1のパッド及び第2のパッドを互いに接続していてもよい。
配線は例えば再配線であり、第2のパッドは、例えば再配線に接続する再配置パッドである。
配線は例えば再配線であり、第2のパッドは、例えば再配線に接続する再配置パッドである。
本発明に係る他の半導体装置は、半導体基板の周辺部の上方に形成された第1のガードリングと、
前記第1のガードリング上及び側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、側面が、前記第1のガードリングの側面より前記半導体基板の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の側面は、前記第1の絶縁膜側面より前記半導体基板の内側に位置している。
前記第1のガードリング上及び側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、側面が、前記第1のガードリングの側面より前記半導体基板の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の側面は、前記第1の絶縁膜側面より前記半導体基板の内側に位置している。
本発明に係る他の半導体装置は、第1領域に形成され、前記第1領域と第2領域を分離するダイシングラインに面する側面を有する第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記ダイシングラインに面する側面を有する第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記側面は、前記第1の絶縁膜の前記側面より、前記第1領域の内側に位置している。
前記第1の絶縁膜上に形成され、前記ダイシングラインに面する側面を有する第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記側面は、前記第1の絶縁膜の前記側面より、前記第1領域の内側に位置している。
本発明に係る他の半導体装置は、半導体基板の上方に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、側面が、前記第1の絶縁膜の側面より、前記半導体基盤の内側に位置する第2の絶縁膜とを具備する。
前記第1の絶縁膜上に形成され、側面が、前記第1の絶縁膜の側面より、前記半導体基盤の内側に位置する第2の絶縁膜とを具備する。
本発明に係る半導体装置の製造方法は、第1領域に位置し、かつ前記第1領域と第2領域を分離するダイシングラインに隣接する下地膜上に、第1のガードリングを形成する工程と、
前記第1のガードリング上、前記ダイシングライン上、及び前記下地膜上に、第1の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第1の絶縁膜を除去する工程と、
前記第1の絶縁膜上に、前記第1のガードリングの上方に位置する第2のガードリングを形成する工程と、
前記第1の絶縁膜上、前記第2のガードリング上、及び前記ダイシングライン上に、第2の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程と、
を具備し、
前記第2のガードリングを形成する工程において、前記第2のガードリングの前記ダイシングラインに面する側面を、前記第1のガードリングの前記ダイシングラインに面する側面より、前記第1領域の内側に位置させ、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程において、前記第2の絶縁膜の前記ダイシングライン側に位置する側面を、前記第1の絶縁膜の前記ダイシングライン側に位置する側面より、前記第1領域の内側に位置させる。
前記第1のガードリング上、前記ダイシングライン上、及び前記下地膜上に、第1の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第1の絶縁膜を除去する工程と、
前記第1の絶縁膜上に、前記第1のガードリングの上方に位置する第2のガードリングを形成する工程と、
前記第1の絶縁膜上、前記第2のガードリング上、及び前記ダイシングライン上に、第2の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程と、
を具備し、
前記第2のガードリングを形成する工程において、前記第2のガードリングの前記ダイシングラインに面する側面を、前記第1のガードリングの前記ダイシングラインに面する側面より、前記第1領域の内側に位置させ、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程において、前記第2の絶縁膜の前記ダイシングライン側に位置する側面を、前記第1の絶縁膜の前記ダイシングライン側に位置する側面より、前記第1領域の内側に位置させる。
ダイシングライン上から第2の絶縁膜を除去する工程の後に、第2の絶縁膜上及びダイシングライン上に、第3の絶縁膜を形成する工程と、ダイシングライン上から第3の絶縁膜を除去する工程と、第3の絶縁膜上からダイシングライン上に引き回された配線を形成する工程とを具備してもよい。
第2のガードリングを形成する工程において、第1の絶縁膜上に位置する第1のパッドを形成し、第2の絶縁膜を形成する工程において、第2の絶縁膜を、第1のパッド上にも形成し、ダイシングライン上から第2の絶縁膜を除去する工程において、第2の絶縁膜を、第1のパッド上から除去し、第3の絶縁膜を形成する工程において、該第3の絶縁膜を、第1のパッド上、及び第2領域それぞれにも形成し、第3の絶縁膜を除去する工程において、該第3の絶縁膜を第1のパッド上から除去し、配線を形成する工程において、該配線を、第1領域上の第3の絶縁膜上からダイシングライン上を経由し、第2領域に位置する第3の絶縁膜上まで引き回すとともに、該第3の絶縁膜上に、配線に接続する第2のパッドを形成してもよい。
以下、図面を参照して本発明の実施形態について説明する。図1は、第1の実施形態に係る半導体装置の要部を拡大した平面図である。図1の各図は、この半導体装置の製造方法を説明する為の断面図であり、図2は図1(C)の状態における半導体装置の平面図である。なお、図1の各図は、図2のA−A断面図に相当する図である。
まず、図1(A)に示すように、シリコン基板1に、LOCOS法により素子分離膜2を形成する。これにより、第1のチップ領域1aにおいて、トランジスタが形成される素子領域、及びガードリングを接地させる接地領域それぞれが、他の領域から分離される。また、ダイシングライン1c、及びダイシングライン1cを介して第1のチップ領域1aに対向する第2のチップ領域1bそれぞれにおいても、シリコン基板1に素子分離膜2が形成される。なお、素子分離膜2は、トレンチアイソレーション法により、シリコン基板1に埋め込まれてもよい。
次いで、シリコン基板1を熱酸化する。これにより、素子領域に位置するシリコン基板1には、ゲート酸化膜3が形成される。このとき、接地領域に位置するシリコン基板にも熱酸化膜(図示せず)が形成されるが、この熱酸化膜は、後述するサイドウォールを形成するためのエッチバック工程において、除去される。
次いで、ゲート酸化膜3上を含む全面上に、ポリシリコン膜をCVD法により形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜3上にはゲート電極4が形成される。その後、ゲート電極4及び素子分離膜2をマスクとして、シリコン基板1に不純物を注入する。これにより、素子領域に位置するシリコン基板1には、低濃度不純物領域6a,6bが形成される。また、接地領域に位置するシリコン基板1にも、不純物が注入される。
次いで、ゲート電極4上を含む全面上に、酸化シリコン膜又は窒化シリコン膜を形成し、この酸化シリコン膜又は窒化シリコン膜をエッチバックする。これにより、ゲート電極4の側壁にはサイドウォール5が形成される。次いで、素子分離膜2、ゲート電極4、及びサイドウォール5をマスクとして、シリコン基板1に不純物を注入する。これにより、素子領域に位置するシリコン基板1には、トランジスタのソース及びドレインとなる不純物領域7a,7bが形成され、接地領域に位置するシリコン基板1には、接地用の不純物領域7cが形成される。
次いで、第1のチップ領域1a、第2のチップ領域1b、及びダイシングライン1c上を含む全面上に、酸化シリコンを主成分とする第1の層間絶縁膜8を、CVD法により形成する。次いで、第1の層間絶縁膜8全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第1の層間絶縁膜8上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、第1の層間絶縁膜8をエッチングする。これにより、第1の層間絶縁膜8には、ゲート電極4上に位置する接続孔8a、及び第1のチップ領域1aの周辺部に位置する接続溝8bそれぞれが形成される。接続溝8bは、不純物領域7c上を通る位置に配置されており、かつ、第1のチップ領域1aを囲んでいる。また、このエッチングにより、ダイシングライン1c上から第1の層間絶縁膜8が除去される。その後、レジストパターンを除去する。
次いで、接続孔8a、接続溝8bそれぞれの中、及び第1の層間絶縁膜8上に、Al合金膜を形成する。次いで、Al合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Al合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Al合金膜をエッチングする。これにより、第1の層間絶縁膜8上には、Al合金配線10a及び第1のガードリング10bが、それぞれ第1のチップ領域1aに形成される。
Al合金配線10aは、一部が接続孔8aに埋め込まれることにより、ゲート電極4に接続する。第1のガードリング10bは第1のチップ領域1aの周辺部全周にわたって形成されており、一部が接続溝8bに埋め込まれることにより、第1の層間絶縁膜8において第1のチップ領域1a内に水分等が侵入することを抑制する。また、第1のガードリング10bは、接続溝8bを介して不純物領域7cに接続する。
その後、レジストパターンを除去する。
その後、レジストパターンを除去する。
次いで、図1(B)に示すように、第1の層間絶縁膜8上、Al合金配線10a上及び側面、並びに第1のガードリング10b上及び側面を含む全面上に、酸化シリコンを主成分とする第2の層間絶縁膜11を、CVD法により形成する。次いで、第2の層間絶縁膜11全面上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第2の層間絶縁膜11上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、第2の層間絶縁膜11をエッチングする。これにより、第2の層間絶縁膜11には、Al合金配線10a上に位置する接続孔11a、及び第1のガードリング10bの全周上に位置する接続溝11bが形成される。接続溝11bは、接続溝8bと重ならない位置に配置される。
また、ダイシングライン1c上からは、第2の層間絶縁膜11が除去される。このとき、第1のチップ領域1a及び第2のチップ領域1bそれぞれにおいて、第2の層間絶縁膜11のダイシングライン1c側に位置する側面が、第1の層間絶縁膜11のダイシングライン1c側に位置する側面より、例えば第2の層間絶縁膜11の厚さに略等しい距離ほど、チップ領域の内側に位置するようにする。
その後、レジストパターンを除去する。
その後、レジストパターンを除去する。
次いで、接続孔11a、接続溝11bそれぞれの中、及び第2の層間絶縁膜11上に、Al合金膜を形成する。次いで、Al合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Al合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Al合金膜をエッチングする。これにより、第1のチップ領域1aに位置する第2の層間絶縁膜11上には、Al合金パッド13a及び第2のガードリング13bが形成される。
Al合金パッド13aは、一部が接続孔11aに埋め込まれることにより、Al合金配線10aに接続する。
第2のガードリング13bは、第1のガードリング10bの上方に位置しており、第1のチップ領域1aの周辺部全周にわたって形成されている。第2のガードリング13bは、一部が接続溝11bに埋め込まれることにより、第1のガードリング10bとともに、第2の層間絶縁膜11において第1のチップ領域1a内に水分等が侵入することを抑制する。
また、第2のガードリング13bは、第1のガードリング10bより幅が狭く、かつ、ダイシングライン1c側に位置する側面が、第1のガードリング10bのダイシングライン1c側に位置する側面よりも、例えば後述するパッシベーション膜の厚さに略等しい距離ほど、第1のチップ領域1aの内側に位置している。
その後、レジストパターンを除去する。
その後、レジストパターンを除去する。
次いで、第2の層間絶縁膜11上、Al合金パッド13a上及び側面、並びに第2のガードリング13b上及び側面を含む全面上に、酸化シリコン膜及び窒化シリコン膜をこの順に積層したパッシベーション膜14を、CVD法により形成する。次いで、パッシベーション膜14上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜14上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、パッシベーション膜14をエッチングする。これにより、パッシベーション膜14には、Al合金パッド13a上に位置する開口部14aが形成される。
また、このエッチングにより、パッシベーション膜14は、ダイシングライン1c上から除去される。このとき、第1のチップ領域1a及び第2のチップ領域1bそれぞれにおいて、パッシベーション膜14のダイシングライン1c側に位置する側面が、第2の層間絶縁膜11のダイシングライン1c側に位置する側面より、例えばパッシベーション膜14の厚さに略等しい距離ほど、チップ領域の内側に位置するようにする。
このように、第1の層間絶縁膜8、第2の層間絶縁膜11、及びパッシベーション膜14それぞれの側面は、それぞれの下層の側面より、第1のチップ領域1aの内側に位置している。このため、これら3つの膜によって形成される絶縁膜の側面は、従来と比べて傾斜が緩やかになる。
なお、上記したいずれかの工程において、第1のチップ領域には、ポリシリコン又はAl合金からなるヒューズ(図示せず)が複数形成されている。
次いで、プローブ試験装置(図示せず)のプローブ針をAl合金パッド13aに接続し、半導体装置の電気的特性の試験を行う。そして、一部のヒューズを溶断する。
次いで、図1(C)に示すように、スピンコート法を用いて、パッシベーション膜14上及びAl合金パッド13a上を含む全面上に、ポリイミド樹脂層15を形成する。次いで、ポリイミド樹脂層15上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光および現像する。これにより、ポリイミド樹脂層15上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、ポリイミド樹脂層15をエッチングする。これにより、ポリイミド樹脂層15には、Al合金パッド13a上に位置する開口部15aが形成される。このとき、ダイシングライン1c上に位置するポリイミド樹脂層15も除去される。その後、レジストパターンを除去する。
尚、ポリイミド樹脂層15のダイシングライン1cに面する側面は、パッシベーション膜14のダイシングライン1cに面する側面より、第1のチップ領域1cの内側に位置するのが好ましい。また、ポリイミド樹脂層15が感光性のポリイミド樹脂で形成されている場合、ポリイミド樹脂層15上にレジストパターンを形成せずに、直接ポリイミド樹脂層15を露光及び現像することにより、開口部15aを形成し、かつダイシングライン1c上に位置するポリイミド樹脂層15を除去してもよい。
次いで、開口部15a内、ポリイミド樹脂層15上、及びダイシングライン1c上を含む全面上に、TiW層をスパッタリング法により形成し、さらにその上に、Cuシード層をスパッタリング法により形成する。第1の層間絶縁膜8、第2の層間絶縁膜11、及びパッシベーション膜14によって形成される絶縁膜のダイシングライン1cに面する側面は、従来と比べて傾斜が緩やかである。従って、この側面において、TiW層及びCuシード層が形成されない領域が、従来と比べて生じにくい。
次いで、Cuシード層上に、Cu層をメッキ法により形成する。ダイシングライン1cに面する絶縁膜の側面において、TiW層及びCuシード層が形成されない領域の発生が、従来と比べて抑制されているため、Cu層が形成されない領域が発生しにくい。
次いで、Cu層上にフォトレジスト膜(図示せず)を形成し、このフォトレジスト膜を露光及び現像する。これにより、Cu層上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてCu層、Cuシード層及びTiW層をエッチングする。これにより、TiW層、Cuシード層及びCu層を積層した再配線17、及び第2のチップ領域1bのポリイミド樹脂層15上に位置する再配置パッド16が形成される。
図1(C)及び図2に示すように、再配線17の一端は、開口部15a内に埋め込まれることにより、Al合金パッド13aに接続している。再配線17の他端は、第1の層間絶縁膜8、第2の層間絶縁膜11、及びパッシベーション膜14を積層した絶縁膜の側面、及びダイシングライン1c上を経由して、再配置パッド16に接続している。上記したように、絶縁膜の側面において、Cu層が形成されない領域の発生が抑制されるため、再配線17が絶縁膜の側面で細線化すること、及び断線することそれぞれが、従来と比べて抑制される。
その後、再配線17上及びポリイミド樹脂層15上を含む全面上に、ソルダーレジスト層(図示せず)を、例えばスピンコート法により形成する。次いで、ソルダーレジスト層を露光及び現像する。これにより、ソルダーレジスト層には、再配置パッド16上に位置する開口部が形成され、かつ、ダイシングライン1c上に位置するソルダーレジスト層が除去される。
次いで、ソルダーレジスト層の開口部内にハンダボール(図示せず)を配置し、このハンダボールをリフローする。これにより、ハンダボールは再配置パッド16に接続し、半導体試験装置に接続するための端子として機能するようになる。その後、ハンダボールに半導体試験装置を接続し、上記したヒューズの溶断が正常に行われたか否かを検査する。
以上、第1の実施形態によれば、パッシベーション膜14のダイシングライン1c側に位置する側面が、第2の層間絶縁膜11のダイシングライン1c側に位置する側面より、第1のチップ領域1aの内側に位置している。また、第2の層間絶縁膜11のダイシングライン1c側に位置する側面が、第1の層間絶縁膜8のダイシングライン1c側に位置する側面より、第1のチップ領域1aの内側に位置している。このため、第1の層間絶縁膜8、第2の層間絶縁膜11、及びパッシベーション膜14からなる絶縁膜の側面は、従来と比べて傾斜が緩やかになる。従って、再配線17が絶縁膜の側面で細線化することや、断線することが、従来と比べて抑制される。
また、第2のガードリング13bの側面は、第1のガードリング10bの側面よりも第1のチップ領域1aの内側に位置している。このため、パッシベーション膜14の側面を、第2の層間絶縁膜11の側面よりも第1のチップ領域1aの内側に位置させても、第2のガードリング13bは外部に露出しない。
図3は、第2の実施形態に係る半導体装置の要部を拡大した平面図である。本図は、第1の実施形態に係る図1に相当する図である。この半導体装置の構成は、第1のガードリング10b及び第2のガードリング13bそれぞれの幅を除いて、第1の実施形態と同一である。また、この半導体装置の製造方法は、第1の実施形態に示した半導体装置の製造方法と同一である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態において、第1のガードリング10b及び第2のガードリング13bそれぞれは、再配線17と重なる部分が、他の部分と比べて幅広になっている。この部分においても、第2のガードリング13bは、第1のガードリング10bより幅が狭い。
本実施形態によっても、第1の実施形態と同一の効果を得ることができる。
本実施形態によっても、第1の実施形態と同一の効果を得ることができる。
図4の各図は、第3の実施形態に係る半導体装置の製造方法を説明するための断面図である。この断面図は、第1の実施形態における図2のA−A断面図に相当する図である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図4(A)に示すように、シリコン基板1に素子分離膜2を形成し、さらに、ゲート酸化膜3、ゲート電極4、サイドウォール5、低濃度不純物領域6a,6b、不純物領域7a,7b、第1の層間絶縁膜8、接続孔8a、接続溝8b、Al合金配線10a、第1のガードリング10b、第2の層間絶縁膜11、接続孔11a、及び接続溝11bを形成する。これらの形成方法及び形状は、第1の実施形態と同一である。
次いで、接続孔11a,11bそれぞれの中、及び第2の層間絶縁膜11上に、Al合金膜をスパッタリング法により形成する。次いで、このAl合金膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Al合金膜上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、Al合金膜をエッチングする。このとき、エッチング後のAl合金膜の側面に順テーパが形成されるように、エッチング条件を設定する。これにより、第2の層間絶縁膜11上には、Al合金パッド13a及び第2のガードリング13bが形成される。Al合金パッド13a及び第2のガードリング13bそれぞれの側面には順テーパが形成される。その後、レジストパターンを除去する。
次いで、第2の層間絶縁膜11上、Al合金パッド13a上、及び第2のガードリング13b上を含む全面上に、パッシベーション膜14をCVD法により形成する。次いで、パッシベーション膜14上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜14上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、パッシベーション膜14をエッチングする。これにより、パッシベーション膜14には開口部14aが形成され、また、パッシベーション膜14は、ダイシングライン1c上から除去される。
このエッチングにおいて、エッチング条件を、エッチング後のパッシベーション膜14の側面に順テーパが形成されるように設定する。これにより、パッシベーション膜14のダイシングライン1c側に位置する側面には順テーパが形成される。第2のガードリング13bの側面にも順テーパが形成されているため、パッシベーション膜14の側面に順テーパが形成されても、第2のガードリング13bは露出しない。
その後、ポリイミド樹脂層15、開口部15a、再配線17、再配置パッド16、ソルダーレジスト層(図示せず)、及びハンダボール(図示せず)を形成する。これらの形成方法及び形状は、第1の実施形態と同一である。
第3の実施形態によれば、パッシベーション膜14の側面が傾斜しているため、パッシベーション膜14の側面において、再配線17の下地膜であるTiW層及びCuシード層が形成されない領域の発生が、さらに抑制される。従って、再配線17がパッシベーション膜14の側面で細線化すること、及び断線することそれぞれが、さらに抑制される。
なお、本実施形態において、第1の層間絶縁膜8のエッチング条件及び第2の層間絶縁膜11のエッチング条件それぞれを調整することにより、第1の層間絶縁膜8及び第2の層間絶縁膜11それぞれの側面に、順テーパを形成してもよい。この場合、第1のガードリング10bを形成するときのエッチング条件を調整し、第1のガードリング10bの側面にも順テーパを形成するのが望ましい。
図5は、第4の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図5(A)に示すように、シリコン基板1に素子分離膜2を形成し、さらに、ゲート酸化膜3、ゲート電極4、サイドウォール5、低濃度不純物領域6a,6b、不純物領域7a,7b、第1の層間絶縁膜8、接続孔8a、接続溝8b、Al合金配線10a、第1のガードリング10b、第2の層間絶縁膜11、接続孔11a、及び接続溝11bを形成する。これらの形成方法及び形状は、第1の実施形態と同一である。
次いで、接続孔11a,11bそれぞれの中、及び第2の層間絶縁膜11上に、Al合金膜をスパッタリング法により形成する。次いで、このAl合金膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Al合金膜上にはレジストパターンが形成される。
次いで、このレジストパターンをマスクとして、Al合金膜をエッチングする。これにより、第2の層間絶縁膜11上には、Al合金パッド13a及び第2のガードリング13bが形成される。第2のガードリング13bは、第1のガードリング10bと略同じ幅である。また、第2のガードリング13bの水平面内における位置は、第1のガードリング10bの水平面内における位置と略同一である。その後、レジストパターンを除去する。
その後、パッシベーション膜14、開口部14a、ポリイミド樹脂層15、開口部15a、再配線17、再配置パッド16、ソルダーレジスト層(図示せず)、及びハンダボール(図示せず)を形成する。これらの形成方法及び形状は、第1の実施形態と同一である。
本実施形態によっても、第1の層間絶縁膜8、第2の層間絶縁膜11、及びパッシベーション膜14からなる絶縁膜の側面は、従来と比べて傾斜が緩やかになる。従って、再配線17が絶縁膜の側面で細線化することや、断線することが、従来と比べて抑制される。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
1,101…シリコン基板、1a,100a…第1のチップ領域、1b,100b…第2のチップ領域、1c,100c…ダイシングライン、2,102…素子分離膜、3…ゲート酸化膜、4…ゲート電極、5…サイドウォール、6a,6b…低濃度不純物領域、7a,7b,7c…不純物領域、8,108…第1の層間絶縁膜、8a,11a…接続孔、8b,11b…接続溝、10a,110a…Al合金配線、10b,110b…第1のガードリング、11,111…第2の層間絶縁膜、13a,113a…Al合金パッド、13b,113b…第2のガードリング、14,114…パッシベーション膜、15,115…ポリイミド樹脂層、15a…開口部、16,116…再配置パッド、17,117…再配線、112a,112b…導体
Claims (12)
- 第1領域に形成され、前記第1領域と第2領域を分離するダイシングラインに隣接する第1のガードリングと、
前記第1のガードリング上及びその側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、該第1のガードリングより前記ダイシングラインに面する側面が、前記第1領域の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面、並びに前記第1の絶縁膜上に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記ダイシングラインに面する側面は、前記第1の絶縁膜の前記ダイシングラインに面する側面より前記第1領域の内側に位置している半導体装置。 - 前記第2のガードリングは、側面に順テーパが形成されており、
前記第2の絶縁膜は、前記ダイシングラインに面する側面に順テーパが形成されている請求項1に記載の半導体装置。 - 前記第2のガードリングは、前記第1のガードリングより幅が狭い請求項1又は2に記載の半導体装置。
- 前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記第3の絶縁膜上から前記ダイシングラインまで引き回された配線と、
を更に具備する請求項1〜3のいずれか一項に記載の半導体装置。 - 前記第3の絶縁膜は、前記第2領域にも形成されており、
前記第3の絶縁膜に形成され、前記第1領域に位置する開口部と、
前記第2の絶縁膜上に形成され、前記開口部から露出している第1のパッドと、
前記第3の絶縁膜上に形成され、前記第2領域に位置する第2のパッドと、
を更に具備し、
前記配線は、前記第1領域上から前記ダイシングラインを経由して、前記第2領域に位置する前記第3の絶縁膜上まで引き回されることにより、前記第1のパッド及び前記第2のパッドを互いに接続している請求項1〜4のいずれか一項に記載の半導体装置。 - 前記配線は再配線であり、前記第2のパッドは、前記再配線に接続する再配置パッドである請求項5に記載の半導体装置。
- 半導体基板の周辺部の上方に形成された第1のガードリングと、
前記第1のガードリング上及び側面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、側面が、前記第1のガードリングの側面より前記半導体基板の内側に位置する第2のガードリングと、
前記第2のガードリング上及び側面に形成された第2の絶縁膜と、
を具備し、前記第2の絶縁膜の側面は、前記第1の絶縁膜側面より前記半導体基板の内側に位置している半導体装置。 - 第1領域に形成され、前記第1領域と第2領域を分離するダイシングラインに面する側面を有する第1の絶縁膜と、
前記第1の絶縁膜上に形成され、前記ダイシングラインに面する側面を有する第2の絶縁膜と、
を具備し、前記第2の絶縁膜の前記側面は、前記第1の絶縁膜の前記側面より、前記第1領域の内側に位置している半導体装置。 - 半導体基板の上方に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成され、側面が、前記第1の絶縁膜の側面より、前記半導体基盤の内側に位置する第2の絶縁膜と、
を具備する半導体装置。 - 第1領域に位置し、かつ前記第1領域と第2領域を分離するダイシングラインに隣接する下地膜上に、第1のガードリングを形成する工程と、
前記第1のガードリング上、前記ダイシングライン上、及び前記下地膜上に、第1の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第1の絶縁膜を除去する工程と、
前記第1の絶縁膜上に、前記第1のガードリングの上方に位置する第2のガードリングを形成する工程と、
前記第1の絶縁膜上、前記第2のガードリング上、及び前記ダイシングライン上に、第2の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程と、
を具備し、
前記第2のガードリングを形成する工程において、前記第2のガードリングの前記ダイシングラインに面する側面を、前記第1のガードリングの前記ダイシングラインに面する側面より、前記第1領域の内側に位置させ、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程において、前記第2の絶縁膜の前記ダイシングライン側に位置する側面を、前記第1の絶縁膜の前記ダイシングライン側に位置する側面より、前記第1領域の内側に位置させる半導体装置の製造方法。 - 前記ダイシングライン上から前記第2の絶縁膜を除去する工程の後に、
前記第2の絶縁膜上及び前記ダイシングライン上に、第3の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第3の絶縁膜を除去する工程と、
前記第3の絶縁膜上から前記ダイシングライン上に引き回された配線を形成する工程と、
を具備する請求項10に記載の半導体装置の製造方法。 - 前記第2のガードリングを形成する工程において、前記第1の絶縁膜上に位置する第1のパッドを形成し、
前記第2の絶縁膜を形成する工程において、前記第2の絶縁膜を、前記第1のパッド上にも形成し、
前記ダイシングライン上から前記第2の絶縁膜を除去する工程において、前記第2の絶縁膜を、前記第1のパッド上から除去し、
前記第3の絶縁膜を形成する工程において、該第3の絶縁膜を、前記第1のパッド上、及び前記第2領域それぞれにも形成し、
前記第3の絶縁膜を除去する工程において、該第3の絶縁膜を前記第1のパッド上から除去し、
前記配線を形成する工程において、該配線を、前記第1領域上の前記第3の絶縁膜上から前記ダイシングライン上を経由し、前記第2領域に位置する前記第3の絶縁膜上まで引き回すとともに、該第3の絶縁膜上に、前記配線に接続する第2のパッドを形成する請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038924A JP2006228865A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038924A JP2006228865A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006228865A true JP2006228865A (ja) | 2006-08-31 |
Family
ID=36989983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005038924A Withdrawn JP2006228865A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006228865A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
US20100102317A1 (en) * | 2008-10-24 | 2010-04-29 | Dong-Hyun Han | Semiconductor wafer, semiconductor device, semiconductor module and electronic apparatus including guard ring patterns and process monitoring pattern |
US8252630B2 (en) | 2007-08-30 | 2012-08-28 | Samsung Electronics Co., Ltd. | Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package |
CN110911372A (zh) * | 2018-09-17 | 2020-03-24 | 三星电子株式会社 | 半导体装置 |
-
2005
- 2005-02-16 JP JP2005038924A patent/JP2006228865A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
US8252630B2 (en) | 2007-08-30 | 2012-08-28 | Samsung Electronics Co., Ltd. | Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package |
US8530275B2 (en) | 2007-08-30 | 2013-09-10 | Samsung Electronics Co., Ltd. | Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package |
US20100102317A1 (en) * | 2008-10-24 | 2010-04-29 | Dong-Hyun Han | Semiconductor wafer, semiconductor device, semiconductor module and electronic apparatus including guard ring patterns and process monitoring pattern |
US8274080B2 (en) * | 2008-10-24 | 2012-09-25 | Samsung Electronics Co., Ltd. | Semiconductor wafer including guard ring patterns and process monitoring patterns |
CN110911372A (zh) * | 2018-09-17 | 2020-03-24 | 三星电子株式会社 | 半导体装置 |
JP2020047917A (ja) * | 2018-09-17 | 2020-03-26 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置 |
US11626377B2 (en) | 2018-09-17 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
JP7300939B2 (ja) | 2018-09-17 | 2023-06-30 | 三星電子株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710595B2 (en) | Semiconductor device | |
US8841753B2 (en) | Semiconductor device having seal wiring | |
JP5021992B2 (ja) | 半導体装置およびその製造方法 | |
JP3183851B2 (ja) | 半導体基板及びその製造方法 | |
US20080164574A1 (en) | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate | |
US20130280889A1 (en) | Semiconductor device and method capable of scribing chips with high yield | |
US20100283130A1 (en) | Semiconductor device and manufacturing method thereof | |
TW201513284A (zh) | 半導體元件及其製造方法 | |
US20100330799A1 (en) | Semiconductor device and process for producing the same | |
JP3757143B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20190312000A1 (en) | Reliable passivation for integrated circuits | |
KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
US20150061156A1 (en) | Pad solutions for reliable bonds | |
JP2006228865A (ja) | 半導体装置及びその製造方法 | |
US9240374B2 (en) | Semiconductor device and method of forming thereof | |
JP2009004484A (ja) | 半導体装置の製造方法 | |
KR100620430B1 (ko) | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 | |
US10199342B2 (en) | Reliable pad interconnects | |
KR100332935B1 (ko) | 플립 칩 접속 구조를 갖는 반도체 장치 및 그 제조 방법 | |
US6518669B2 (en) | Semiconductor device including a pad and a method of manufacturing the same | |
KR102319994B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN113725167B (zh) | 集成电路元件及其制作方法 | |
CN112017968B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090616 |