JP2005311007A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005311007A JP2005311007A JP2004124938A JP2004124938A JP2005311007A JP 2005311007 A JP2005311007 A JP 2005311007A JP 2004124938 A JP2004124938 A JP 2004124938A JP 2004124938 A JP2004124938 A JP 2004124938A JP 2005311007 A JP2005311007 A JP 2005311007A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- connection pad
- columnar electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 24
- 239000010703 silicon Substances 0.000 abstract description 24
- 239000011159 matrix material Substances 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 102
- 239000010953 base metal Substances 0.000 description 35
- 230000001681 protective effect Effects 0.000 description 24
- 238000007747 plating Methods 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920002577 polybenzoxazole Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 柱状電極を有するＣＳＰと呼ばれる半導体装置において、柱状電極の数をより多くする。
【解決手段】 マトリクス状に配置された柱状電極１３は、第２の配線１２および第１の配線８を介して、シリコン基板１上の周辺部に配置された接続パッド２に接続されている。この場合、第２の配線１２は、柱状電極１３の直径よりもやや大きめの円形状の接続パッド部のみからなり、第１の配線８の接続パッド部は、円形状の接続パッド部のみからなる第２の配線１２よりもある程度小さくなっている。これにより、第１の配線８の数をより多くすることができ、ひいては、柱状電極１３の数をより多くすることができる。
【選択図】 図１
【解決手段】 マトリクス状に配置された柱状電極１３は、第２の配線１２および第１の配線８を介して、シリコン基板１上の周辺部に配置された接続パッド２に接続されている。この場合、第２の配線１２は、柱状電極１３の直径よりもやや大きめの円形状の接続パッド部のみからなり、第１の配線８の接続パッド部は、円形状の接続パッド部のみからなる第２の配線１２よりもある程度小さくなっている。これにより、第１の配線８の数をより多くすることができ、ひいては、柱状電極１３の数をより多くすることができる。
【選択図】 図１
Description
この発明は半導体装置に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、上面側辺部に複数の接続パッドを有する半導体基板上に絶縁膜を介して配線を接続パッドに接続させて設け、配線の接続パッド部上に柱状電極を設けたものがある（例えば、特許文献１参照）。この場合、複数の柱状電極は半導体基板上にマトリクス状に配置されている。
ところで、上記のような半導体装置では、半導体基板上の最周辺部に配置された柱状電極以外の柱状電極に接続された配線が半導体基板上の最周辺部に配置された柱状電極間を通って半導体基板上の側辺部に配置された接続パッドに接続されるため、半導体基板上の最周辺部に配置された柱状電極間を通すことができる配線の数に限界があり、ひいては、半導体基板上に配置することができる柱状電極の数に限界があるという問題があった。
そこで、この発明は、半導体基板上により多い数の柱状電極等からなる外部接続用電極を配置することができる半導体装置を提供することを目的とする。
この発明は、上記目的を達成するため、半導体基板の側辺部に配列された複数の接続パッドを、前記側辺部から前記半導体基板の中央側に向かって複数行に配列された、それぞれ、対応する外部接続用電極に配線により接続する半導体装置において、前記配線を層間絶縁膜を介して複数層設け、隣接する前記接続パッドを、それぞれ、異なる行の前記外部接続用電極に接続したことを特徴とするものである。
この発明によれば、接続パッドと外部接続用電極とを接続する配線を層間絶縁膜を介して複数層設けることにより、半導体基板上により多い数の外部接続用電極を配置することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはＰＢＯ（ポリベンズオキサゾール）、ポリイミド系樹脂、エポキシ系樹脂等からなる保護膜（絶縁膜）５が設けられている。この場合、絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には銅等からなる第１の下地金属層７が設けられている。第１の下地金属層７の上面全体には銅からなる第１の配線（下層配線）８が設けられている。第１の下地金属層７を含む第１の配線８の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。第１の配線８を含む保護膜５の上面にはＰＢＯ、ノボラック系樹脂、エポキシ系樹脂、アクリル系樹脂、ポリイミド系樹脂等からなる層間絶縁膜９が設けられている。この場合、第１の配線８の接続パッド部に対応する部分における層間絶縁膜９には開口部１０が設けられている。
層間絶縁膜９の上面には銅等からなる第２の下地金属層１１が設けられている。第２の下地金属層１１の上面全体には銅からなる第２の配線（上層配線）１２が設けられている。第２の下地金属層１１を含む第２の配線１２の一端部は、層間絶縁膜９の開口部１０を介して第１の配線８の接続パッド部に接続されている。第２の配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。第２の配線１２を含む層間絶縁膜９の上面にはエポキシ系樹脂、ポリイミド系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。柱状電極１３の上面には半田ボール１５が設けられている。
複数の半田ボール１５は、図２に示すように、シリコン基板１上の全面にマトリクス状に配置されている。この場合、図示の都合上、図１と図２とでは半田ボール１５の数は一致していない。そして、複数の半田ボール１５がシリコン基板１上の全面にマトリクス状に配置されていることにより、複数の柱状電極１３もシリコン基板１上の全面にマトリクス状に配置されている。
なお、図３に示すように、複数の半田ボール１５（つまり、柱状電極１３）は、シリコン基板１上の周辺部のみに例えば５行でマトリクス状に配置されていてもよい。また、図４に示すように、複数の半田ボール１５（つまり、柱状電極１３）は、シリコン基板１上の周辺部のみに例えば５行でマトリクス状に配置され、且つ、その内側に６行目として例えば合計４つ配置されていてもよい。換言すれば、複数の柱状電極１３をシリコン基板１上にマトリクス状に配置するとは、シリコン基板１上の全面にマトリクス状に配置するほかに、例えば、図３あるいは図４に示すように配置することも含むものである。そして、柱状電極１３の数は１層の配線のみでは柱状電極１３をシリコン基板１上にマトリクス状に配置することが不可能な数である。
次に、第１、第２の配線８、１２の平面的な配置関係等について、図１および図５を参照して説明する。この場合、図示の都合上、図１と図５とでは各部の位置およぴ寸法は一致していない。第２の配線１２は、柱状電極１３の直径よりもやや大きめの円形状の接続パッド部のみからなり、層間絶縁膜９上にマトリクス状に配置されている。したがって、円形状の接続パッド部のみからな第２の配線１２下における層間絶縁膜９に設けられた開口部１０も層間絶縁膜９にマトリクス状に設けられている。また、層間絶縁膜９の開口部１０下に設けられた第１の配線８の接続パッド部（層間絶縁膜９の開口部１０に対応する部分よりもやや大きめの部分）８ａも保護膜５上にマトリクス状に配置されている。そして、隣接する接続パッド２は、それぞれ、第１の配線８および第２の配線１２を介して、異なる行に配置された柱状電極１３に接続されている。
ところで、層間絶縁膜９の開口部１０は、第２の下地金属層１１を含む第２の配線１２を第１の配線８の接続パッド部８ａに確実に電気的に接続させることができる程度の大きさの円形状であればよく、円形状の接続パッド部のみからなる第２の配線１２よりもある程度小さくなっている。そして、第１の配線８の接続パッド部８ａは、層間絶縁膜９の開口部１０よりもやや大きい円形状であり、円形状の接続パッド部のみからなる第２の配線１２よりもある程度小さくなっている。
したがって、第１の配線８の接続パッド部８ａ間の間隔は、円形状の接続パッド部のみからなる第２の配線１２間の間隔よりもある程度大きくなっている。この結果、第１の配線８の接続パッド部８ａを保護膜５上の全面にマトリクス状に配置しても、保護膜５上の最周辺部に配置された第１の配線８の接続パッド部８ａ間を通すことができる第１の配線８の数をある程度多くすることができ（この場合、第１の配線８の引き回し部分が他の第２の配線１２と重なっても、その間に層間絶縁膜９が介在されているため、ショートが発生することはない）、ひいては、シリコン基板１上により多い数の柱状電極１３を配置することができる。また、第１の配線８のうちの電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
（第２実施形態）
図６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１上の中央部に配置された柱状電極１３Ａに接続された第２の配線１２Ａを円形状の接続パッド部のみとし、シリコン基板１上の周辺部に配置された柱状電極１３Ｂに接続された第２の配線１２Ｂを円形状の接続パッド部を有する通常の配線とした点である。
図６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１上の中央部に配置された柱状電極１３Ａに接続された第２の配線１２Ａを円形状の接続パッド部のみとし、シリコン基板１上の周辺部に配置された柱状電極１３Ｂに接続された第２の配線１２Ｂを円形状の接続パッド部を有する通常の配線とした点である。
この場合、第２の下地金属層１１Ａを含む第２の配線１２Ａは、層間絶縁膜９の開口部１０Ａを介して、保護膜５上に設けられた、円形状の接続パッド部を有する通常の配線からなる第１の配線８Ａの接続パッド部に接続されている。下地金属層７Ａを含む第１の配線８Ａの一端部は、絶縁膜３および保護膜５の開口部４Ａ、６Ａを介して接続パッド２Ａに接続されている。
第２の下地金属層１１Ｂを含む第２の配線１２Ｂの一端部は、層間絶縁膜９の開口部１０Ｂを介して、保護膜５上に設けられた、円形状の接続パッド部のみからなる第１の配線８Ｂに接続されている。下地金属層７Ｂを含む第１の配線８Ｂは、絶縁膜３および保護膜５の開口部４Ｂ、６Ｂを介して接続パッド２Ｂに接続されている。
したがって、保護膜５上においては、第１の配線８Ｂは接続パッド部のみからなり、第１の配線８Ａのみが引き回されている。層間絶縁膜９上においては、第２の配線１２Ａは接続パッド部のみからなり、第２の配線１２Ｂのみが引き回されている。この結果、第１の配線８Ａおよび第２の配線１２Ｂの引き回しの自由度が増大し、ひいては、シリコン基板１上により多い数の柱状電極１３Ａ、１３Ｂを配置することができ、また、第１の配線８Ａおよび第２の配線１２Ｂのうちの電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
（第３実施形態）
図７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１上の中央部に配置された柱状電極１３Ａに接続された第２の配線１２Ａを円形状の接続パッド部を有する通常の配線とし、シリコン基板１上の周辺部に配置された柱状電極１３Ｂに接続された第２の配線１２Ｂを円形状の接続パッド部のみとした点である。
図７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、シリコン基板１上の中央部に配置された柱状電極１３Ａに接続された第２の配線１２Ａを円形状の接続パッド部を有する通常の配線とし、シリコン基板１上の周辺部に配置された柱状電極１３Ｂに接続された第２の配線１２Ｂを円形状の接続パッド部のみとした点である。
この場合、第２の下地金属層１１Ａを含む第２の配線１２Ａの一端部は、層間絶縁膜９の開口部１０Ａを介して、保護膜５上に設けられた、円形状の接続パッド部のみからなる第１の配線８Ａに接続されている。下地金属層７Ａを含む第１の配線８Ａは、絶縁膜３および保護膜５の開口部４Ａ、６Ａを介して接続パッド２Ａに接続されている。
第２の下地金属層１１Ｂを含む第２の配線１２Ｂは、層間絶縁膜９の開口部１０Ｂを介して、保護膜５上に設けられた、円形状の接続パッド部を有する通常の配線からなる第１の配線８Ｂの接続パッド部に接続されている。下地金属層７Ｂを含む第１の配線８Ｂの一端部は、絶縁膜３および保護膜５の開口部４Ｂ、６Ｂを介して接続パッド２Ｂに接続されている。
したがって、保護膜５上においては、第１の配線８Ａは接続パッド部のみからなり、第１の配線８Ｂのみが引き回されている。層間絶縁膜９上においては、第２の配線１２Ｂは接続パッド部のみからなり、第２の配線１２Ａのみが引き回されている。この結果、第１の配線８Ｂおよび第２の配線１２Ａの引き回しの自由度が増大し、ひいては、シリコン基板１上により多い数の柱状電極１３Ａ、１３Ｂを配置することができ、また、第１の配線８Ｂおよび第２の配線１２Ａのうちの電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
（第４実施形態）
図８はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第１の配線８の接続パッド部上面に、柱状電極１３よりも小径の中継柱状電極２１を設け、中継柱状電極２１の上面を除く層間絶縁膜９の上面にエポキシ系樹脂、ポリイミド系樹脂等からなる平坦化膜２２を設け、第２の下地金属層１１を含む第２の配線１２を平坦化膜２２に設けられた開口部２３を介して中継柱状電極２１の上面に接続した点である。この場合も、上記第１実施形態の場合と同様に、シリコン基板１上により多い数の柱状電極１３を配置することができ、また、電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
図８はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第１の配線８の接続パッド部上面に、柱状電極１３よりも小径の中継柱状電極２１を設け、中継柱状電極２１の上面を除く層間絶縁膜９の上面にエポキシ系樹脂、ポリイミド系樹脂等からなる平坦化膜２２を設け、第２の下地金属層１１を含む第２の配線１２を平坦化膜２２に設けられた開口部２３を介して中継柱状電極２１の上面に接続した点である。この場合も、上記第１実施形態の場合と同様に、シリコン基板１上により多い数の柱状電極１３を配置することができ、また、電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
（第５実施形態）
図９はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、柱状電極１３および封止膜１４を有せず、第２の配線１２を含む層間絶縁膜９の上面にソルダーレジスト等からなるオーバーコート膜３１を設け、第２の配線１２に対応する部分におけるオーバーコート膜３１に設けられた開口部３２内およびその上方に半田ボール１５を第２の配線（の接続パッド部、外部接続用電極）１２に接続させて設けた点である。この場合も、上記第１実施形態の場合と同様に、シリコン基板１上により多い数の柱状電極１３を配置することができ、また、電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
図９はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、柱状電極１３および封止膜１４を有せず、第２の配線１２を含む層間絶縁膜９の上面にソルダーレジスト等からなるオーバーコート膜３１を設け、第２の配線１２に対応する部分におけるオーバーコート膜３１に設けられた開口部３２内およびその上方に半田ボール１５を第２の配線（の接続パッド部、外部接続用電極）１２に接続させて設けた点である。この場合も、上記第１実施形態の場合と同様に、シリコン基板１上により多い数の柱状電極１３を配置することができ、また、電源用配線およびグランド用配線の線幅をある程度大きくすることができる。
（第６実施形態）
図１０はこの発明の第６実施形態としての半導体装置の図５同様の平面図を示す。この半導体装置において、図５に示す半導体装置と異なる点は、少なくとも一部の第２の配線１２を接続パッド部１２ａを有する通常の配線とし、この第２の配線１２の一端部を第１の配線８の接続パッド部８ａに接続した点である。すなわち、上記各実施形態において、第１、第２の配線のうち、接続パッド部のみによって形成したと説明したものは、接続パッド部を有する通常の配線によって形成してもよい。
図１０はこの発明の第６実施形態としての半導体装置の図５同様の平面図を示す。この半導体装置において、図５に示す半導体装置と異なる点は、少なくとも一部の第２の配線１２を接続パッド部１２ａを有する通常の配線とし、この第２の配線１２の一端部を第１の配線８の接続パッド部８ａに接続した点である。すなわち、上記各実施形態において、第１、第２の配線のうち、接続パッド部のみによって形成したと説明したものは、接続パッド部を有する通常の配線によって形成してもよい。
次に、代表として、図８に示す半導体装置の製造方法の一例について説明する。まず、図１１に示すように、ウエハ状態のシリコン基板（半導体基板）１上にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびＰＢＯ等からなる保護膜５が設けられ、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板１には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド２は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図１２に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に第１の下地金属層７を形成する。この場合、第１の下地金属層７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、第１の下地金属層７の上面にメッキレジスト膜４１をパターン形成する。この場合、第１の配線８形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、第１の下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の第１の下地金属層７の上面に第１の配線８を形成する。次に、メッキレジスト膜４１を剥離する。
次に、図１３に示すように、第１の配線８を含む第１の下地金属層７の上面にメッキレジスト膜４３をパターン形成する。この場合、中継柱状電極２１形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、第１の下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の第１の配線８の接続パッド部上面に中継柱状電極２１を形成する。次に、メッキレジスト膜４３を剥離し、次いで、第１の配線８をマスクとして第１の下地金属層７の不要な部分をエッチングして除去すると、図１４に示すように、第１の配線８下にのみ第１の下地金属層７が残存される。
次に、図１５に示すように、スクリーン印刷法、スピンコーティング法等により、中継柱状電極２１および第１の配線８を含む保護膜５の上面全体にＰＢＯ等からなる層間絶縁膜９をその厚さが中継柱状電極２１の高さよりも厚くなるように形成する。したがって、この状態では、中継柱状電極２１の上面は層間絶縁膜９によって覆われている。
次に、層間絶縁膜９および中継柱状電極２１の上面側を適宜に研磨し、図１６に示すように、中継柱状電極２１の上面を露出させ、且つ、この露出された中継柱状電極２１の上面を含む層間絶縁膜９の上面を平坦化する。ここで、中継柱状電極２１の上面側を適宜に研磨するのは、電解メッキにより形成される中継柱状電極２１の高さにばらつきがあるため、このばらつきを解消して、中継柱状電極２１の高さを均一にするためである。
次に、図１７に示すように、上記研磨による表面の研磨痕をつぶして平滑性を得るために、スクリーン印刷法、スピンコーティング法等により、中継柱状電極２１の上面を含む層間絶縁膜９の上面にエポキシ系樹脂等からなる平坦化膜２２を薄く例えば膜厚３μｍ以下に形成する。次に、フォトリソグラフィ法により、中継柱状電極２１の上面に対応する部分における平坦化膜２２に開口部２３を形成する。なお、平坦化膜２２は省略してもよい。
次に、図１８に示すように、平坦化膜２２の開口部２３を介して露出された中継柱状電極２１の上面を含む平坦化膜２２の上面全体に、銅の無電解メッキ等により、第２の下地金属層１１を形成する。次に、第２の下地金属層１１の上面にメッキレジスト膜４５をパターン形成する。この場合、第２の配線１２形成領域に対応する部分におけるメッキレジスト膜４５には開口部４６が形成されている。次に、第２の下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４５の開口部４６内の第２の下地金属層１１の上面に第２の配線１２を形成する。次に、メッキレジスト膜４５を剥離する。
次に、図１９に示すように、第２の配線１２を含む第２の下地金属層１１の上面にメッキレジスト膜４７をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜４７には開口部４８が形成されている。次に、第２の下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４７の開口部４８内の第２の配線１２の上面に柱状電極１３を形成する。次に、メッキレジスト膜４７を剥離し、次いで、第２の配線１２をマスクとして第２の下地金属層１１の不要な部分をエッチングして除去すると、図２０に示すように、第２の配線１２下にのみ第２の下地金属層１１が残存される。
次に、図２１に示すように、スクリーン印刷法、スピンコーティング法等により、柱状電極１３および第２の配線１２を含む平坦化膜２２の上面全体にエポキシ系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に研磨し、図２２に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。この場合も、柱状電極１３の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１３の高さにばらつきがあるため、このばらつきを解消して、柱状電極１３の高さを均一にするためである。次に、図２３に示すように、柱状電極１３の上面に半田ボール１５を形成する。次に、ダイシング工程を経ると、図８に示す半導体装置が複数個得られる。
（その他の実施形態）
図６および図７において、第１の配線８Ａ、８Ｂの接続パッド部の大きさは第２の配線１２Ａ、１２Ｂの接続パッド部の大きさと同じとしてもよい。また、配線の層数は、２層に限らず、３層以上としてもよい。配線の層数を３層以上とする場合には、図８に示すような中継柱状電極は、３層以上の配線間の少なくとも１つに設けるようにしてもよい。
図６および図７において、第１の配線８Ａ、８Ｂの接続パッド部の大きさは第２の配線１２Ａ、１２Ｂの接続パッド部の大きさと同じとしてもよい。また、配線の層数は、２層に限らず、３層以上としてもよい。配線の層数を３層以上とする場合には、図８に示すような中継柱状電極は、３層以上の配線間の少なくとも１つに設けるようにしてもよい。
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 第１の下地金属層
８ 第１の配線
９ 層間絶縁膜
１１ 第２の下地金属層
１２ 第２の配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 第１の下地金属層
８ 第１の配線
９ 層間絶縁膜
１１ 第２の下地金属層
１２ 第２の配線
１３ 柱状電極
１４ 封止膜
１５ 半田ボール
Claims (8)
- 半導体基板の側辺部に配列された複数の接続パッドを、前記側辺部から前記半導体基板の中央側に向かって複数行に配列された、それぞれ、対応する外部接続用電極に配線により接続する半導体装置において、前記配線を層間絶縁膜を介して複数層設け、隣接する前記接続パッドを、それぞれ、異なる行の前記外部接続用電極に接続したことを特徴とする半導体装置。
- 請求項１に記載の発明において、前記外部接続用電極は、前記最上層の配線の接続パッド部上に設けられた柱状電極であることを特徴とする半導体装置。
- 請求項２に記載の発明において、前記柱状電極以外を覆う封止膜を有することを特徴とする半導体装置。
- 請求項３に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記外部接続用電極は、前記最上層の配線の接続パッド部であることを特徴とする半導体装置。
- 請求項５に記載の発明において、前記最上層の配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
- 請求項６に記載の発明において、前記最上層の配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記複数層の配線間の少なくとも１つに中継柱状電極が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004124938A JP4747508B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004124938A JP4747508B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005311007A true JP2005311007A (ja) | 2005-11-04 |
| JP4747508B2 JP4747508B2 (ja) | 2011-08-17 |
Family
ID=35439430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004124938A Expired - Lifetime JP4747508B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4747508B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184438A (ja) * | 2006-01-10 | 2007-07-19 | Casio Comput Co Ltd | 半導体装置 |
| JP2010062170A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010087113A (ja) * | 2008-09-30 | 2010-04-15 | Casio Computer Co Ltd | 半導体装置 |
| CN101996971A (zh) * | 2009-08-06 | 2011-03-30 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| JP2011192773A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129772A (ja) * | 1994-10-03 | 1997-05-16 | Toshiba Corp | 半導体チップと一体化した半導体パッケ−ジ及びその製造方法 |
| JP2000077570A (ja) * | 1998-08-28 | 2000-03-14 | Samsung Electronics Co Ltd | 半導体パッケ―ジ及びその製造方法 |
| JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
2004
- 2004-04-21 JP JP2004124938A patent/JP4747508B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129772A (ja) * | 1994-10-03 | 1997-05-16 | Toshiba Corp | 半導体チップと一体化した半導体パッケ−ジ及びその製造方法 |
| JP2000077570A (ja) * | 1998-08-28 | 2000-03-14 | Samsung Electronics Co Ltd | 半導体パッケ―ジ及びその製造方法 |
| JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184438A (ja) * | 2006-01-10 | 2007-07-19 | Casio Comput Co Ltd | 半導体装置 |
| US8293574B2 (en) | 2006-01-10 | 2012-10-23 | Teramikros, Inc. | Semiconductor device having a plurality of semiconductor constructs |
| JP2010062170A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| KR101074894B1 (ko) | 2008-09-01 | 2011-10-19 | 가시오게산키 가부시키가이샤 | 배선의 접속 패드부보다 큰 평면 사이즈를 갖는 주상전극을 구비한 반도체 장치 및 그 제조방법 |
| JP2010087113A (ja) * | 2008-09-30 | 2010-04-15 | Casio Computer Co Ltd | 半導体装置 |
| CN101996971A (zh) * | 2009-08-06 | 2011-03-30 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| JP2011192773A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4747508B2 (ja) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4851794B2 (ja) | 半導体装置 | |
| US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US10930625B2 (en) | Semiconductor package and method of fabricating the same | |
| US8097941B2 (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP5994167B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
| JP2016092339A (ja) | 半導体装置およびその製造方法 | |
| JP2015072942A (ja) | 半導体装置 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP4747508B2 (ja) | 半導体装置 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| JP2010016224A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008210933A (ja) | 半導体装置 | |
| JP2008244383A (ja) | 半導体装置およびその製造方法 | |
| JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| US20100052165A1 (en) | Semiconductor device including columnar electrodes having planar size greater than that of connection pad portion of wiring line, and manufacturing method thereof | |
| JP2009188107A (ja) | 半導体装置 | |
| JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
| JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
| TWI445145B (zh) | 半導體裝置及其製造方法 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| JP2008210828A (ja) | 半導体装置およびその製造方法 | |
| JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
| JP5906812B2 (ja) | 配線構造、半導体装置及び配線構造の製造方法 | |
| JP2009130312A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070419 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4747508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |