JP2000077570A - 半導体パッケ―ジ及びその製造方法 - Google Patents

半導体パッケ―ジ及びその製造方法

Info

Publication number
JP2000077570A
JP2000077570A JP11188991A JP18899199A JP2000077570A JP 2000077570 A JP2000077570 A JP 2000077570A JP 11188991 A JP11188991 A JP 11188991A JP 18899199 A JP18899199 A JP 18899199A JP 2000077570 A JP2000077570 A JP 2000077570A
Authority
JP
Japan
Prior art keywords
layer
chip
metal wiring
semiconductor package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11188991A
Other languages
English (en)
Other versions
JP3769418B2 (ja
Inventor
Nanshaku Kin
南錫 金
Togen Cho
東鉉 張
Shiin Kyo
思尹 姜
Heung Kyu Kwon
興奎 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000077570A publication Critical patent/JP2000077570A/ja
Application granted granted Critical
Publication of JP3769418B2 publication Critical patent/JP3769418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージの信頼性を向上させることができ
るチップスケールパッケージ及びウェーハレベルでこれ
を製造する方法を提供する。 【解決手段】 チップスケールパッケージ及びウェーハ
レベルでこれを製造する方法は、複数のチップパッド１
２及びパッシベーション層１４を有する半導体集積回路
チップと、前記各々のチップパッド１２に電気的に接続
される複数の突出された突出した外部端子７４と、前記
各々の外部端子７４に前記チップパッド１２を接続する
金属配線層６６と、前記複数の外部端子７４間の空間を
被覆し、前記外部端子７４を支持する補強層７６とを含
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関し、特にチップスケールパッケー
ジ及びウェーハレベルでこれを製造する方法に関する。
【０００２】
【従来の技術】近年、電子産業は、機器を軽量化、小形
化、高速化、多機能化、高性能化し、高い信頼性を有す
る製品を安価に製造することを求められている。このよ
うな製品設計の目標達成を可能とする重要技術の一つ
が、パッケージの組立技術である。チップスケールパッ
ケージ（以下「チップスケールパッケージ」を「ＣＳ
Ｐ」という。）またはチップサイズパッケージは、最
近、開発および提案されている新たなパッケージの類型
であり、典型的なプラスチックパッケージに比べて多く
の長所を有する。チップスケールパッケージの一番大き
な長所は、パッケージのサイズである。ＪＥＤＥＣ（Jo
int Electron Device Engineering Council）、ＥＩＡ
Ｊ（Electronic Industry Association of Japan）のよ
うな国際半導体協会の定義によると、チップスケールパ
ッケージは、半導体チップの１．２倍以内のパッケージ
サイズを有する。
【０００３】しかしながら、ＣＳＰは、サイズの面にお
いて利点を有するが、まだ、既存のプラスチックパッケ
ージに比べ種々の短所がある。その中の一つは、信頼性
の確保が難しいということで、他の一つは、チップスケ
ールパッケージの製造に追加投入される製造設備や所要
資材が多く、製造コストが高く価格競争力が劣るという
ことである。
【０００４】
【発明が解決しようとする課題】そこで、本発明の目的
は、パッケージの信頼性を向上させることができるチッ
プスケールパッケージ及びウェーハレベルでこれを製造
する方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明によると、ＣＳＰ
はウェーハ状態で製造される。ＣＳＰは、半導体チップ
上にチップパッドを再配列するための金属配線層と、一
つまたは二つの絶縁層と、ＣＳＰの端子として働き前記
金属配線層により各々のチップパッドに接続されるソル
ダボールとを含む。本発明による第１実施例において、
金属配線層は、半導体ウェーハの表面又はパッシベーシ
ョン層の上に直接形成され、第２実施例においては、半
導体ウェーハの表面に絶縁層が形成された後、絶縁層上
に金属配線層が形成される。第１実施例及び第２実施例
において、金属配線層上に他の絶縁層を形成し、また、
界面保全性（interface integrity）を向上するため、
チップパッドと金属配線層の間及びソルダボールと金属
配線層の間に、付加的な金属障壁層を形成することがで
きる。
【０００６】加えて、ＣＳＰの信頼性を向上するため、
補強層、エッジ保護層及びチップ保護層が提供される。
絶縁層の上部に形成された補強層は、ＣＳＰが回路基板
に実装されて使用される場合、ソルダボールに加えられ
る衝撃を緩和し、ソルダボールの寿命を延長させる。エ
ッジ保護層は、半導体ウェーハ上のチップ切断線に沿っ
て半導体ウェーハの上面に形成され、チップ保護層は、
半導体ウェーハの裏面に形成される。エッジ保護層及び
チップ保護層は、外部圧力によるＣＳＰの損傷を防ぐ。
半導体ウェーハ上にＣＳＰの構成要素を全部形成した
後、半導体ウェーハが切断され、個別ＣＳＰを形成す
る。
【０００７】本発明によるＣＳＰの製造方法は、広く利
用可能な技術を使用し、よって、新たな技術や設備の開
発は要求されない。さらに、本発明によるウェーハレベ
ルでＣＳＰを製造する方法は、従来のチップレベルＣＳ
Ｐの製造方法に比べて生産性の点から有利である。
【０００８】
【発明の実施の形態】以下、図面を参照しつつ、本発明
の二つの実施例をより詳しく説明する。 （第１実施例）図２乃至図１４は、本発明の第１実施例
によるＣＳＰ及びその製造方法に関する。特に図１４は
ＣＳＰの部分断面図である。
【０００９】図１に示すように、図１４のＣＳＰを製造
するためには、まず、複数の半導体集積回路チップ５０
ならびに半導体チップ５０間のチップ切断線５２を有す
る半導体ウェーハ４０を準備する。図２は、半導体チッ
プのチップパッド１２及びパッシベーション層１４を示
す半導体ウェーハ４０の一部横断面図である。チップパ
ッド１２は、半導体チップの回路素子（図示せず）と接
続する複数のチップパッドの一つであり、外部との電気
的接続のためのアクセスを提供する。図１における半導
体ウェーハ４０の作製は公知の技術であるため、その詳
細な説明は省略する。
【００１０】図３を参照すると、チップパッド１２及び
パッシベーション層１４を含む半導体ウェーハ４０の全
面に金属層１６が形成され、これにより、金属層１６と
チップパッド１２とが電気的に接続される。金属層１６
の厚さは、パッシベーション層１４の下部にチップ回路
パターンを構成する金属層（図示せず）より大きく、約
１〜５μｍであることが望ましい。金属層１６は、銅、
アルミニウム、ニッケル、銅合金、アルミニウム合金及
びニッケル合金等の種々の材質で形成されるが、これら
に限るものではない。
【００１１】半導体ウェーハ４０の表面上に金属層１６
を形成した後、図４乃至図６に示すように、金属層１６
をパターニングして金属配線層１７を形成する。まず、
図４に示すように、金属層１６上に所定のパターンを有
するホトレジスト層１８を形成する。ホトレジスト層１
８は、金属配線層１７となる領域だけを覆う。その後、
図５に示すように金属層１６をエッチングし、図６に示
すようにホトレジスト層１８を除去すると、金属配線層
１７が形成される。金属配線層１７のパターンは、チッ
プパッド１２をどのように再配列すべきかによって任意
に形成することができる。
【００１２】金属配線層１７を形成するための他の方法
としては、導体ペースト（図示せず）をチップパッド１
２及びパッシベーション層１４の上面に直接スクリーン
プリントし、ペーストを硬化することにより金属配線層
１７を形成する方法がある。ペーストの好ましい例とし
ては、金属粒子とバインダー樹脂の混合物が用いられ
る。
【００１３】図７は、金属配線層１７を形成した後、半
導体ウェーハ４０の全面に絶縁層２４を形成した状態を
示す。絶縁層２４は、図１４におけるＣＳＰの一部とな
り、そのため、例えば、低吸湿率、低誘電率及び低熱膨
張係数を有するような望ましい特性を有しなければなら
ない。このような特性を考慮すると、絶縁層２４として
は、ベンゾシクロブテン（ＢＣＢ：Benzo Cyclo Buten
e）が好適である。絶縁層２４としては、ＢＣＢだけで
なく、例えば、ポリイミド、エポキシのような他のポリ
マー、ならびに窒化ケイ素、二酸化ケイ素、窒化ケイ素
と二酸化ケイ素の化合物のような無機材料などが用いら
れる。ポリマー絶縁層は、従来のスピン−コーティング
法により形成し、無機絶縁層は、従来の気相蒸着法によ
り形成することができる。これら両方の方法において、
絶縁層の厚さは２〜５０μｍであることが望ましい。
【００１４】図８を参照すると、絶縁層２４を部分的に
除去してバンプパッド２２のための開口部を形成し、前
記バンプパッド２２は、開口部から露出する金属配線層
１７の一部である。バンプパッド２２は、再配列された
チップパッド１２と言うことができ、バンプパッド２２
の位置は、バンプパッド２２を含んだＣＳＰが実装され
る基板の形態による。
【００１５】開口部を形成した後、図９に示すように、
絶縁層２４及びバンプパッド２２を覆うように金属障壁
層２６が形成される。障壁層２６は、図１４における金
属配線層１７とソルダボール３２間の拡散を防ぐととも
に、金属配線層１７とソルダボール３２間の接着を強化
する。さらに、障壁層２６は、電気メッキによりバンプ
パッド２２上にバンプ３２を形成する際、電気的供給媒
体を提供する。障壁層２６は、通常二つ又は三つの層を
含み、例えば、チタニウム／銅、チタニウム／チタニウ
ム−銅／銅、クロム／クロム−銅／銅、チタニウム−タ
ングステン／銅、アルミニウム／ニッケル／銅、又はア
ルミニウム／ニッケル−バナジウム／銅の構造を含む。
チタニウム／チタニウム−銅／銅またはクロム／クロム
−銅／銅の構造において、中間層であるチタニウム−銅
層またはクロム−銅層を形成するために、二つのターゲ
ットをもって同時にスパッタリングする同時スパッタリ
ング（co-sputtering）法を用いる。図３の金属層１６
を形成する前、チップパッド１２と金属層１６の間に金
属障壁層２６と同様の構造を有する接着層（図示せず）
を形成することができる。障壁層２６及び接着層の厚さ
は１μｍ以下であり、好ましくは、０．８〜１．０μｍ
である。
【００１６】図１０に示すように、絶縁層２４の開口部
及び開口部を取り囲む領域が露出するように、障壁層２
６の上部には他のホトレジスト層２８が形成される。そ
の後、ソルダバンプ３０のための金属、好ましくはソル
ダ合金がメッキされて、図１１に示すように、ホトレジ
スト層２８で被覆されない領域にソルダバンプ３０が形
成される。メッキ法の代わりに、スクリーンプリント
法、ボール配置（ball placement）法またはメタルジェ
ット（metaljet）法により、バンプ３０を形成すること
ができる。ここで、スクリーンプリント法は、マスクを
用いてソルダペーストを印刷する方法であり、ボール配
置法は、直ちにボールの形態を有するソルダを載置する
方法であり、メタルジェット法は、絶縁層の開口部に液
状のソルダをスプレーする方法である。ソルダバンプ３
０を形成する前、数μｍ〜数十μｍの厚さを有する銅層
（図示せず）をバンプパッド２２の障壁層２６に形成す
ることができる。この銅層は、ソルダバンプ３０を溶融
してソルダボール３２を形成するリフロー工程の間、ソ
ルダバンプ３０と障壁層２６間の拡散により発生する信
頼性不良を防止するためのものである。
【００１７】ソルダバンプ３０を形成した後、エッチン
グによりホトレジスト層２８及び障壁層２６が除去さ
れ、図１２に示すように、ソルダバンプ３０下の障壁金
属部２７だけが残る。それから、図１３に示すように、
従来のリフロー法により、ソルダバンプ３０がソルダボ
ール３２の形態を取ることになる。本実施例において、
ソルダボール３２の高さは、３５０μｍ〜５００μｍで
ある。
【００１８】さらに、図１４に示すように、ソルダボー
ル３２を支持し、且つＣＳＰが回路板（図示せず）上に
実装される際にソルダボール３２に加わるストレスを吸
収するため、絶縁層２４の上部に補強層３４を形成する
ことができる。また、補強層３４は、耐久寿命を向上さ
せる効果がある。従来のＣＳＰにおいて、前記のような
ストレスに起因する不良が時々起こる。補強層３４を形
成するため、低粘度を有する液状のポリマーを供給し硬
化させることができる。低粘度の液状ポリマーは、表面
張力によりポリマーをソルダボール３２の側面に引き付
けることが可能であり、ボール３２の凹状支持部を形成
することになる。補強層は、曲げ強さ（flexural stren
gth）が高いほど、ソルダボール３２からより多くのス
トレスを吸収することができるので、硬化した後のポリ
マーは、高い曲げ強さを有することが好ましい。補強層
３４は、ソルダボール３２の最上部を被覆してはならな
い。また、補強層３４は、ソルダボールの高さの１／４
程度ソルダボール３２の最上部より低い地点までソルダ
ボール３２と接触することが好ましい。
【００１９】終わりに、図２乃至図１４で図示された段
階を経た半導体ウェーハ４０は、チップ切断線５２に沿
って切断され、図１５で概略的に示す個別ＣＳＰ９０が
製造される。
【００２０】（第２実施例）実際に使用する間、ＣＳＰ
に加わる外部衝撃及び熱・機械的ストレスからＣＳＰを
保護するため、本発明の第２実施例は、二つの絶縁層及
び付加的な保護層を含む。この第２実施例を図１６乃至
図２４を参照して説明する。図１６を参照すると、チッ
プパッド１２及びパッシベーション層１４を含む半導体
ウェーハ４０の上に、下部絶縁層６０が形成される。半
導体ウェーハ４０の全面に絶縁層を形成した後、チップ
パッド１２上の絶縁層をエッチングし、開口部を形成す
る。従来のエッチング法によりチップパッド１２上の絶
縁層を除去することができる。下部絶縁層６０は、図２
２に示すＣＳＰの一部となり、低吸湿率、低誘電率及び
低熱膨張係数を有するような好ましい特徴を有しなけれ
ばならない。下部絶縁層６０としては、ＢＣＢ、ポリイ
ミド及びエポキシのようなポリマー、並びに窒化ケイ
素、二酸化ケイ素、窒化ケイ素と二酸化ケイ素の化合物
のような無機材料が用いられる。その中でＢＣＢが好ま
しい。下部絶縁層６０を形成する工程は、前述したよう
に、絶縁層２４を形成する工程と同様である。下部絶縁
層６０の厚さは２〜５０μｍであることが望ましい。
【００２１】下部絶縁層６０を形成した後、図１７に示
すように、下部絶縁層６０及びチップパッド１２を覆う
ように、接着層６２が形成される。接着層６２は、図１
９の金属配線層６６とチップパッド１２間の接着を強化
する。接着層６２は、チタニウム／銅、チタニウム／チ
タニウム−銅／銅、クロム／クロム−銅／銅、チタニウ
ム−タングステン／銅又はアルミニウム／ニッケル／銅
のような、通常二つまたは三つの層を含む。接着層６２
の厚さは約０．５μｍである。
【００２２】図１８乃至図２０を参照して、金属配線層
６６の形成を説明する。まず、金属配線層６６が形成さ
れる部分を除き、接着層６２を含む下部絶縁層６０上に
所定のパターンを有するホトレジスト層６４を形成す
る。次に、蒸着法により、ホトレジスト層６４を介して
露出される接着層６２上に金属配線層６６を形成する。
剥離法によりホトレジスト層６４を除去し、エッチング
法により接着層６２を露出させる。金属配線層６６は、
銅、アルミニウム、ニッケル、銅合金、アルミニウム合
金及びニッケル合金を含む種々の材料で形成されるが、
これらに限定されるものではない。金属配線層６６は、
図３乃至図６を参照して説明した前述の方法と類似の方
法で形成することもできる。
【００２３】図２１に示すように、金属配線層６６を形
成した後、金属配線層６６の上部にバンプ７４が形成さ
れるべき部分を残して上部絶縁層６８を形成する。その
後、障壁層７２、ソルダボール７４及び補強層７６を形
成し、図２２に示すＣＳＰを製造する。上部絶縁層６８
の形成から補強層７６の形成に至る製造段階は、図７乃
至図１４を参照して説明した前述の段階と同様である。
また、上部絶縁層６８、障壁層７２、ソルダボール７４
及び補強層７６の特徴も、前述したものと同様である。
【００２４】本実施例は保護層、即ち、エッジ保護層８
０及びチップ保護層８２をさらに含むことができる。図
２３は、チップ切断線５２に沿って半導体ウェーハ４０
上に形成されたエッジ保護層８０及び半導体ウェーハ４
０の裏面に形成されたチップ保護層８２を示す。図２３
の半導体ウェーハ４０を切断すると、図２４のＣＳＰ１
００になる。エッジ保護層８０及びチップ保護層８２が
形成されていない場合、ウェーハの切断及び後続のＣＳ
Ｐ１００の取扱過程で、図２５に示すようなエッジチッ
ピング（edge chipping）という問題をもたらすことが
できる。
【００２５】エッジ保護層８０は、ソルダボール７４を
形成する前、例えば、エポキシ樹脂のようなポリマーを
ドッティングするか、スクリーンプリントし、ポリマー
を硬化することにより形成することができる。エッジ保
護層８０の幅はチップ切断線５２より広いことが好まし
く、これによりエッジ保護層８０の一部は、図２４に示
すように、外周に沿ってＣＳＰ１００上に残る。エッジ
保護層８０の高さはソルダボール７４より低い。好まし
くは、エッジ保護層８０の高さは、ソルダボール７４の
高さの１／１０より低い。
【００２６】チップ保護層８２は、半導体ウェーハを作
製した後、ポリイミド及びエポキシのようなポリマーを
半導体ウェーハの裏面にスピンコーティングすることに
より形成することができる。チップ保護層の厚さは２〜
５０μｍであることが好ましい。
【００２７】
【発明の効果】本発明によるＣＳＰは、従来のＣＳＰと
は異なり、多くの長所を有する。即ち、ソルダボールの
信頼性を向上させ、エッジ保護層及びチップ保護層によ
りＣＳＰを保護することができ、コスト低減を図ること
ができる。補強層は、ＣＳＰが回路基板に実装される
際、ソルダボールに加えられるストレスを吸入し、ソル
ダボールの寿命を延長させ、そのため、ＣＳＰの寿命が
延長される。エッジ保護層及びチップ保護層は、ＣＳＰ
が外部の圧力により損することを防止する。本発明によ
るＣＳＰの製造方法は、既存の設備及び技術を使用し、
そのため、新たな技術や設備を必要としない。さらに、
本発明によるウェーハレベルＣＳＰの製造は、半導体集
積回路チップを切断した後にＣＳＰを製造するチップレ
ベルＣＳＰの製造より生産性面において有利である。
【図面の簡単な説明】
【図１】本発明の第１実施例に用いられる半導体集積回
路チップ及び切断線を含む半導体ウェーハの概略的な平
面図である。
【図２】本発明の第１実施例による図１における半導体
ウェーハの部分断面図である。
【図３】本発明の第１実施例において、半導体ウェーハ
の上面に金属層を形成した後の構造を示す。
【図４】本発明の第１実施例において、金属層上に所定
のパターンを有するホトレジスト層を形成した後の構造
を示す。
【図５】本発明の第１実施例において、金属配線層を形
成するため、マスクとしてホトレジスト層を用いて金属
層をエッチングした後の構造を示す。
【図６】本発明の第１実施例において、ホトレジスト層
を除去した後の構造を示す。
【図７】本発明の第１実施例において、金属配線層を含
んだ半導体ウェーハの全面に絶縁層を形成した後の構造
を示す。
【図８】本発明の第１実施例において、金属バンプが金
属配線層に接続される部分の導体層を露出するため、開
口部を形成した後の構造を示す。
【図９】本発明の第１実施例において、半導体ウェーハ
の全面に障壁層を形成した後の構造を示す。
【図１０】本発明の第１実施例において、絶縁層の開口
部及び開口部を取り囲む絶縁層の一部が露出されるよう
に、他のホトレジスト層を形成した後の構造を示す。
【図１１】本発明の第１実施例において、ホトレジスト
で被覆されていない領域にバンプを形成した後の構造を
示す。
【図１２】本発明の第１実施例において、ホトレジスト
層を除去した後の構造を示す。
【図１３】本発明の第１実施例において、障壁層を除去
した後の構造を示す。
【図１４】絶縁層上に補強層を形成した後の構造を示
し、本発明の第１実施例によるＣＳＰの概略断面図であ
る。
【図１５】本発明によるＣＳＰの底面図である。
【図１６】本発明の第２実施例において、チップパッド
を除いた半導体ウェーハの全面に下部絶縁層を形成した
後の構造を示す。
【図１７】本発明の第２実施例において、半導体ウェー
ハの全面に接着層を形成した後の構造を示す。
【図１８】本発明の第２実施例において、接着層上に所
定のパターンを有するホトレジスト層を形成した後の構
造を示す。
【図１９】本発明の第２実施例において、ホトレジスト
層で被覆されない接着層上に金属配線層を形成した後の
構造を示す。
【図２０】本発明の第２実施例において、ホトレジスト
層及びホトレジスト層下部の接着層を除去した後の構造
を示す。
【図２１】本発明の第２実施例において、ソルダボール
が形成されるべき部分を除いた半導体ウェーハの全面に
上部絶縁層を形成した後の構造を示す。
【図２２】上部絶縁層上に補強層が形成された後の構造
を示し、本発明の第２実施例によるＣＳＰの断面図であ
る。
【図２３】本発明によるエッジ保護層及びチップ保護層
を含む半導体ウェーハの一部を示す。
【図２４】図２３の半導体ウェーハから切断されたＣＳ
Ｐの断面図を示す。
【図２５】エッジ保護層及びチップ保護層が形成されて
いない場合、発生し得る損傷を有するＣＳＰの断面図を
示す。
【符号の説明】 １２：チップパッド １４：パッシベーション層 １７、６６：金属配線層 ２４：絶縁層 ２７、６３、７２：金属障壁層 ３２、７４：ボール ３４、７６：補強層 ４０：半導体ウェーハ ５０：半導体チップ ６０：下部絶縁層 ７０：ボールパッド ６８：上部絶縁層 ８０：エッジ保護層 ８２：チップ保護層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 權 興奎 大韓民国京畿道城南市盆唐区九美洞ムジケ マウルＬＧアパート208棟206号

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップパッド及びパッシベーショ
    ン層を有する半導体集積回路チップと、 前記各々のチップパッドに電気的に接続される複数の突
    出した外部端子と、 前記外部端子の各々に前記チップパッドを接続する金属
    配線層と、 前記複数の外部端子間の空間を被覆し、前記外部端子を
    支持する補強層と、 を含むことを特徴とする半導体パッケージ。
  2. 【請求項２】 前記金属配線層上に形成される上部絶縁
    層をさらに含み、 前記上部絶縁層は、前記外部端子と前記金属配線層とを
    接続するための複数の開口部を有することを特徴とする
    請求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記上部絶縁層は、ベンゾシクロブテ
    ン、ポリイミド及びエポキシ樹脂よりなる群から選ばれ
    る高分子材料を含有することを特徴とする請求項２に記
    載の半導体パッケージ。
  4. 【請求項４】 前記半導体チップのパッシベーション層
    と前記金属配線層の間に形成される下部絶縁層をさらに
    含み、 前記下部絶縁層は、前記チップパッドと前記金属配線層
    とを接続するための複数の開口部を有することを特徴と
    する請求項１に記載の半導体パッケージ。
  5. 【請求項５】 前記半導体チップの裏面に形成されるチ
    ップ保護層をさらに含むことを特徴とする請求項１に記
    載の半導体パッケージ。
  6. 【請求項６】 前記チップ保護層はポリマーを含有する
    ことを特徴とする請求項５に記載の半導体パッケージ。
  7. 【請求項７】 前記チップ保護層の厚さは２μｍ以上５
    ０μｍ以下であることを特徴とする請求項５に記載の半
    導体パッケージ。
  8. 【請求項８】 前記半導体パッケージの上面の周縁部に
    沿って形成されるエッジ保護層をさらに含むことを特徴
    とする請求項１に記載の半導体パッケージ。
  9. 【請求項９】 前記エッジ保護層はポリマーで形成され
    ることを特徴とする請求項８に記載の半導体パッケー
    ジ。
  10. 【請求項１０】 前記補強層は、前記複数の外部端子の
    先端を連結する表面より下側に位置することを特徴とす
    る請求項１に記載の半導体パッケージ。
  11. 【請求項１１】 前記表面から前記補強層と前記外部端
    子が接触している地点までの垂直距離は、８７．５μｍ
    以上１２５μｍ以下であることを特徴とする請求項１０
    に記載の半導体パッケージ。
  12. 【請求項１２】 複数の半導体集積回路チップ及び複数
    のチップ切断線を有し、前記半導体チップの各々の上面
    に複数のチップパッド及びパッシベーション層が形成さ
    れた半導体ウェーハを準備する段階と、 前記パッシベーション層上に直接金属配線層を形成する
    段階と、 前記金属配線層上に絶縁層を形成する段階と、 半導体パッケージの外部端子を複数個形成する段階と、 前記ウェーハを切断して、個別の半導体集積回路チップ
    に分離する段階とを含む半導体パッケージの製造方法で
    あって、 前記金属配線層は、前記チップパッドを前記外部端子に
    各々接続し、前記絶縁層は、前記外部端子と前記金属配
    線層とを接続するための複数の開口部を有することを特
    徴とする半導体パッケージの製造方法。
  13. 【請求項１３】 前記外部端子を形成する段階は、 各ソルダバンプが対応する開口部に実装されるように、
    前記絶縁層の開口部にソルダバンプを配置する段階と、 前記ソルダバンプに熱を加えて前記ソルダバンプをソル
    ダボールに変形させ、前記ソルダボールを前記金属配線
    層に取り付ける段階とをさらに含むことを特徴とする請
    求項１２に記載の半導体パッケージの製造方法。
  14. 【請求項１４】 前記外部端子を形成する段階は、 各々のバンプ開口部に対応する複数のマスク開口部を有
    するマスクを用いてソルダペーストをスクリーンプリン
    トする段階と、 バンプパッドに取り付けられるソルダバンプを形成する
    ため、前記ソルダペーストを加熱する段階とをさらに含
    むことを特徴とする請求項１２に記載の半導体パッケー
    ジの製造方法。
  15. 【請求項１５】 前記絶縁層上に補強層を形成する段階
    をさらに含み、 前記外部端子が前記補強層から露出することを特徴とす
    る請求項１２に記載の半導体パッケージの製造方法。
  16. 【請求項１６】 前記補強層はポリマーで形成されるこ
    とを特徴とする請求項１５に記載の半導体パッケージの
    製造方法。
  17. 【請求項１７】 前記補強層を形成する段階は、液状の
    ポリマーを供給し、前記ポリマーを硬化させる段階を含
    むことを特徴とする請求項１６に記載の半導体パッケー
    ジの製造方法。
  18. 【請求項１８】 前記補強層は、前記複数の外部端子の
    先端を連結する表面より下側に位置することを特徴とす
    る請求項１５に記載の半導体パッケージの製造方法。
  19. 【請求項１９】 前記表面から前記補強層と前記外部端
    子が接触している地点までの垂直距離は、８７．５μｍ
    以上１２５μｍ以下であることを特徴とする請求項１８
    に記載の半導体パッケージの製造方法。
  20. 【請求項２０】 前記金属配線層を形成する段階は、導
    電性ペーストをスクリーンプリントし、前記ペーストを
    硬化する段階を含むことを特徴とする請求項１２に記載
    の半導体パッケージの製造方法。
  21. 【請求項２１】 前記金属配線層を形成する段階は、金
    属層をメッキし、前記金属層をエッチングする段階を含
    むことを特徴とする請求項１２に記載の半導体パッケー
    ジの製造方法。
  22. 【請求項２２】 前記絶縁層は、ベンゾシクロブテン、
    ポリイミド及びエポキシ樹脂よりなる群から選ばれる高
    分子材料を含有することを特徴とする請求項１２に記載
    の半導体パッケージの製造方法。
  23. 【請求項２３】 前記半導体ウェーハの裏面にチップ保
    護層を形成する段階をさらに含むことを特徴とする請求
    項１２に記載の半導体パッケージの製造方法。
  24. 【請求項２４】 前記チップ保護層は、スピンコーティ
    ング法により形成されることを特徴とする請求項２３に
    記載の半導体パッケージの製造方法。
  25. 【請求項２５】 前記半導体ウェーハの上面のチップ切
    断線に沿ってエッジ保護層を形成する段階をさらに含む
    ことを特徴とする請求項１２に記載の半導体パッケージ
    の製造方法。
  26. 【請求項２６】 前記エッジ保護層を形成する段階は、
    前記ウェーハの切断線に液状の材料を供給する段階を含
    むことを特徴とする請求項２５に記載の半導体パッケー
    ジの製造方法。
  27. 【請求項２７】 複数の半導体集積回路チップ及び複数
    のチップ切断線を有し、前記半導体チップの各々の上面
    に複数のチップパッド及びパッシベーション層が形成さ
    れた半導体ウェーハを準備する段階と、 前記半導体チップのパッシベーション層上に、前記チッ
    プパッドに対応する開口部を有する下部絶縁層を形成す
    る段階と、 前記下部絶縁層の開口部を介して前記チップパッドに接
    続される金属配線層を形成する段階と、 前記金属配線層上に、前記金属配線層の一部分を露出さ
    せる開口部を有する上部絶縁層を形成する段階と、 前記上部絶縁層の開口部に、前記金属配線層に接続され
    る複数の外部端子を形成することにより、上記金属配線
    層により前記各チップパッド及び前記各々の外部端子を
    連結する段階と、 前記上部絶縁層上に補強層を形成する段階と、 前記ウェーハを切断して個別半導体集積回路チップに分
    離する段階と、 を含むことを特徴とする半導体パッケージの製造方法。
  28. 【請求項２８】 前記上部絶縁層は、ベンゾシクロブテ
    ン、ポリイミド及びエポキシ樹脂よりなる群から選ばれ
    る高分子材料を含有することを特徴とする請求項２７に
    記載の半導体パッケージの製造方法。
  29. 【請求項２９】 前記下部絶縁層は、ベンゾシクロブテ
    ン、ポリイミド及びエポキシ樹脂よりなる群から選ばれ
    る高分子材料を含有することを特徴とする請求項２７に
    記載の半導体パッケージの製造方法。
  30. 【請求項３０】 前記下部絶縁層は、無機材料で形成さ
    れることを特徴とする請求項２７に記載の半導体パッケ
    ージの製造方法。
JP18899199A 1998-08-28 1999-07-02 半導体パッケージ及びその製造方法 Expired - Fee Related JP3769418B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998P35175 1998-08-28
KR1019980035175A KR100269540B1 (ko) 1998-08-28 1998-08-28 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005341589A Division JP4512027B2 (ja) 1998-08-28 2005-11-28 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2000077570A true JP2000077570A (ja) 2000-03-14
JP3769418B2 JP3769418B2 (ja) 2006-04-26

Family

ID=36621037

Family Applications (2)

Application Number Title Priority Date Filing Date
JP18899199A Expired - Fee Related JP3769418B2 (ja) 1998-08-28 1999-07-02 半導体パッケージ及びその製造方法
JP2005341589A Expired - Fee Related JP4512027B2 (ja) 1998-08-28 2005-11-28 半導体パッケージの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005341589A Expired - Fee Related JP4512027B2 (ja) 1998-08-28 2005-11-28 半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US6187615B1 (ja)
JP (2) JP3769418B2 (ja)
KR (1) KR100269540B1 (ja)
CN (1) CN100355063C (ja)
TW (1) TW411536B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311007A (ja) * 2004-04-21 2005-11-04 Casio Comput Co Ltd 半導体装置
DE10103966B4 (de) * 2000-08-25 2008-02-14 Evergrand Holdings Ltd. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2017228762A (ja) * 2016-06-21 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
JP2019145824A (ja) * 2016-06-21 2019-08-29 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ

Families Citing this family (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
NZ514515A (en) * 1999-03-23 2003-11-28 Global Cardiac Solutions Pty L Organ arrest, protection and preservation using a potassium channel operator and/or adenosine receptor and a local anaesthetic
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6693358B2 (en) 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US6498088B1 (en) 2000-11-09 2002-12-24 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
KR100424168B1 (ko) * 2001-06-07 2004-03-24 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
KR100403352B1 (ko) * 2001-12-21 2003-10-30 주식회사 하이닉스반도체 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6635503B2 (en) * 2002-01-28 2003-10-21 Cree, Inc. Cluster packaging of light emitting diodes
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
JP2004063672A (ja) * 2002-07-26 2004-02-26 Oki Electric Ind Co Ltd 有機絶縁膜の形成方法、及び半導体装置の製造方法
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050176233A1 (en) * 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
KR100490886B1 (ko) * 2002-11-22 2005-05-23 삼성물산 주식회사 삼축압축시험기
WO2004056180A1 (en) * 2002-12-23 2004-07-08 Global Cardiac Solutions Pty Ltd Organ preconditioning, arrest, protection, preservation and recovery (1)
US6762074B1 (en) 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
JP3918936B2 (ja) * 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US6885108B2 (en) 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
TWI242848B (en) * 2003-03-26 2005-11-01 Advanced Semiconductor Eng Chip scale package and method for marking the same
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
TWI231555B (en) * 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
TWI228306B (en) * 2003-07-21 2005-02-21 Advanced Semiconductor Eng Method for forming a bump protective collar
US6937047B2 (en) * 2003-08-05 2005-08-30 Freescale Semiconductor, Inc. Integrated circuit with test pad structure and method of testing
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
US7256074B2 (en) * 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
CN100350578C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体的封装方法
CN100350580C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体及其封装方法
CN100350600C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体及其封装方法
JP4094574B2 (ja) * 2004-03-08 2008-06-04 シャープ株式会社 半導体装置及びその製造方法
JP4264823B2 (ja) * 2004-03-08 2009-05-20 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US20050247039A1 (en) * 2004-05-04 2005-11-10 Textron Inc. Disposable magnetic bedknife
US20050247894A1 (en) * 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4379284B2 (ja) * 2004-09-29 2009-12-09 株式会社日立製作所 電子装置
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
KR101030238B1 (ko) * 2004-12-27 2011-04-22 매그나칩 반도체 유한회사 반도체 소자의 범프 형성 방법
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060162850A1 (en) * 2005-01-24 2006-07-27 Micron Technology, Inc. Methods and apparatus for releasably attaching microfeature workpieces to support members
US7316572B2 (en) * 2005-02-03 2008-01-08 International Business Machines Corporation Compliant electrical contacts
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
KR100647483B1 (ko) * 2005-08-19 2006-11-23 삼성전자주식회사 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7271086B2 (en) * 2005-09-01 2007-09-18 Micron Technology, Inc. Microfeature workpieces and methods of forming a redistribution layer on microfeature workpieces
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
WO2007137321A1 (en) 2006-05-29 2007-12-06 Hibernation Therapeutics Limited Improved tissue maintenance
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
TWI328844B (en) * 2006-07-12 2010-08-11 Ind Tech Res Inst A packaging structure with protective layers and manufacture method thereof
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
SG173404A1 (en) * 2006-07-25 2011-08-29 Hibernation Therapeutics Ltd Trauma therapy
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7868440B2 (en) 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100848198B1 (ko) * 2006-09-19 2008-07-24 어드벤스드 칩 엔지니어링 테크놀로지, 인크. 반도체 디바이스 보호 구조체 및 그 제조 방법
KR100818101B1 (ko) 2006-11-08 2008-03-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩 사이즈 패키지
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
TW200837943A (en) * 2007-01-22 2008-09-16 Led Lighting Fixtures Inc Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
EP2111641B1 (en) 2007-01-22 2017-08-30 Cree, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and method of fabricating same
TW200832542A (en) * 2007-01-24 2008-08-01 Chipmos Technologies Inc Semiconductor structure and method for forming the same
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
US20100119554A1 (en) * 2007-03-02 2010-05-13 Hibernation Therapeutics Limited Transplants
US7750449B2 (en) 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
CN101295688B (zh) * 2007-04-24 2011-05-11 中芯国际集成电路制造(上海)有限公司 再分布结构及其制作方法和再分布凸点及其制作方法
US20080265394A1 (en) * 2007-04-30 2008-10-30 Mtekvision Co., Ltd. Wafer level package and fabricating method thereof
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
US20090008764A1 (en) * 2007-07-02 2009-01-08 Hsin-Hui Lee Ultra-Thin Wafer-Level Contact Grid Array
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2010534208A (ja) * 2007-07-25 2010-11-04 ハイバーネイション セラピューティクス リミテッド 改善された臓器の保護、保存および回復
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR100905779B1 (ko) 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101459087B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 再分布金属线及再分布凸点的制作方法
CN101459088B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 再分布金属层及再分布凸点的制作方法
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8426256B2 (en) * 2009-03-20 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming stacked-die packages
CN101882589B (zh) * 2009-05-06 2013-01-16 台湾积体电路制造股份有限公司 集成电路结构的形成方法
KR101055491B1 (ko) * 2009-05-26 2011-08-08 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR101018172B1 (ko) 2009-08-18 2011-02-28 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
JP2012129452A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置、半導体パッケージおよび半導体装置の製造方法
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
CN102623429A (zh) * 2012-04-11 2012-08-01 日月光半导体制造股份有限公司 封装载体结构
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
KR101514137B1 (ko) * 2013-08-06 2015-04-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
CN105789368B (zh) * 2014-12-22 2017-07-21 中国科学院微电子研究所 半导体器件
KR102333092B1 (ko) * 2015-07-15 2021-12-01 삼성전기주식회사 회로 기판 및 그 제조 방법
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
CN112736052A (zh) * 2020-11-24 2021-04-30 上海艾为电子技术股份有限公司 一种封装结构及其制备方法、封装芯片
CN114038814A (zh) * 2021-11-18 2022-02-11 苏州通富超威半导体有限公司 封装结构及封装结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5287983A (en) * 1976-01-19 1977-07-22 Hitachi Ltd Production of semiconductor device
JPH053249A (ja) * 1991-06-25 1993-01-08 Sony Corp 半導体装置及びその製造方法
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP3278533B2 (ja) * 1994-07-28 2002-04-30 三菱電機株式会社 樹脂封止型半導体装置の製造方法
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10103966B4 (de) * 2000-08-25 2008-02-14 Evergrand Holdings Ltd. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
JP2005311007A (ja) * 2004-04-21 2005-11-04 Casio Comput Co Ltd 半導体装置
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2017228762A (ja) * 2016-06-21 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10396049B2 (en) 2016-06-21 2019-08-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2019145824A (ja) * 2016-06-21 2019-08-29 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ

Also Published As

Publication number Publication date
US6187615B1 (en) 2001-02-13
JP2006140508A (ja) 2006-06-01
TW411536B (en) 2000-11-11
CN1246731A (zh) 2000-03-08
KR20000015326A (ko) 2000-03-15
KR100269540B1 (ko) 2000-10-16
JP3769418B2 (ja) 2006-04-26
CN100355063C (zh) 2007-12-12
JP4512027B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4512027B2 (ja) 半導体パッケージの製造方法
US6607938B2 (en) Wafer level stack chip package and method for manufacturing same
US6639315B2 (en) Semiconductor device and mounted semiconductor device structure
US7307351B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
US8785317B2 (en) Wafer level packaging of semiconductor chips
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US6462426B1 (en) Barrier pad for wafer level chip scale packages
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US20180090460A1 (en) Wafer level package and method
US6587353B2 (en) Semiconductor device
US20020064935A1 (en) Semiconductor device and manufacturing method the same
JP3450238B2 (ja) 半導体装置及びその製造方法
US7084498B2 (en) Semiconductor device having projected electrodes and structure for mounting the same
JPH0897217A (ja) 半導体装置及びその製造方法
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
JP2000228420A (ja) 半導体装置及びその製造方法
US20070120268A1 (en) Intermediate connection for flip chip in packages
CN113517249B (zh) 凸块缓冲封装结构和凸块缓冲封装结构的制备方法
US20040089946A1 (en) Chip size semiconductor package structure
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
US7071027B2 (en) Ball grid array package having improved reliability and method of manufacturing the same
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
US6903451B1 (en) Chip scale packages manufactured at wafer level
JP3792545B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees