CN100350600C - 半导体晶片封装体及其封装方法 - Google Patents
半导体晶片封装体及其封装方法 Download PDFInfo
- Publication number
- CN100350600C CN100350600C CNB200410007387XA CN200410007387A CN100350600C CN 100350600 C CN100350600 C CN 100350600C CN B200410007387X A CNB200410007387X A CN B200410007387XA CN 200410007387 A CN200410007387 A CN 200410007387A CN 100350600 C CN100350600 C CN 100350600C
- Authority
- CN
- China
- Prior art keywords
- wafer
- electric conductor
- semiconductor chip
- chip package
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种半导体晶片封装体及其封装方法，该半导体晶片封装体包含：一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；数个导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸到一对应的焊垫的导电连接部；一保护层，其是形成于该晶片的整个焊垫安装表面上可覆盖该等导电体，于该保护层上是形成有数个连通到对应的导电体的通孔；及数个导电球，每一导电球是形成于对应的通孔内并且是与对应的导电体电气连接。本发明的半导体晶片封装体及其封装方法，具有封装程序简化、封装体体积小、封装成本低等优点。
Description
[技术领域]
本发明是有关于一种半导体晶片封装体及其封装方法。
[背景技术]
早期，半导体晶片的封装方式大多利用导线架作为晶片的内部电路与外部电路的电气连接的媒介。然而，以这种方式封装出来的集成电路在体积上是较大，且讯号的传输速度会较慢。后来，球形栅状阵列(BGA)封装方式出现。如美国专利第5,384,689号案中所揭露般。利用BGA封装方式所封装出来的集成电路在体积上是较小，且讯号的传输速度会较快。然而，在如上所述的美国专利中所揭露的方式是需要使用一基板来载装该半导体晶片，因此，在尺寸或功能上有所不同的半导体晶片是需要不同的基板，因此，在成本及封装程序上有改善的必要。
[发明内容]
有鉴于此，本发明的目的是提供一种能够克服以上所述的问题的半导体晶片封装体及其封装方法，具有封装程序简化、封装体体积小、封装成本低等优点。
基于上述目的，本发明提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
数个导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸连接对应的焊垫的导电连接部；
一对分隔的隔壁，其是形成于该晶片的该焊垫的两侧，该导电体的导电连接部是位于该对隔壁之间；
一覆盖层，其是形成于该对隔壁之间；
一保护层，其是形成于该晶片的整个焊垫安装表面上并覆盖该覆盖层及该导电体，于该保护层上形成有数个连通到对应的导电体的通孔；及数个导电球，每一导电球是形成于对应的通孔内并且是与对应的导电体电气连接。
较佳地，该半导体晶片是从一晶圆切割出来的单一晶片或一未切割的晶圆。
较佳地，于该晶片的每一焊垫上形成有一电镀层。
较佳地，该导电体是由导电金属胶制成。
较佳地，该导电金属胶为掺杂有导电金属的导电金属胶。
较佳地，该覆盖层是由环氧树脂制成。
较佳地，该覆盖层是由感光油墨制成。
较佳地，该覆盖层是由聚酰亚胺制成。
较佳地，更包含数个导电层，每一导电层至少形成于对应的导电体的延伸部上并且是与对应的导电球电气连接。
较佳地，每一导电层包含一利用电镀方式以镍为材料形成的镍层。
较佳地，每一导电层包含一利用电镀方式以金为材料形成的金层。
较佳地，该对隔壁具有一个比该导电体的高度高的高度。
较佳地，该对隔壁具有一个与该导电体的高度相同的高度，且该导电体的导电连接部的顶端部分自该覆盖层暴露出来。
较佳地，该导电层是形成于整个对应的导电体上。
较佳地，更包含数个被形成于该晶片的对应的焊垫上的凸块，每一凸块是与对应的导电体的导电连接部接触。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
数个导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸连接到一对应的焊垫的导电连接部；
一保护层，其是形成于该晶片的整个焊垫安装表面上且覆盖该导电体，于该保护层上形成有数个连通到对应的导电体的通孔；及
数个导电球，每一导电球是形成于对应的通孔内并且是与对应的导电体电气连接。
较佳地，该半导体晶片为从一晶圆切割出来的单一晶片。
较佳地，该半导体晶片为未从一晶圆切割出来的晶片。
较佳地，于该晶片的每一焊垫上形成有一电镀层。
较佳地，该导电体是由导电金属胶制成。
较佳地，该导电金属胶为掺杂有导电金属的导电金属胶。
较佳地，该保护层对应于该晶片的焊垫形成有数个被填注有覆盖材料的覆盖材料容置空间。
较佳地，该覆盖材料为环氧树脂。
较佳地，更包含数个导电层，每一导电层至少形成于对应的导电体的延伸部上并且是与对应的导电球电气连接。
较佳地，每一导电层包含一利用电镀方式以镍为材料形成的镍层。
较佳地，每一导电层包含一利用电镀方式以金为材料形成的金层。
较佳地，更包含数个被形成于该晶片的对应的焊垫上的凸块，每一凸块是与对应的导电体的导电连接部接触。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
数个导电接脚，该导电接脚是被设置于该晶片的焊垫安装表面上；
数个导电体，每一导电体电气连接对应的导电接脚和该晶片的对应的焊垫；
一保护层，其是形成于该晶片的整个焊垫安装表面上且覆盖该导电接脚和该导电体，于该保护层上形成有数个连通到对应的导电接脚的通孔；及数个导电球，每一导电球是形成于对应的通孔内并且是与对应的导电接脚电气连接。
较佳地，该导电体可为导线或导电金属胶。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一薄膜基体，该薄膜基体具有一电路轨迹设置表面和数个设置于该表面上的电路轨迹，该薄膜基体的电路轨迹设置表面是与该晶片的焊垫安装表面粘接以使该电路轨迹与对应的焊垫电气连接，该薄膜基体更形成有数个用于暴露对应的电路轨迹的一部分的通孔；及
数个导电球，每一导电球是形成于对应的通孔并且是与对应的电路轨迹电气连接。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
一薄膜基体，该薄膜基体具有一电路轨迹设置表面和数个设置于该表面上的电路轨迹，该薄膜基体的与该电路轨迹设置表面相对的表面是与该晶片的焊垫安装表面粘接，该薄膜基体更形成有数个将对应的电路轨迹与对应的焊垫电气连接的电镀贯孔；及
数个导电球，该导电球是被形成于对应的电路轨迹上。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)于该晶片的每一焊垫上形成一导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸到一对应的焊垫的导电连接部；
(3)于该晶片的焊垫安装表面上形成一绝缘层覆盖该导电体，经由曝光及化学冲洗等处理，于该晶片的该等焊垫的两侧形成一对分隔的隔壁；
(4)于该对隔壁之间形成一覆盖层；
(5)于该晶片的整个焊垫安装表面上形成一保护层覆盖该覆盖层及该导电体，该保护层形成有数个连通到对应的导电体的通孔；及
(6)于每一通孔形成一与对应的导电体电气连接且凸伸到通孔之外的导电球。
较佳地，在提供半导体晶片的步骤(1)中，该半导体晶片是从一晶圆切割出来的单一晶片。
较佳地，在提供半导体晶片的步骤(1)中，该半导体晶片是未从一晶圆切割出来的晶片。
较佳地，在形成导电体的步骤(2)之前，更包含如下的步骤：于该晶片的每一焊垫上形成一电镀层。
较佳地，在形成导电体的步骤(2)中，该导电体是由导电金属胶制成。
较佳地，在形成导电体的步骤(2)中，该导电金属胶为掺杂有导电金属的导电胶。
较佳地，在形成该覆盖层的步骤(4)中，该覆盖层是由环氧树脂制成。
较佳地，在形成该覆盖层的步骤(4)中，该覆盖层是由感光油墨制成。
较佳地，在形成该覆盖层的步骤(4)中，该覆盖层是由聚酰亚胺制成。
较佳地，在形成保护层的步骤(5)之前，更包含于每一导电体上形成一导电层的步骤。
较佳地，在形成导电层的步骤中，该导电层包含一利用电镀方式以镍为材料形成的镍层。
较佳地，在形成导电层的步骤中，该导电层包含一利用电镀方式以金为材料形成的金层。
较佳地，在形成保护层的步骤(5)之前，更包含如下的步骤：
借着研磨处理来使该覆盖层与该对隔壁具有一个与该导电体的高度相同的高度且使该导电体的导电连接部的顶端部分自该覆盖层暴露出。
较佳地，在形成导电体的步骤(2)之前，更包含如下的步骤：
于该晶片的每一焊垫上形成一凸块，以使每一凸块在导电体的形成时是与对应的导电体的导电连接部接触可降低导电体发生脱离现象的可能性。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)于该晶片的每一焊垫上形成一导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸到一对应的焊垫的导电连接部；
(3)于该晶片的焊垫安装表面上形成一绝缘层覆盖该导电体；
(4)借着研磨处理来使该绝缘层暴露该导电体的顶端部分；
(5)于该绝缘层的表面上形成一保护层覆盖该导电体，该保护层是形成有数个连通到对应的导电体的通孔；及
(6)于每一通孔形成一与对应的导电体电气连接且凸伸到通孔外的导电球。
较佳地，在形成该保护层的步骤(5)之前，更包含一个于每一导电体上形成一导电层的步骤，且在形成该绝缘层的步骤中，该绝缘层的通孔是连通到对应的导电体。
较佳地，在形成导电层的步骤中，每一导电层是包括一利用电镀方式以镍为材料形成的镍层和一利用电镀方式以金为材料形成的金层中的至少一者。
较佳地，在形成该保护层的步骤(5)中，该保护层是对应于该晶片的焊垫形成有数个被填注有覆盖材料的覆盖材料容置空间。
较佳地，在形成该导电体的步骤(2)之前，更包含于晶片的每一焊垫上形成一电镀层的步骤。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)于该晶片的焊垫安装表面上形成一绝缘层，该绝缘层上形成有数个导电体容置空间，每一导电体容置空间暴露该晶片的一对应的该焊垫；
(3)于每一导电体容置空间内形成一导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸到一对应的焊垫的导电连接部；
(4)于该晶片的焊垫安装表面上形成一绝缘层覆盖该导电体；
(5)于该绝缘层的表面上形成一保护层覆盖该导电体，该保护层形成有数个连通到对应的导电体的通孔；及
(6)于每一通孔形成一与对应的导电体电气连接且凸伸到通孔之外的导电球。
较佳地，在形成该保护层的步骤(5)之前，更包含一于每一导电体上形成一导电层的步骤，且在形成该绝缘层的步骤中，该绝缘层的通孔是连通到对应的导电体。
较佳地，在形成导电层的步骤中，每一导电层是包括一利用电镀方式以镍为材料形成的镍层和一利用电镀方式以金为材料形成的金层中的至少一者。
较佳地，在形成该保护层的步骤(5)中，该保护层上对应于该晶片的焊垫形成有数个被填注有覆盖材料的覆盖材料容置空间。
较佳地，在形成该导电体的步骤(3)之前，更包含于晶片的每一焊垫上形成一电镀层的步骤。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)于该晶片的焊垫安装表面上形成一绝缘层；
(3)经由曝光及化学冲洗等手段来把该绝缘层形成成数个条状物，该条状物具有在该晶片的焊垫安装表面上延伸的延伸部及延伸到对应的焊垫的连接部；
(4)通过电镀手段来使该条状物变成具有导电性的条状物；
(5)于该晶片的焊垫安装表面上形成一保护层覆盖该具有导电性的条状物，该保护层上形成有数个连通到对应的具有导电性的条状物的通孔；及
(6)于每一通孔形成一与对应的具有导电性的条状物电气连接且凸伸到通孔之外的导电球。
较佳地，在形成该保护层的步骤(5)之前，更包含一于每一具导电性的条状物上形成一导电层的步骤，且在形成该绝缘层的步骤中，该绝缘层的通孔是连通到对应的导电体。
较佳地，在形成导电层的步骤中，每一导电层是包括一利用电镀方式以镍为材料形成的镍层和一利用电镀方式以金为材料形成的金层中的至少一者。
较佳地，在形成该条状物的步骤(3)之前，更包含于晶片的每一焊垫上形成一电镀层的步骤。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)把数个导电接脚设置于该晶片的焊垫安装表面上；
(3)形成数个导电体，该导电体把每一导电接脚电气连接至该晶片的对应的焊垫；
(4)于该晶片的整个焊垫安装表面上形成一保护层覆盖该导电接脚和该导电体，于该保护层上形成有数个连通到对应的导电接脚的通孔；及
(5)于每一通孔形成一与对应的导电接脚电气连接的导电球。
较佳地，在形成导电体的步骤(3)中，该导电体为导线。
较佳地，在形成导电体的步骤(3)中，该导电体为导电金属胶。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)提供一薄膜基体，该薄膜基体具有一电路轨迹设置表面和数个设置于该表面上的电路轨迹；
(3)把该薄膜基体的电路轨迹设置表面与该晶片的焊垫安装表面粘接，且使该电路轨迹与对应的焊垫电气电气连接，该薄膜基体上更形成有数个用于暴露对应的电路轨迹的一部分的通孔；及
(4)于每一通孔内形成一与对应的电路轨迹电气连接的导电球。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)提供一薄膜基体，该薄膜基体具有一电路轨迹设置表面和数个设置于该表面上的电路轨迹；
(3)把该薄膜基体的与该电路轨迹设置表面相对的表面与该晶片的焊垫安装表面粘接，该薄膜基体上更形成有数个用于把对应的电路轨迹与对应的焊垫电气连接的电镀贯孔；及
(4)于每一电路轨迹上形成一导电球。
本发明的半导体晶片封装体及其封装方法，具有封装程序简化、封装体体积小、封装成本低等优点。
[附图说明]
图1至图10为描绘本发明半导体晶片封装体的封装方法的第一较佳实施例的示意流程剖视图；
图11为描绘利用本发明半导体晶片封装体的封装方法的第二较佳实施例来封装的半导体晶片封装体的示意剖视图；
图12至图14为描绘本发明半导体晶片封装体的封装方法的第三较佳实施例的示意流程剖视图；
图15至图17为描绘本发明半导体晶片封装体的封装方法的第四较佳实施例的示意流程剖视图；
图18至图22为显示本发明的半导体晶片封装体的封装方法的第五实施例的流程图。
图23至图25为描绘其中一种把本发明半导体晶片封装体的导电体形成于晶片的焊垫上的方式的示意剖视图；
图26至图29为描绘本发明半导体晶片封装体的封装方法的第五较佳实施例的示意流程剖视图；
图30显示经由本发明的半导体晶片封装体的封装方法所封装制造的半导体晶片封装体，其中，该晶片的焊垫是被设置在周缘；
图31至图33为描绘如何于本发明的半导体晶片封装体的晶片的焊垫上形成一凸块的示意流程剖视图；
图34至图36为描绘在图33中所示的凸块的可能的形状的示意顶示平面图；
图37至图40为描绘本发明半导体晶片封装体的封装方法的第六较佳实施例的示意流程剖视图；
图41至图43为描绘本发明半导体晶片封装体的封装方法的第七较佳实施例的示意流程剖视图；
图44为描绘利用本发明的半导体封装体的封装方法的第八较佳实施例封装出来的封装体的示意剖视图；
图45为本发明半导体晶片封装体的封装方法的第一较佳实施例的大致流程图；
图46为本发明半导体晶片封装体的封装方法的第二较佳实施例的大致流程图；
图47为本发明半导体晶片封装体的封装方法的第三较佳实施例的大致流程图；
图48为本发明半导体晶片封装体的封装方法的第四较佳实施例的大致流程图；
图49为本发明半导体晶片封装体的封装方法的第五较佳实施例的大致流程图；
图50为本发明半导体晶片封装体的封装方法的第六较佳实施例的大致流程图；
图51为本发明半导体晶片封装体的封装方法的第七较佳实施例的大致流程图；及
图52为本发明半导体晶片封装体的封装方法的第八较佳实施例的大致流程图。
[具体实施方式]
在本发明被详细描述之前，应要注意的是在整个说明当中，相同的元件是由相同的标号标示。
图1至图10显示本发明的半导体晶片封装体的封装方法的第一较佳实施例。
请参阅图1并且配合图45所示，一半导体晶片1是首先被提供。该半导体晶片1具有一焊垫安装表面10及数个安装在该焊垫安装表面10上的焊垫11(在图式中，仅一个焊垫11被显示)。
应要注意的是，在图1中所显示的半导体晶片1可以是为一已从晶圆切割出来的单一晶片，但亦可以是一未从晶圆切割出来的晶片。
接着，请参阅图2所示，于该晶片1的每一焊垫11上是形成有一电镀层2。该电镀层2是会稍微延伸到该晶片1的焊垫安装表面10上。
现在请参阅图3、4所示，于该晶片1的每一焊垫11上的电镀层2上是形成有一导电体3。每一导电体3具有一与对应的焊垫11上的电镀层2电气连接的导电连接部31和一延伸至该晶片1的焊垫安装表面10上作为电路轨迹的延伸部30。在本实施例中，该等导电体3的形成是以适于印刷手段的导电材料为材料，通过印刷手段来达成。该导电材料可以是，例如，掺杂有任何一种或多种导电金属的导电金属胶。该印刷手段可以是为绢网印刷手段、移印刷头手段、钢板印刷手段、或任何适合的印刷手段。
请参阅图23至图25所示，该等图式显示通过移印刷头手段形成该等导电体3的例子。首先，如在图23中所示，于一钢模8的对应于晶片1的焊垫11的导电体形成空间80内是形成有导电体3。接着，利用移印刷头7把该等导电体3移印至晶片1的焊垫安装表面10上，如在图24、25中所示。
应要注意的是，该等导电体3的形成亦可以以适于印刷手段的非导电材料为材料，通过电镀及印刷手段来达成。
然后，请参阅图5至图7所示，在形成导电体3的步骤之后，一绝缘层4是形成于该晶片1的焊垫安装表面10上可覆盖该等导电体3(见图5)。在本实施例中，该绝缘层4的材料是为，例如，感光油墨(photo ink)。然后，经由曝光及化学冲洗等处理，一对分隔的隔壁4’是形成于该晶片1的该等焊垫11的两侧。该对隔壁4’具有一个比该等导电体3的连接部的高度高的高度。
应要注意的是该绝缘层4亦可以由聚酰亚胺(polyimide)或任何适合的光阻(photoresist)材料形成。
现在请参阅图8所示，一覆盖层5是形成于该对隔壁4’之间以致于在该对隔壁4’之间的导电体3的部分是由该覆盖层5覆盖。该覆盖层5是可以以树脂、聚酰亚胺(polymide)、感光油墨(photo ink)及任何适合的材料形成。
然后，如在图9中所示，于每一导电体3的未被该覆盖层5覆盖的部分上是利用任何适合的电镀手段来形成一导电层32。该导电层32是可以由一镍(Ni)层320和一金(Au)层321形成。当然，该导电层32亦可以由任何适当的金属层形成。
现在请参阅图10所示，一保护层6是形成于该晶片1的整个焊垫安装表面10上可覆盖该覆盖层5及该等导电层32。该保护层6是形成有数个连通到对应的导电层32的通孔60。最后，于每一通孔60是形成有一与导电层32电气连接且凸伸到通孔60的外的导电球61。
在本实施例中，该保护层6是由适当的光阻材料形成，然后，该等通孔60是经由曝光及化学冲洗等步骤来被形成。
图11显示利用本发明半导体晶片封装体的封装方法的第二较佳实施例来封装的半导体晶片封装体。请配合参阅图46所示，与第一较佳实施例不同，一个包覆整个晶片1的外壳62是被形成代替该保护层6。该外壳62可以是由如环氧树脂般的胶质材料制成。
图12至图14显示本发明的半导体晶片封装体的封装方法的第三较佳实施例。
请配合参阅图47所示，与第一实施例不同，在形成该覆盖层5之后，该覆盖层5与该对隔壁4’是接受研磨处理以致于该覆盖层5与该对隔壁4’的高度是与该等导电体3的高度相同，及以致于原来由覆盖层5覆盖的在该对隔壁4’之间的导电体3的部分的顶端部分是被暴露，如在图12中所示。
接着，请参阅图13所示，与第一实施例类似，于每一导电体3上是利用适合的电镀手段来形成一导电层32。在本实施例中，与第一实施例不同的是，每一导电层32是形成于整个对应的导电体3上。
最后，请参阅图14所示，与第一实施例相同，一保护层6是形成于该晶片1的整个焊垫安装表面10上可覆盖该保护层5及该等导电层32。然后，于该保护层6的每一通孔60内是形成有一与导电层32电气连接且凸伸到该通孔60的外的导电球61。
图15至图17显示本发明的半导体晶片封装体的封装方法的第四较佳实施例。
请配合参阅图48所示，与以上所述的较佳实施例不同，在本较佳实施例中，于该绝缘层4的形成之后，该绝缘层4是被研磨以致于该等导电体3的顶端部分是被暴露，如在图15中所示。然后，如在图16、17中所示，导电层32、保护层6、及导电球61是依序地如在第一较佳实施例中所述般被形成。
然而，与以上所述的较佳实施例不同，在本较佳实施例中，该保护层6是在对应于该晶片1的焊垫11的位置形成有通到该绝缘层4的覆盖材料容置空间63。于该覆盖材料容置空间63内是填注有覆盖材料50。在本实施例中，该覆盖材料50可以是为如环氧树脂般的胶质材料。当然，该覆盖材料50也可以是为任何适当的材料。
图18至图22是为显示本发明的半导体晶片封装体的封装方法的第五实施例的流程图。
请参阅图18、19所示，并且配合参阅图49所示，与以上所述的实施例相同，一半导体晶片1是首先被提供。在该晶片1的每一焊垫11上是形成有一电镀层2。
然后，一绝缘层4是形成于该晶片1的焊垫安装表面10上。接着，数个导电体容置空间40是被形成于该绝缘层4上。每一导电体容置空间40暴露该晶片1的该等焊垫11中的对应的一者。
在本实施例中，该等导电体容置空间40是经由曝光及化学冲洗等等手段来被形成。当然，该等导电体容置空间40亦可以经由任何适当的手段来被形成。
然后，请参阅图20至图22所示，于每一导电体容置空间40内是形成有一导电体3。在该等导电体3被形成之后，导电层32、保护层6、及导电球61是依序地如在以上所述的实施例中所描述般被形成。
如在图22所示，与第四较佳实施例相同，该保护层6是在对应于该晶片1的焊垫11的位置形成有通到该绝缘层4的覆盖材料容置空间63且于该覆盖材料容置空间63内是填注有覆盖材料50。
图26至图29是为显示本发明的半导体晶片封装体的封装方法的第六较佳实施例。
请参阅图26、27所示，并且配合参阅图50所示，在本实施例中，于形成该绝缘层4之后，该绝缘层4是经由曝光及化学冲洗等等手段来形成数个条状物3’。该等条状物3’具有在该晶片1的焊垫安装表面10上延伸的延伸部30’及延伸到对应的焊垫11的连接部31’。
然后，该等条状物3’是通过电镀来变成具有导电性的条状物3’。接着，导电层32、保护层6、及导电球61是依序地如在以上所述的实施例中所描述般被形成，如在图28、29中所示。
应要注意的是，用以电镀该等条状物3’的方式可以是为溅镀、化学电镀、真空电镀、锡镀及任何适当的电镀方式。
虽然，在以上所述的较佳实施例中所揭露的晶片的焊垫皆被设置在中央，然而，应要了解的是，焊垫在周缘的晶片亦适用于本发明。图30显示经由本发明的半导体晶片封装体的封装方法的以上任何一个较佳实施例所封装制造的半导体晶片封装体，其中，该晶片的焊垫是被设置在周缘。
在本发明的以上所述的较佳实施例中，当利用导电金属胶来形成导电体3时，为了提升导电体3与焊垫11之间的连接性，于该电镀层2被形成之后，是可以进一步包含如在图31、32中所示的步骤。
请参阅图31所示，于该电镀层2形成之后，一光阻层20是被形成于该电镀层2上。然后，经由曝光和化学冲洗等手段，一凸块20’是被形成，如在图32中所示。
请参阅图33所示，当导电体3被形成于该晶片1的焊垫安装表面10上时，该凸块20’与该导电体3的导电连接部31接触可进一步降低该导电体3发生脱离(peeling off)现象的可能性。
图34至图36分别显示该凸块20’的可能的形状。应要注意的是，该凸块20’亦可以为任何其他适当的形状。
图37至图40显示本发明的半导体晶片封装体的封装方法的第七较佳实施例。
请参阅图37所示，并且配合参阅图51所示，在本实施例中，一半导体晶片1是首先被提供。在该晶片1的每一焊垫11上是形成有一电镀层2。
然后，数个导电接脚9是被设置于该晶片1的焊垫安装表面10上。该等导电接脚9是可以通过，例如，一粘胶层来被固定于该焊垫安装表面10上。该等导电接脚9可以是为，例如，一导线架(图中未示)的接脚。
现在请参阅图38所示，在该等导电接脚9被设置于该焊垫安装表面上之后，一绝缘层4是形成于该晶片1的焊垫安装表面10上。接着，如在图39中所示，借着曝光和化学冲洗等手段，该绝缘层4是形成有数个用于暴露对应的接脚9的一部分的暴露孔41和用于暴露该等焊垫11的覆盖材料容置空间42。
然后，利用打线的手段，该晶片1的每一焊垫11是经由导线90来连接到对应的接脚9，如在图40中所示。然后，于该覆盖材料容置空间42内是填注有覆盖材料50。
另一方面，于每一暴露孔41内是形成有一导电球61，且凸伸在该晶片1的焊垫安装表面10的外的接脚9的部分是被切除。
图41显示本发明的半导体晶片封装体的封装方法的第八较佳实施例。
请配合参阅图52所示，与第七较佳实施例不同，在本实施例中，以如导电金属胶般的导电材料形成的导电体3是被形成取代该等导线90。由于该等导电体3的形成是与在第一较佳实施例中所述的相同，其的详细描述于此恕不再赘述。
图42、43显示本发明的半导体封装体的封装方法的第九较佳实施例。
在本实施例中，一半导体晶片1是首先被提供。在该晶片1的每一焊垫11上是形成有一电镀层2。
然后，一薄膜基体43是被提供。该薄膜基体43具有一电路轨迹设置表面430和数个设置于该表面430上的电路轨迹431。
接着，该薄膜基体43的电路轨迹设置表面430是与该晶片1的焊垫安装表面10粘接以致于该等电路轨迹431是与对应的焊垫11的电镀层2电气连接，如在图43中所示。该薄膜基体43更形成有数个用于暴露对应的电路轨迹431的一部分的通孔432。最后，于每一通孔432内是形成有一导电球61。
图44显示本发明的半导体封装体的封装方法的第十较佳实施例。
在本实施例中，一半导体晶片1是首先被提供。在该晶片1的每一焊垫11上是形成有一电镀层2。
然后，一薄膜基体43是被提供。该薄膜基体43具有一电路轨迹设置表面430和数个设置于该表面430上的电路轨迹431。
接着，该薄膜基体43的与该电路轨迹设置表面430相对的表面是与该晶片1的焊垫安装表面10黏接。该薄膜基体43更形成有数个用于把该等电路轨迹431与对应的焊垫11电气连接的电镀贯孔433。最后，数个导电球61是被形成于对应的电路轨迹431上。
综上所述，本发明的半导体晶片封装体及其封装方法，确能藉上述所揭露的构造、装置，达到预期的目的与功效。
但上述所揭的图式及说明，仅为本发明的实施例而已，非为限定本发明的保护范围。
Claims (30)
1.一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，其具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
数个导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸连接对应的焊垫的导电连接部；
一对分隔的隔壁，其是形成于该晶片的该焊垫的两侧，该导电体的导电连接部是位于该对隔壁之间；
一覆盖层，其是形成于该对隔壁之间；
一保护层，其是形成于该晶片的整个焊垫安装表面上并覆盖该覆盖层及该导电体，于该保护层上形成有数个连通到对应的导电体的通孔；及
数个导电球，每一导电球是形成于对应的通孔内并且是与对应的导电体电气连接。
2.如权利要求1所述的半导体晶片封装体，其特征在于：该半导体晶片是从一晶圆切割出来的单一晶片。
3.如权利要求1所述的半导体晶片封装体，其特征在于：该半导体晶片是未从一晶圆切割出来的晶片。
4.如权利要求1所述的半导体晶片封装体，其特征在于：于该晶片的每一焊垫上形成有一电镀层。
5.如权利要求1所述的半导体晶片封装体，其特征在于：该导电体是由导电金属胶制成。
6.如权利要求5所述的半导体晶片封装体，其特征在于：该导电金属胶为掺杂有导电金属的导电金属胶。
7.如权利要求1所述的半导体晶片封装体，其特征在于：该覆盖层是由环氧树脂制成。
8.如权利要求1所述的半导体晶片封装体，其特征在于：该覆盖层是由感光油墨制成。
9.如权利要求1所述的半导体晶片封装体，其特征在于：该覆盖层是由聚酰亚胺制成。
10.如权利要求1所述的半导体晶片封装体，其特征在于：更包含数个导电层，每一导电层至少形成于对应的导电体的延伸部上并且是与对应的导电球电气连接。
11.如权利要求10所述的半导体晶片封装体，其特征在于：每一导电层包含一利用电镀方式以镍为材料形成的镍层。
12.如权利要求10所述的半导体晶片封装体，其特征在于：每一导电层包含一利用电镀方式以金为材料形成的金层。
13.如权利要求10所述的半导体晶片封装体，其特征在于：该导电层是形成于整个对应的导电体上。
14.如权利要求1所述的半导体晶片封装体，其特征在于：该对隔壁具有一个比该导电体的高度高的高度。
15.如权利要求1所述的半导体晶片封装体，其特征在于：该对隔壁具有一个与该导电体的高度相同的高度，且该导电体的导电连接部的顶端部分自该覆盖层暴露出来。
16.如权利要求1所述的半导体晶片封装体，其特征在于：更包含数个被形成于该晶片的对应的焊垫上的凸块，每一凸块是与对应的导电体的导电连接部接触。
17.一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该晶片具有一焊垫安装表面及数个安装于该焊垫安装表面上的焊垫；
(2)于该晶片的每一焊垫上形成一导电体，每一导电体具有一在该晶片的焊垫安装表面上延伸作为电路轨迹的延伸部及一延伸到一对应的焊垫的导电连接部；
(3)于该晶片的焊垫安装表面上形成一绝缘层覆盖该导电体，经由曝光及化学冲洗处理，于该晶片的所述焊垫的两侧形成一对分隔的隔壁；
(4)于该对隔壁之间形成一覆盖层；
(5)于该晶片的整个焊垫安装表面上形成一保护层覆盖该覆盖层及该导电体，该保护层形成有数个连通到对应的导电体的通孔；及
(6)于每一通孔形成一与对应的导电体电气连接且凸伸到通孔之外的导电球。
18.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在提供半导体晶片的步骤(1)中，该半导体晶片是从一晶圆切割出来的单一晶片。
19.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在提供半导体晶片的步骤(1)中，该半导体晶片是未从一晶圆切割出来的晶片。
20.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤(2)之前，更包含如下的步骤：于该晶片的每一焊垫上形成一电镀层。
21.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤(2)中，该导电体是由导电金属胶制成。
22.如权利要求21所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤(2)中，该导电金属胶为掺杂有导电金属的导电胶。
23.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成该覆盖层的步骤(4)中，该覆盖层是由环氧树脂制成。
24.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成该覆盖层的步骤(4)中，该覆盖层是由感光油墨制成。
25.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成该覆盖层的步骤(4)中，该覆盖层是由聚酰亚胺制成。
26.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成保护层的步骤(5)之前，更包含于每一导电体上形成一导电层的步骤。
27.如权利要求26所述的半导体晶片封装体的封装方法，其特征在于：在形成导电层的步骤中，该导电层包含一利用电镀方式以镍为材料形成的镍层。
28.如权利要求26所述的半导体晶片封装体的封装方法，其特征在于：在形成导电层的步骤中，该导电层包含一利用电镀方式以金为材料形成的金层。
29.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成保护层的步骤(5)之前，更包含如下的步骤：
借着研磨处理来使该覆盖层与该对隔壁具有一个与该导电体的高度相同的高度且使该导电体的导电连接部的顶端部分自该覆盖层暴露出。
30.如权利要求17所述的半导体晶片封装体的封装方法，其特征在于：在形成导电体的步骤(2)之前，更包含如下的步骤：
于该晶片的每一焊垫上形成一凸块，以使每一凸块在导电体的形成时是与对应的导电体的导电连接部接触可降低导电体发生脱离现象的可能性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410007387XA CN100350600C (zh) | 2004-03-02 | 2004-03-02 | 半导体晶片封装体及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410007387XA CN100350600C (zh) | 2004-03-02 | 2004-03-02 | 半导体晶片封装体及其封装方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710104200 Division CN101064291A (zh) | 2004-03-02 | 2004-03-02 | 半导体晶片封装体及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1665022A CN1665022A (zh) | 2005-09-07 |
| CN100350600C true CN100350600C (zh) | 2007-11-21 |
Family
ID=35036002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410007387XA Expired - Fee Related CN100350600C (zh) | 2004-03-02 | 2004-03-02 | 半导体晶片封装体及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100350600C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10096958B2 (en) * | 2015-09-24 | 2018-10-09 | Spire Manufacturing Inc. | Interface apparatus for semiconductor testing and method of manufacturing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1246731A (zh) * | 1998-08-28 | 2000-03-08 | 三星电子株式会社 | 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法 |
| US6455408B1 (en) * | 1999-09-30 | 2002-09-24 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area |
| US6511901B1 (en) * | 1999-11-05 | 2003-01-28 | Atmel Corporation | Metal redistribution layer having solderable pads and wire bondable pads |
| US20040036157A1 (en) * | 2002-08-23 | 2004-02-26 | Salman Akram | Semiconductor component with on board capacitor and method of fabrication |
-
2004
- 2004-03-02 CN CNB200410007387XA patent/CN100350600C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1246731A (zh) * | 1998-08-28 | 2000-03-08 | 三星电子株式会社 | 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法 |
| US6455408B1 (en) * | 1999-09-30 | 2002-09-24 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area |
| US6511901B1 (en) * | 1999-11-05 | 2003-01-28 | Atmel Corporation | Metal redistribution layer having solderable pads and wire bondable pads |
| US20040036157A1 (en) * | 2002-08-23 | 2004-02-26 | Salman Akram | Semiconductor component with on board capacitor and method of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1665022A (zh) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1251318C (zh) | 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器 | |
| CN1216419C (zh) | 布线基板、具有布线基板的半导体装置及其制造和安装方法 | |
| CN1244139C (zh) | 半导体器件和半导体组件 | |
| CN1222995C (zh) | 混合集成电路装置 | |
| CN1311547C (zh) | 半导体器件及其制造方法、电路基板和电子装置 | |
| CN1173400C (zh) | 板状体和半导体器件的制造方法 | |
| CN1237595C (zh) | 具有树脂部件作为加固件的焊料球的形成 | |
| CN1185709C (zh) | 半导体装置及其制造方法 | |
| CN1227957C (zh) | 电路装置的制造方法及电路装置 | |
| CN1198332C (zh) | 布线基片、半导体器件和布线基片的制造方法 | |
| CN1441489A (zh) | 半导体装置及其制造方法、电路板和电子仪器 | |
| CN1882224A (zh) | 配线基板及其制造方法 | |
| CN101076884A (zh) | 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置 | |
| CN1873935A (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
| CN1649149A (zh) | 三维半导体封装,以及用于其中的间隔芯片 | |
| CN1574300A (zh) | 封装组件和半导体封装 | |
| CN1641873A (zh) | 多芯片封装、其中使用的半导体器件及其制造方法 | |
| CN1369911A (zh) | 导线框、使用该导线框的半导体装置及其制造方法 | |
| CN101066005A (zh) | 多层布线基板及其制造方法 | |
| CN1649098A (zh) | 半导体器件 | |
| CN1722414A (zh) | 半导体器件及其制造方法 | |
| CN1574346A (zh) | 一种制造半导体器件的方法 | |
| CN1197150C (zh) | 半导体装置、安装基板及其制造方法、电路基板和电子装置 | |
| CN101034693A (zh) | 半导体器件以及半导体器件的制造方法 | |
| CN1698198A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071121 |