CN101295688B - 再分布结构及其制作方法和再分布凸点及其制作方法 - Google Patents

再分布结构及其制作方法和再分布凸点及其制作方法 Download PDF

Info

Publication number
CN101295688B
CN101295688B CN2007100402372A CN200710040237A CN101295688B CN 101295688 B CN101295688 B CN 101295688B CN 2007100402372 A CN2007100402372 A CN 2007100402372A CN 200710040237 A CN200710040237 A CN 200710040237A CN 101295688 B CN101295688 B CN 101295688B
Authority
CN
China
Prior art keywords
redistribution
opening
layer
passivation layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100402372A
Other languages
English (en)
Other versions
CN101295688A (zh
Inventor
王继明
李润领
靳永刚
梅娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100402372A priority Critical patent/CN101295688B/zh
Publication of CN101295688A publication Critical patent/CN101295688A/zh
Application granted granted Critical
Publication of CN101295688B publication Critical patent/CN101295688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种再分布结构，包括：表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片表面；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布。本发明还提供了所述再分布结构的形成方法和包含所述再分布结构的再分布凸点及其形成方法。本发明再分布结构以及再分布凸点的结构简单，形成再分布结构以及再分布凸点的工艺步骤少，工艺简单。

Description

再分布结构及其制作方法和再分布凸点及其制作方法
技术领域
本发明涉及半导体技术领域，尤其是一种再分布结构及其制作方法和再分布凸点及其制作方法。
背景技术
晶片级封装(Wafer Level Chip Scale Package，WLCSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板上的CSP封装技术，晶片的焊点通过独立的锡球焊接到印刷电路板的焊盘上，不需要任何填充材料。这种技术的第一个优点是集成电路到印刷电路板之间的电感很小，第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。
在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求，凸点的尺寸不仅越做越小，而且分布也越来越密集。申请号为03140656的中国专利申请文件提供了一种微细间距倒装焊凸点电镀制备技术，能够满足焊球边间距50um以上，焊球直径在50至300um的要求，但是，在晶片级封装中，连接点的分布更加密集，因此，需要对用于形成凸点的连接点进行再分布，避免过多的凸点互相接触导致凸点之间短路。所谓的凸点再分布就是将晶片上做好的需要形成连接点的开口重新进行分布，转移至晶片的其它位置，并形成凸点，以实现凸点的合理分布。
现有技术中凸点制作之前的结构参考附图1所示，晶片10在进入凸点制作工艺之前，晶片10上已经完成钝化层11和焊盘12的形成工艺，其中，钝化层11形成有开口，焊盘12位于钝化层11的开口处，凸点就形成在焊盘12之上。为了将连接点进行再分布，需要将连接点下的焊盘以及钝化层的开口进行再分布，本发明中，将进行再分布的焊盘和钝化层以及钝化层开口称为再分布结构。
参考附图2所示，在焊盘12以及钝化层11上形成第一绝缘层13，所述第一绝缘层13的材料为苯并环丁烯树脂(Benzocyclobutene，BCB)，之后，在所述第一绝缘层13上形成第二开口16，第二开口16的位置与焊盘12的位置相对应。
参考附图3所示，在第一绝缘层13上以及第二开口16内形成金属层14，所述金属层14为铜，金属层14要求完全覆盖第二开口16并在第一绝缘层13上延伸至再分布凸点的位置，之后，参考附图4所示，在金属层14以及第一绝缘层13上形成第二绝缘层15，并在第二绝缘层15上形成第三开口17，第三开口17的位置即为需要形成再分布凸点的位置。最后，按照现有技术，在第三开口17以及第二绝缘层15上形成凸点下金属层(Under-Bump Metallurgy；UBM)，并沉积凸点焊料，回流焊料形成凸点。
上述再分布凸点的结构复杂，形成步骤较多，工艺复杂，而且再分布路线即金属层14采用铜，而铜在空气中比较容易发生氧化，导致金属铜表面变得粗糙。
发明内容
本发明解决的问题是现有技术凸点再分布凸点的结构复杂，工艺步骤较多，并且再分布路线采用的金属比较容易被腐蚀的缺陷。
为解决上述问题，本发明提供一种再分布结构，包括：表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片表面；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布。
本发明还提供一种再分布结构的形成方法，包括：提供表面具有第一钝化层的晶片，第一钝化层具有第一开口；在晶片的第一钝化层表面形成再分布金属层，填充第一开口并覆盖第一钝化层；在再分布金属层表面形成第二钝化层；在第二钝化层上形成与第一开口错开分布的第二开口，暴露出再分布金属层。
进一步，本发明提供一种再分布凸点，包括：提供表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片表面；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布；凸点下金属层，位于第二开口内并覆盖再分布金属层；凸点，位于凸点下金属层上。
本发明还提供一种再分布凸点的形成方法，包括：提供表面具有第一钝化层的晶片，第一钝化层具有第一开口；在晶片的第一钝化层表面形成再分布金属层，填充第一开口并覆盖第一钝化层；在再分布金属层表面形成第二钝化层；在第二钝化层上形成与第一开口错开分布的第二开口，暴露出再分布金属层；在第二开口内形成覆盖再分布金属层的凸点下金属层；在凸点下金属层上形成再分布凸点。
其中，在凸点下金属层上形成再分布凸点的工艺包括：在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口，光刻胶开口位置与第二开口对应；在光刻胶开口位置的凸点下金属层上形成焊料；去除光刻胶和凸点下金属层；回流焊料形成再分布凸点。
与现有技术相比，本发明具有以下优点：
1、再分布结构以及再分布凸点的结构简单，形成再分布结构以及再分布凸点的工艺步骤少，工艺简单。
2、采用金属铝作为再分布金属线，在空气中不容易被腐蚀，提高了工艺的稳定性。
附图说明
图1至图4是现有技术再分布凸点的工艺流程结构示意图；
图5至图8为本发明形成再分布结构以及再分布凸点的工艺流程截面结构示意图；
图9为本发明再分布凸点结构的俯视放大结构示意图。
具体实施方式
针对本发明所采用的铅锡合金凸点制作方法，下面结合附图和实施例做一详细说明。
本发明的本质在于提供一种再分布结构以及一种再分布凸点，用于将晶片上设定的连接点进行再分布，在连接点上形成凸点时实现凸点的合理布局，避免凸点之间短路。
首先，本发明提供一种再分布结构，包括：表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片表面；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布。
所述再分布结构的形成方法，包括：提供表面具有第一钝化层的晶片，第一钝化层具有第一开口；在晶片的第一钝化层表面形成再分布金属层，填充第一开口并覆盖第一钝化层；在再分布金属层表面形成第二钝化层；在第二钝化层上形成与第一开口错开分布的第二开口，暴露出再分布金属层。
下面参考附图5至附图7堆本发明形成的再分布结构及其形成方法做详细描述。
如图5所示，提供晶片100，所述晶片100表面具有第一钝化层110，第一钝化层110具有第一开口120。所述晶片100已经形成有若干半导体器件以及所需的布线结构，材料可以是硅、硅锗或者绝缘体上硅等各种半导体材料。第一钝化层110位于晶片100的表面，用于保护晶片100在封装过程中不被损坏。第一钝化层110的材料例如氧化硅，氮化硅，氮氧化硅等绝缘材料以及苯并环丁烯树脂(Benzocyclobutene，BCB)或者聚酰亚胺(polyimide)等各种有机高分子绝缘材料。
所述第一开口120位于第一钝化层110内，并暴露出晶片100的表面，在制作凸点的工艺之前，晶片上形成有一个以上的开口，用于在封装工艺中在开口位置形成连接点，所述连接点用于形成凸点或者其它的布线连接。但是，随着器件越做越小，并且晶片内的器件也越来越多，电路结构也越来越负责，需要制作的凸点也越来越多，为了保证凸点的电连接性能，凸点的尺寸也不可能无限的减小，因此，在需要形成凸点较多的情况下，如果仍然在原来设定的形成连接点的开口位置形成凸点，就会发生凸点之间互相接触，造成短路现象，因此，必须进行凸点的再分布，将比较密集的部分凸点分布至晶片的其它位置，以保证凸点的合理布局。例如附图9所示，焊盘200和焊盘201的位置即为晶片上设定的连接点位置，并且所述焊盘200和焊盘201的位置即为晶片上形成的第一开口的位置，如果直接在焊盘200和201上形成凸点，肯定会发生凸点之间短路的现象，因此，通过图中所示的分布线202将形成凸点的位置重新分布至附图中203的位置，并在所示位置形成凸点。
附图5至附图7所示即为从晶片上设定的连接点位置至再分布凸点位置的截面结构示意图，反映在图9中就是从焊盘201的位置沿分布线202直到再分布凸点对应的位置203的截面结构示意图。
参考附图6，在第一开口120以及第一钝化层110上形成再分布金属层130，所述再分布金属层为或者铝，本发明优选采用铝，这是因为金属铝在与空气接触的时候不容易被腐蚀。
参考附图7所示，在再分布金属层130上形成第二钝化层150，所述第二钝化层150较好的为苯并环丁烯树脂(Benzocyclobutene，BCB)或者聚酰亚胺(polyimide)等各种有机高分子绝缘材料，之后，在第二钝化层150上形成第二开口160，第二开口160的位置即为需要形成再分布凸点的位置，第二开口160应该暴露出再分布金属层130，以保证在第二开口160位置上形成凸点，并且使在第二开口160位置上形成的开口与再分布金属层良好接触。
由此，本发明即形成了所述的再分布结构，如图7所示，包括表面具有第一钝化层110的晶片100；位于第一钝化层100内第一开口120；位于第一钝化层100上并填充第一开口120的再分布金属层；覆盖再分布金属层130的第二钝化层150以及位于第二钝化层150内，并暴露出再分布金属层130的第二开口160，第二开口160与第一开口120错开分布，用于形成再分布凸点。
进一步，本发明提供一种再分布凸点，包括：提供表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片表面；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布；凸点下金属层，位于第二开口内并覆盖再分布金属层；凸点，位于凸点下金属层上。
再分布凸点的形成方法，包括：提供表面具有第一钝化层的晶片，第一钝化层具有第一开口；在晶片的第一钝化层表面形成再分布金属层，填充第一开口并覆盖第一钝化层；在再分布金属层表面形成第二钝化层；在第二钝化层上形成与第一开口错开分布的第二开口，暴露出再分布金属层；在第二开口内形成覆盖再分布金属层的凸点下金属层；在凸点下金属层上形成再分布凸点。
在图7所示再分布结构的基础上，即可在第二开口形成再分布凸点。参考附图8所示，以附图7为基础，在第二开口160内形成覆盖再分布金属层130的凸点下金属层170，所述凸点下金属层170可以是钛、钛-钨合金、铜、镍等，可以通过溅射或者蒸发工艺形成，形成凸点下金属层170的工艺为本领域技术人员熟知的现有技术。
之后，在凸点下金属层170上形成凸点180。凸点180的形成工艺可以使用现有技术中任何常规形成凸点的工艺。本发明给出一种具体实施方式，仅仅为了更好的实现本发明。
在凸点下金属层上形成再分布凸点的工艺包括：在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口，光刻胶开口位置与第二开口对应；在光刻胶开口位置的凸点下金属层上形成焊料；去除光刻胶和凸点下金属层；回流焊料形成再分布凸点。
所述焊料可以是现有技术中的各种含铅或者不含铅的合金焊料，例如铅锡合金、银锡合金以及金基或者铜基合金焊料。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种用于晶片级封装的再分布凸点，其特征在于，包括：提供表面具有第一钝化层的晶片；第一开口，位于第一钝化层内并暴露出晶片上的布线层；再分布金属层，位于第一钝化层上并填充第一开口；第二钝化层，覆盖再分布金属层；第二开口，位于第二钝化层内，并暴露出再分布金属层，第一开口和第二开口错开分布；凸点下金属层，位于第二开口内并覆盖再分布金属层；凸点，位于凸点下金属层上。
2.根据权利要求1所述的用于晶片级封装的再分布凸点，其特征在于，所述再分布金属层材料为铝。
3.根据权利要求1所述的用于晶片级封装的再分布凸点，其特征在于，所述第二钝化层为苯并环丁烯树脂或者聚酰亚胺。
4.根据权利要求1所述的用于晶片级封装的再分布凸点，其特征在于，所述第一钝化层为氮化硅或者氧化硅。
5.一种用于晶片级封装的再分布凸点的形成方法，其特征在于，包括：提供表面具有第一钝化层的晶片，第一钝化层具有第一开口，所述第一开口，位于第一钝化层内并暴露出晶片上的布线层；在晶片的第一钝化层表面形成再分布金属层，填充第一开口并覆盖第一钝化层；在再分布金属层表面形成第二钝化层；在第二钝化层上形成与第一开口错开分布的第二开口，暴露出再分布金属层；在第二开口内形成覆盖再分布金属层的凸点下金属层；在凸点下金属层上形成再分布凸点。
6.根据权利要求5所述的用于晶片级封装的再分布凸点的形成方法，其特征在于，所述再分布金属层材料为铝。
7.根据权利要求5所述的用于晶片级封装的再分布凸点的形成方法，其特征在于，所述第二钝化层为苯并环丁烯树脂或者聚酰亚胺。
8.根据权利要求5所述的用于晶片级封装的再分布凸点的形成方法，其特征在于，所述第一钝化层为氮化硅或者氧化硅。
9.根据权利要求5所述的用于晶片级封装的再分布凸点的形成方法，其特征在于，在凸点下金属层上形成再分布凸点的工艺包括：在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口，光刻胶开口位置与第二开口对应；在光刻胶开口位置的凸点下金属层上形成焊料；去除光刻胶和凸点下金属层；回流焊料形成再分布凸点。
CN2007100402372A 2007-04-24 2007-04-24 再分布结构及其制作方法和再分布凸点及其制作方法 Active CN101295688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100402372A CN101295688B (zh) 2007-04-24 2007-04-24 再分布结构及其制作方法和再分布凸点及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100402372A CN101295688B (zh) 2007-04-24 2007-04-24 再分布结构及其制作方法和再分布凸点及其制作方法

Publications (2)

Publication Number Publication Date
CN101295688A CN101295688A (zh) 2008-10-29
CN101295688B true CN101295688B (zh) 2011-05-11

Family

ID=40065849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100402372A Active CN101295688B (zh) 2007-04-24 2007-04-24 再分布结构及其制作方法和再分布凸点及其制作方法

Country Status (1)

Country Link
CN (1) CN101295688B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412143A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺
CN102420148B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN102945840B (zh) * 2012-11-22 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
CN1427475A (zh) * 2001-12-18 2003-07-02 联华电子股份有限公司 在低k互连上集成电线焊接的熔丝结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
CN1427475A (zh) * 2001-12-18 2003-07-02 联华电子股份有限公司 在低k互连上集成电线焊接的熔丝结构及其制造方法

Also Published As

Publication number Publication date
CN101295688A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
CN102376668B (zh) 覆晶封装结构以及半导体芯片
US6841872B1 (en) Semiconductor package and fabrication method thereof
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US7932601B2 (en) Enhanced copper posts for wafer level chip scale packaging
KR100541827B1 (ko) 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
US9437564B2 (en) Interconnect structure and method of fabricating same
US9368462B2 (en) Methods and apparatus of packaging semiconductor devices
US20110266670A1 (en) Wafer level chip scale package with annular reinforcement structure
US9997480B2 (en) Method of forming a semiconductor device including strain reduced structure
US9812430B2 (en) Package on-package method
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
US20090200675A1 (en) Passivated Copper Chip Pads
US20090174069A1 (en) I/o pad structure for enhancing solder joint reliability in integrated circuit devices
US8237279B2 (en) Collar structure around solder balls that connect semiconductor die to semiconductor chip package substrate
CN101295688B (zh) 再分布结构及其制作方法和再分布凸点及其制作方法
CN110767608A (zh) 半导体封装结构和用于制作半导体封装结构的方法
US9576888B2 (en) Package on-package joint structure with molding open bumps
US7176117B2 (en) Method for mounting passive components on wafer
CN103915397B (zh) 多裸晶、高电流晶圆级封装
KR20090011713A (ko) 반도체 장치 및 그 제조 방법
CN104425419B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant