CN101882589B - 集成电路结构的形成方法 - Google Patents

集成电路结构的形成方法 Download PDF

Info

Publication number
CN101882589B
CN101882589B CN2010101740772A CN201010174077A CN101882589B CN 101882589 B CN101882589 B CN 101882589B CN 2010101740772 A CN2010101740772 A CN 2010101740772A CN 201010174077 A CN201010174077 A CN 201010174077A CN 101882589 B CN101882589 B CN 101882589B
Authority
CN
China
Prior art keywords
separator
layer
opening
metal level
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101740772A
Other languages
English (en)
Other versions
CN101882589A (zh
Inventor
陈宪伟
陈英儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/762,558 external-priority patent/US8723325B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101882589A publication Critical patent/CN101882589A/zh
Application granted granted Critical
Publication of CN101882589B publication Critical patent/CN101882589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种形成集成电路结构方法。在此方法中，首先提供半导体基材，此半导体基材具有形成在第一隔离层上的第一金属层。接着，形成第二隔离层，此第二隔离层具有第一金属镶嵌开口，此第一金属镶嵌开口具有形成在第一开口中的第二隔离层部分。然后，沉积光刻胶层来填充第一开口，接着并将光刻胶层图案化，以形成用以蚀刻第二金属镶嵌开口的蚀刻掩膜。然后，蚀刻第二开口至第二隔离层的一部分中，此第二开口暴露出第一金属层的一部分。接着，形成第二金属层，以包含填充第一和第二镶嵌开口，此第一和第二镶嵌开口嵌入第二隔离层部分。然后，平坦化第二金属层并形成钝化层于第二隔离层和第二金属层上，其中钝化层部分地覆盖第二金属层。

Description

集成电路结构的形成方法
技术领域
本发明一般是有关于一种半导体焊垫结构的制作，特别是有关于一种形成具有强化的可靠度的焊垫结构的方法与结构。
背景技术
当半导体装置在几何尺寸上持续缩小时，使用覆晶技术的具有接合线和焊料凸块结构的半导体焊垫结构也持续面对新的挑战。装置缩小化所造成的结果是，主动电路元件间的内连接的电阻-电容时间常数(RC time constant)可达到的芯片速度-功率乘积(speed-power product)的影响越来越大。一个挑战采用极低介电常数(extreme low-k；ELK)材料于半导体焊垫结构中，以减少电阻-电容延迟(RC delay)和寄生电容。极低介电常数材料一般具有低于约2.5的介电常数值。然而，随着介电常数值变小，根据一般原则，介电材料的强度也会变小，而且这些极低介电常数材料在机械性方面会比已知的二氧化硅层更脆弱。因此，很多极低介电常数材料极易裂开，或缺乏承受一些机械制程所需的强度，例如：当焊垫结构被施加外力时。举例而言，在接合测试中，位于上方的焊垫承受一大的接合力(bonding force)，此接合力可导致缺陷结构或下方金属间介电质层(inter-metal dielectric；IMD)裂开。这些打线和其它接合制程诱发机械性和温度性的应力于焊垫中或附近，包含有位于焊垫下方的导电层和介电层中。
当装置在制造、组合、封装、测试以及处理期间经历热循环时，这些裂痕也可能会发生。再者，由于不同半导体芯片材料间的热膨胀系数(coefficients ofthermal expansion；CTE)的差异，这些裂痕会扩散。这些位于焊垫下方各种材料层的裂痕和剥离可对装置的性能和可靠度造成不良影响。
由于在读过下列详细说明后这些原因以及其它原因将会变得明显，有需要提供一种改良的焊垫结构和制造方法，其可避免与已知焊垫结构有关的可靠度问题。此方法应是低成本并使用既有的制造设备，因而不需要新设备的投资。
发明内容
本发明的一方面是在提供一种集成电路结构与其形成方法，借以增加承受应力及热循环作用的能力。
根据本发明的一实施例，在此形成集成电路结构的方法中，首先形成第一金属层于基材的第一隔离层上。接着，形成第二图案化隔离层于基材上，第二图案化隔离层具有位于第二图案化隔离层中的金属镶嵌(damascene)开口，以暴露出第一金属层的一部分，金属镶嵌开口具有形成于金属镶嵌开口中的第二隔离层部分。然后，以第二金属层来填充金属镶嵌开口，以将第二隔离层部分嵌入第二金属层。接着，形成钝化层于第二图案化隔离层和第二金属层上，其中钝化层部分地覆盖第二金属层。
根据本发明的另一实施例，在前述的方法中，首先提供半导体基材，此半导体基材具有形成于第一隔离层上的第一金属层。然后，形成具有第一镶嵌开口的第二隔离层，此第一镶嵌开口具有形成于第一镶嵌开口中的第二隔离层的一部分。接着，沉积一光刻胶层来填充第一镶嵌开口，并图案化光刻胶层，以形成用以蚀刻第二镶嵌开口的蚀刻掩膜。然后，蚀刻第二镶嵌开口至第二隔离层的一部分中，第二镶嵌开口暴露出第一金属层的一部分。接着，形成第二金属层，以包含将第一和第二镶嵌开口填充，使第二隔离层部分嵌入第二金属层中。然后，平坦化第二基属层。接着，形成钝化层于第二隔离层和第二金属层上，其中钝化层是部分地覆盖第二金属层。
本发明一些实施例的优点为焊垫结构可比已知使用极低介电常数的介电层的焊垫更为强固以及在机械性上更牢靠。通过将USG制成的第二隔离层部分嵌入至由USG制成的镶嵌结构和铜焊垫(第一金属层和第二金属层)中，由USG制成的第二隔离层部分扮演了应力缓冲器的角色。具有此应力缓冲器的焊垫结构更能承受来自接合、制造、组装、封装、处理和测试等制程的应力及热循环，并因此更能抵抗发生在焊垫下方各种不同材料层的破裂和剥离。
本发明实施例的另一优点为制造焊垫结构的方法可利用现有的制造设备来进行，如此便不需要新设备的投资。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，上文特举一较佳实施例，并配合所附附图，作详细说明如下：
图1至图6是绘示根据本发明的例示性实施例，在各种不同制造阶段中的半导体装置的焊垫结构的一部分的剖面图。
【主要元件符号说明】
10：半导体装置            20：基材
30：第一隔离层            40：第一金属层
50：第二隔离层            55：沟渠开口
60：图案化光刻胶层        65：介层窗开口
70：第二图案化光刻胶层    75：隔离层部分
80：第二金属层            90：钝化层
100：凸块下冶金层         110：焊料凸块
D：距离                   T1：厚度
T2：厚度                  T3：厚度
具体实施方式
在以下的叙述中，提出许多特定的细节，以提供本发明彻底的了解。然而，本领域具有通常技艺者可了解到本发明可在没有这些特定细节的情况下实施。在一些例子中，并未详细说明众所皆知的结构和制程，以避免对本发明产生不必要的混淆。
整篇说明书中所提到的“一实施例”或“实施例”是表示与实施例有关的具体特征、结构或性质被本发明的至少一实施例所包含。因此，在整篇说明书中各种不同地方所出现的词汇“在一实施例中”或“在实施例中”并不需全部参照至相同的实施例。再者，特别的特征、结构或特征可使用任何合适的方式结合至一或多个实施例中。应察知的是，下列的附图并非按比例绘制，更确切地说，这些附图仅仅是用来图解说明而已。
图1是绘示根据本发明一例示性实施例的处于制造阶段中的半导体装置10的焊垫结构的一部分的剖面示意图。半导体装置10包含基材20，基材20可包含如硅、锗和钻石的基本半导体。基材20可包含例如碳化硅、砷化镓、砷化铟、磷化铟或其组合物的化合物半导体。基材20可包含如硅锗、硅锗碳化物(Silicon Germanium Carbide)、磷砷化镓(Gallium Arsenic Phosphide)、镓铟磷化合物(Gallium Indium Phosphide)或其组合物的合金半导体。再者，基材20可包含绝缘层上覆硅(Silicon-On-Insulator；SOI)结构。
如同习于此技艺者所了解，基材20可包含主动和被动元件以及多种不同的导电层和介电层。如图1所示，顶金属层或第一金属层40形成于第一隔离层30上。第一金属层40可包含铜、铜合金、钨铝或其合金，并通过已知的制程来形成，第一金属层40包含沿着第一隔离层30和第一金属层40的界面分布的阻障层(未绘示)。第一隔离层30包含介电材料。此介电材料可包含氧化硅、氟硅玻璃(Fluorosilicate；FSG)、极低介电常数(extreme low-k)材料或上述材料的组合物。此极低介电常数材料可被定义为具有实质小于2.5的介电常数的材料。极低介电常数材料可包含具有多孔结构的氧化硅基材料，例如：碳掺杂的氧化硅、有机硅酸盐玻璃(organo-silicate glass；OSG)、黑钻石(美国加州圣塔克莱拉应用材料公司的产品)、干胶(Xerogel)、气胶(Aerogel)、掺氟的非晶系碳膜(amorphous fluorinated carbon)、聚对二甲基苯(Parylene)、苯环丁烯(bis-benzocyclobutenes；BCB)、高分子低介电材料(SiLK；陶氏化学公司的产品)、聚酰亚胺(polyimide)和/或其它材料。第一隔离层30可通过化学气相沉积(Chemical Vapor Deposition；CVD)制程来形成，此化学气相沉积制程是例如：低压化学气相沉积(Low Pressure Chemical Vapor Deposition；LPCVD)或等离子辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition；PECVD)。
接着，通过已知的化学气相沉积制程(例如低压化学气相沉积或等离子辅助化学气相沉积)来形成蚀刻终止层(未绘示)于部分的第一隔离层30和第一金属层40上。此蚀刻终止层可包含氮化硅(例如：SiN、Si3N4)、氮氧化硅(SiON)、碳化硅(例如：SiC)和其它的材料。
请仍参照图1，半导体装置10还包含形成于第一金属层40和第一隔离层30上的第二隔离层50。第二隔离层50为介电质层，其所包含例如：硅酸盐玻璃、氮化硅(SiN)、掺杂硼的硅酸盐玻璃(BSG)、掺杂磷的硅酸盐玻璃(PSG)、掺杂硼和磷的硅酸盐玻璃(BPSG)、聚酰亚胺、苯环丁烯、聚对二甲苯、类钻碳、甲基环戊烯酮醇、碳化氟、含甲基的硅酸盐、含氢的硅酸盐、纳米氧化硅或碳掺杂的二氧化硅。第二隔离层50可通过已知的制程，例如化学气相沉积、物理气相沉积(Physical Vapor Deposition；PVD)或旋转涂布(spin coating)，来形成实质介于2000埃(Angstrom)至15000埃的厚度，以容许镶嵌(damascene)结构(例如双镶嵌结构)的形成；及后续的第二隔离层50的回磨(polish back)以移除后续沉积的金属层(例如铜/铜合金)。在其它的实施例中，第二隔离层50可具有实质为7000埃至10000埃的厚度。
根据本发明的一实施例，形成一双镶嵌结构于半导体装置10中。双镶嵌结构可通过几种方式来形成，例如：先蚀刻介层窗(via-first)法、先蚀刻沟渠(trench first)法、埋孔(buried-via)法(亦称为自我对准式双镶嵌)以及其它的方法。根据本发明的一例示性的实施例，图1至图6绘示根据先蚀刻沟渠方式的半导体装置10的双镶嵌结构的形成。然而，习于此技艺者可了解到，本发明可通过其它双镶嵌形成方式来实施。
请仍参照图1，光刻胶层是通过如旋转涂布(spin-on)的方法而被涂布于半导体装置10上。接着，使用光罩(掩膜或屏蔽)来图案化光刻胶层，以形成沟渠图案。例示性光学微影(photolithography)图案化制程可包含软烤(softbaking)、光罩对准、曝光图案、曝光后烘烤、光刻胶显影、与硬烤(hard baking)。光学微影图案化也可由如无掩膜光学微影法(maskless photolithography)、电子束写入(electron-beam writing)、离子束写入(ion-beam writing)和分子压印(molecular imprint)的其它方法所实施或取代。经过显影后，图案化光刻胶层60便会形成为如图1所示。
使用图案化光刻胶层60为沟渠掩膜来蚀刻第二隔离层50，以转移沟渠图案至第二隔离层50。例如，可通过使用已知的干式蚀刻化学物(例如反应式离子蚀刻(reactive ion etch；RIE))的干式蚀刻来蚀刻第二隔离层50。举例而言，可使用包含有氟化碳(fluorocarbons)和/或过氟化碳(perfluorocarbons)及氧或氮的蚀刻化学物干式回蚀制程中。
在以已知的湿式剥除(wet stripping)制程和/或干式灰化(dry ashing)制程来去除图案化光刻胶层60后，形成例如具有第一镶嵌开口或沟渠开口55的图案化第二隔离层50，如图2所示。根据形成于光罩中的图案，沟渠开口55具有形成于其中的第二隔离层部分75。根据本发明的一实施例，第二隔离层75实质形成于沟渠开口55的中间。如将进一步于以下解说，将第二隔离层部分75实质形成于开口55的中间可让第二隔离层部分75能更佳地做为应力缓冲，因而当半导体装置10经历接合、制造、组装和测试制程时，可抗裂和抗剥离。在其它的实施例中，第二隔离层部分75是形成于偏离沟渠开口55中间的位置。
将第二光刻胶层沉积于图案化第二隔离层50上，以包含填充沟渠开口55，并被位于沟渠开口55上方的介层窗光罩(掩膜或屏蔽)所图案化，以形成介层窗图案。介层窗光罩对准并邻近于第二隔离层部分75以形成介层窗图案。例示性光学微影图案化制程亦可包含软烤、光罩对准、曝光图案、曝光后烘烤、光刻胶显影、与硬烤。光学微影图案化也可被如无掩膜光学微影法、电子束写入、离子束写入和分子拓印的其它方法所实施或取代。
如图3所示，在显影步骤后，形成第二图案化光刻胶层70于半导体装置10上。根据一实施例，接着使用图案化光刻胶层70做为相邻并对准于第二隔离层部分75的介层窗掩膜来蚀刻第二隔离层50，以转移介层窗图案至第二隔离层50。第二隔离层50被蚀刻至暴露出第一金属层40的一部分。可通过使用干式蚀刻化学物的干式蚀刻来蚀刻第二隔离层50。举例而言，可使用包含有氟化碳和/或过氟化碳及氧或氮的蚀刻化学物干式回蚀制程中。
在以已知的湿式剥除(wet stripping)制程和/或干式灰化(dry ashing)制程来去除图案化光刻胶层70后，形成具有沟渠开口55和第二镶嵌开口或介层窗开口65的第二隔离层50，此沟渠开口55、第二镶嵌开口或介层窗开口65位于第二隔离层部分75的任一侧，第二隔离层50如图4所绘示。
请参照图5，在沉积铜层以填充镶嵌开口(即渠开口55和介层窗开口65)之前，沉积阻障层(未绘示)以沿着镶嵌开口分布来做成为内衬层。阻障层可通过物理气相沉积制程来沉积，且包含难熔金属，例如钽(Ti)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、铬(Cr)、氮化铬(CrN)、氮化钽硅(TaSiN)、氮化钛硅(TaSiN)以及氮化钨硅(WSiN)。在障壁层形成后，例如，可通过物理气相沉积或化学气相沉积制程来接着将铜种子层(未绘示)沉积于障壁层上。接着，进行金属填充制程，例如电镀(Electrochemical Plating；ECP)制程，以毯状沉积第二金属层80来填充镶嵌开口并将第二隔离层部分75嵌入至第二金属层80中。第二金属层80可包含铜、铜合金、钨铝或上述金属的合金。可了解到，铜焊垫包含第一金属层40和第二金属层80。通过将第二隔离层75嵌入至镶嵌结构和铜焊垫(第一金属层40和第二金属层80)中，第二隔离层部分75可做为应力缓冲。具有此应力缓冲的半导体装置10更能承受接合、制造、组装、封装、应力、处理和测试所引起的应力及热循环，并因此更能抵抗在焊垫下方各种不同层面上所产生的破裂和剥离。
在铜电镀沉积后，进行已知的平坦化制程，例如化学研磨(ChemicalMechanical Polishing；CMP)制程，来移除第二金属层80位于镶嵌沟渠层级上方的多余部分。在本发明一实施例中，在平坦化制程后，第二隔离层部分75的厚度T1实质等于沟渠开口55的厚度T2。然而，这并未将蚀刻终止层的厚度考虑进去。在另一实施例中，介层窗开口65的厚度T3实质等于距离D，距离D是指从第二隔离层部分75顶端至被平坦化的第二金属层80顶端的距离。在其它一些实施例中，距离D大于厚度T3。
在半导体装置10上想要形成焊料凸块的地方，从图5所示的步骤继续进行制程。钝化层90沉积于半导体装置10的第二隔离层50和第二金属层80上。在通过已知的光学微影法来图案化和显影后，钝化层90具有形成于其中的开口，此开口暴露出第二金属层80的一部分，即接触垫。钝化层90的材料是例如未掺杂的硅酸盐玻璃、氮化硅、二氧化硅和氮氧化硅。在一实施例中，钝化层90具有实质为1500埃至15000埃的厚度。在其它的实施例中，钝化层90具有实质为6000埃至10000埃的厚度。第二金属层80是在基材20中的电性内连接体(未绘示)间建立电性接触至稍后将形成的上方焊料层。
在暴露出第二金属层80的一部分的钝化层90形成于基材20上后，接着沉积多个凸块下冶金(under bump metallurgy；UBM)层100。凸块下冶金层100是通过如溅镀、气相沉积、无电镀(electroless plating)或电镀(electroplating)的方法来沉积于钝化层90和第二金属层80上，以容许稍后沉积的焊料层对最上方凸块下冶金层有较好的接合与润湿。在通过已知的光学微影制程来蚀刻并图案化后，被图案化与蚀刻的凸块下冶金层100如图6所示。然后，焊料凸块110通过回焊焊料来形成于凸块下冶金层100上。
在半导体装置10上想要利用接合线(未绘示)来附接另一微电子装置的位置，例如晶粒封装的位置，将导电层(例如铝)(未绘示)形成于钝化层90上，并将接合线附接到导电层上。接合线可利用接合制程，例如超音波楔形接合(ultrasonic wedge bonding)之类的方法，来接合到导电层上。
本发明一些实施例的优点为焊垫结构可比已知使用极低介电常数的介电层的焊垫更为强固以及在机械性上更牢靠。通过将USG制成的第二隔离层部分75嵌入至由USG制成的镶嵌结构和铜焊垫(第一金属层40和第二金属层80)中，由USG制成的第二隔离层部分75扮演了应力缓冲器的角色。具有此应力缓冲器的焊垫结构更能承受来自接合、制造、组装、封装、处理和测试等制程的应力及热循环，并因此更能抵抗发生在焊垫下方各种不同材料层的破裂和剥离。
本发明实施例的另一优点为制造焊垫结构的方法可利用现有的制造设备来进行，如此便不需要新设备的投资。
虽然本发明已以数个实施例揭露如上，然其并非用以限定本发明，在本发明所属技术领域中任何具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (10)

1.一种形成一集成电路结构的方法，其特征在于，包含：
形成一第一金属层于一基材的一第一隔离层上；
形成一图案化第二隔离层于该基材上，该图案化第二隔离层具有位于该图案化第二隔离层中的一金属镶嵌开口，该金属镶嵌开口具有形成于该金属镶嵌开口中的一第二隔离层部分，该第二隔离层部分为该图案化第二隔离层的一部分；
沉积一光刻胶层来填充该金属镶嵌开口，并图案化该光刻胶层，以形成用以蚀刻该金属镶嵌开口的一蚀刻掩膜；
蚀刻该金属镶嵌开口至该图案化第二隔离层的一部分中，并暴露出该第一金属层的一部分；
以一第二金属层来填充该金属镶嵌开口，以将该第二隔离层部分嵌入该第二金属层；以及
形成一钝化层于该图案化第二隔离层和该第二金属层上，其中该钝化层部分地覆盖该第二金属层。
2.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，该第二隔离层的材料选自由未掺杂的硅酸盐玻璃、氮化硅、掺杂硼的硅酸盐玻璃、掺杂磷的硅酸盐玻璃、掺杂硼和磷的硅酸盐玻璃、聚酰亚胺、苯环丁烯、聚对二甲苯、类钻碳、甲基环戊烯酮醇、碳化氟、含甲基的硅酸盐、含氢的硅酸盐、纳米氧化硅、或碳掺杂的二氧化硅及其组合物所组成的一群组。
3.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，该第二隔离层部分具有介于2000埃至15000埃间的一厚度。
4.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，该镶嵌开口具有一双镶嵌结构之一沟渠和一介层窗。
5.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，该第二金属层的材料选自由铜、铜合金、钨铝所组成的一群组。
6.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，还包含在形成该钝化层之前，平坦化该第二金属层。
7.根据权利要求1所述的形成一集成电路结构的方法，其特征在于，还包含：
形成一凸块下冶金层于该钝化层上，该凸块下冶金层与该第二金属层接触；以及
形成一焊料凸块于该凸块下冶金层上。
8.根据权利要求6所述的形成一集成电路结构的方法，其特征在于，还包含：
形成一导电层于该钝化层上；以及
附加一接合线至该导电层。
9.一种形成一集成电路结构的方法，其特征在于，包含：
提供一半导体基材，该半导体基材具有形成于一第一隔离层上的一第一金属层；
形成具有一第一镶嵌开口的一第二隔离层，该第一镶嵌开口具有形成于该第一镶嵌开口中的该第二隔离层的一部分；
沉积一光刻胶层来填充该第一镶嵌开口，并图案化该光刻胶层，以形成用以蚀刻一第二镶嵌开口的一蚀刻掩膜；
蚀刻该第二镶嵌开口至该第二隔离层的一部分中，该第二镶嵌开口暴露出该第一金属层的一部分；
形成一第二金属层，以包含填充该第一和第二镶嵌开口，使该第二隔离层部分嵌入该第二金属层中；
平坦化该第二金属层；以及
形成一钝化层于该第二隔离层和该第二金属层上，其中该钝化层部分地覆盖该第二金属层。
10.根据权利要求9所述的形成一集成电路结构的方法，其特征在于，该第二隔离层的材料选自由未掺杂的硅酸盐玻璃、氮化硅、掺杂硼的硅酸盐玻璃、掺杂磷的硅酸盐玻璃、掺杂硼和磷的硅酸盐玻璃、聚酰亚胺、苯环丁烯、聚对二甲苯、类钻碳、甲基环戊烯酮醇、碳化氟、含甲基的硅酸盐、含氢的硅酸盐、纳米氧化硅、或碳掺杂的二氧化硅及其组合物所组成的一群组。
CN2010101740772A 2009-05-06 2010-05-06 集成电路结构的形成方法 Active CN101882589B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17598409P 2009-05-06 2009-05-06
US61/175,984 2009-05-06
US12/762,558 US8723325B2 (en) 2009-05-06 2010-04-19 Structure and method of forming a pad structure having enhanced reliability
US12/762,558 2010-04-19

Publications (2)

Publication Number Publication Date
CN101882589A CN101882589A (zh) 2010-11-10
CN101882589B true CN101882589B (zh) 2013-01-16

Family

ID=43054556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101740772A Active CN101882589B (zh) 2009-05-06 2010-05-06 集成电路结构的形成方法

Country Status (1)

Country Link
CN (1) CN101882589B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059109B2 (en) * 2012-01-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package
CN111128770B (zh) * 2019-12-16 2021-08-24 华虹半导体(无锡)有限公司 铝垫的形成方法以及包含铝垫的器件
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
US6426555B1 (en) * 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
CN1694247A (zh) * 2004-04-30 2005-11-09 育霈科技股份有限公司 封装的结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370238B1 (ko) * 2000-10-20 2003-01-30 삼성전자 주식회사 반도체 소자의 본드패드 및 그 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
US6426555B1 (en) * 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
CN1694247A (zh) * 2004-04-30 2005-11-09 育霈科技股份有限公司 封装的结构

Also Published As

Publication number Publication date
CN101882589A (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
US11004832B2 (en) System, structure, and method of manufacturing a semiconductor substrate stack
US9911707B2 (en) Structure and method of forming a pad structure having enhanced reliability
US9330974B2 (en) Through level vias and methods of formation thereof
US8816491B2 (en) Stacked integrated chips and methods of fabrication thereof
CN100501969C (zh) 形成互连结构和半导体器件的方法
US8860225B2 (en) Devices formed with dual damascene process
KR100568257B1 (ko) 듀얼 다마신 배선의 제조방법
US8643149B2 (en) Stress barrier structures for semiconductor chips
JP4162241B2 (ja) 犠牲無機ポリマ金属間誘電体を用いたダマシン配線およびビア・ライナ
US7786584B2 (en) Through substrate via semiconductor components
JP5186392B2 (ja) 界面キャップ構造体を用いて最終レベル銅・ｃ４間接続部を形成する方法
CN101882589B (zh) 集成电路结构的形成方法
KR102555614B1 (ko) Soic 상의 비활성 구조물
US20240006352A1 (en) Bonding Structure with Stress Buffer Zone and Method of Forming Same
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
JP2003258014A (ja) 半導体表面上に金属バンプを形成する方法
US9607926B2 (en) Probe pad design to reduce saw defects
TWI793597B (zh) 半導體裝置及其製造方法
CN116936534A (zh) 半导体器件及其形成方法
CN117088329A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant