CN105789368B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN105789368B CN105789368B CN201410812116.5A CN201410812116A CN105789368B CN 105789368 B CN105789368 B CN 105789368B CN 201410812116 A CN201410812116 A CN 201410812116A CN 105789368 B CN105789368 B CN 105789368B
- Authority
- CN
- China
- Prior art keywords
- pin contact
- layer
- contact layers
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052738 indium Inorganic materials 0.000 claims abstract description 57
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种半导体X线探测器及其制造方法，将PIN接触层过孔之于像素单元的侧边，可以减少铟柱(包括UBM粘附层)封装工艺对PIN二极管器件电学特性的影响，避免金属钉刺现象，减少漏电流；同时，侧边接触结构可以降低PIN接触层过孔对后继的铟柱成球工艺的不利影响；另外，侧边接触减小了金属接触面积，从而降低了金属漏电。
Description
技术领域
本发明涉及半导体器件领域，特别地，涉及一种半导体X线探测器。
背景技术
X线探测器在当今社会生产和生活领域都有着广泛的应用。常见的X线探测器根据其探测成像原理，有以下几种形式：胶片成像，固体探测器，气体探测器，以及半导体探测器。其中，半导体探测器因其体积小、速度快、信息处理便捷、设计方案灵活，在业界得到了广泛的应用，成为了未来X线探测器市场的主流。
半导体探测器包括了硅基像素探测器，CCD/CMOS探测器，a-Si FPD探测器等若干形式。其中，硅基像素探测器的空间分辨率高，响应速度快，因而得到了研究人员的重视。但是其成本较高，且其设计制备需要多种学科的融合，技术门槛很高。
硅基像素X线探测器的常规结构为硅基二极管阵列基板与读出电路阵列基板通过倒装焊点阵封装。具体可以参见附图1，示意了单个像素的结构，硅基二极管阵列基板20与读出电路阵列基板10通过铟焊料球14键合连接。这种结构的硅基像素X线探测器，需要大面积、高分辨率、高灵敏度、低漏电硅基PIN二极管阵列，也需要高分辨率、高灵敏度读出电路，同时也对用于连接的焊料提出了要求，需要芯片级的铟倒装焊点阵键合封装技术，以获得较低的电阻和较低的寄生电容。
常规结构中，PIN接触孔和铟柱封装点(via孔)在同一区域，一般在像素内是中心对称；同时PIN接触孔要远大于铟柱via孔以便后继的铟柱成球工艺。但是，这种结构以及相关制造工艺通常会带来较大的工艺损伤和漏电，同时导致较大的结电容。
因此，需要提供一种新的硅基像素X线探测器，以克服现有技术的缺陷。
发明内容
本发明提出了一种半导体X线探测器及其制造方法，其中，将PIN接触层过孔形成在单元侧边，以获得良好的器件性能。
本发明提供了一种半导体器件，包括半导体X线探测器的像素单元，其包括：
硅基二极管阵列基板和读出电路阵列基板，其通过铟焊料球键合连接；
所述读出电路阵列基板上形成有读出电路，第一钝化层以及第一UBM；
所述硅基二极管阵列基板上形成有背面N+层，正面P+层，其中，所述背面N+层与所述正面P+层之间的所述硅基二极管阵列基板部分为本征层，从而形成了硅基PIN二极管；
硅基二极管阵列基板的正面P+层之上还形成有氧化层，PIN接触层，第二钝化层以及第二UBM；
其中，所述第二UNM包括与所述PIN接触层直接接触的位于所述第二钝化层之中的铟过孔，所述PIN接触层包括与所述正面P+层直接接触的PIN接触层过孔；
所述PIN接触层过孔位于所述像素单元的侧边，其与所述铟过孔不位于同一区域，并无交叠。
同时，本发明还提供一种半导体器件制造方法，用于制造半导体X线探测器的像素单元，其特征在于包括：
提供读出电路阵列基板和硅基二极管阵列基板；
在所述读出电路阵列基板形成读出电路；
然后在所述读出电路之上形成第一钝化层以及第一UBM；
在所述硅基二极管阵列基板的背面形成背面N+层，在所述硅基二极管阵列基板的正面形成正面P+层；
在所述正面P+层之上形成氧化层，PIN接触层，第二钝化层以及第二UBM；
通过铟焊料球将所述读出电路阵列基板和所述硅基二极管阵列基板键合连接，从而形成半导体X线探测器像素单元；
其中，所述第二UNM包括与所述PIN接触层直接接触的位于所述第二钝化层之中的铟过孔，所述PIN接触层包括与所述正面P+层直接接触的PIN接触层过孔；
所述PIN接触层过孔位于所述像素单元的侧边，其与所述铟过孔不位于同一区域，并无交叠。
根据本发明的一个方面，所述PIN接触层过孔位于所述氧化层之中。
根据本发明的一个方面，所述PIN接触层过孔的图形为条状矩形；另外，所述PIN接触层过孔具有一个或者多个条状矩形，位于所述像素单元的一个或者多个侧边。
根据本发明的一个方面，所述PIN接触层过孔的图形为矩形环，其围绕所述铟过孔。
本发明的优点在于：PIN接触层过孔位于像素单元的侧边，这种侧边接触结构可以减少铟柱(包括UBM粘附层)封装工艺对PIN二极管器件电学特性的影响，避免金属钉刺现象，减少漏电流；同时，侧边接触结构可以降低接触孔对后继铟柱成球工艺的不利影响；另外，侧边接触减小了金属接触面积，从而降低了金属漏电。
附图说明
图1常规的半导体X线探测器像素单元
图2本发明的半导体X线探测器像素单元
图3铟过孔结构
图4常规的以及本发明的PIN接触层过孔结构
图5常规的以及本发明的接触孔版图
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件及其制造方法，具体而言，涉及一种半导体X线探测器及其制造方法。下面，参见说明书附图，将详细描述本发明提供的半导体器件及其制造方法。
首先，参见附图2，是根据本发明一个实施例的半导体X线探测器的单个像素单元结构，而附图1是本发明提供的基于现有技术的对比例。本发明的半导体X线探测器具有硅基二极管阵列基板20与读出电路阵列基板10，它们通过铟焊料球14键合连接。读出电路阵列基板10上形成有读出电路11，第一钝化层12，以及第一UBM13，硅基二极管阵列基板20上形成有背面N+接触层21，正面P+层22，其中，背面N+接触层21与正面P+层22之间的基板20部份为本征层(即i层)，从而形成了硅基的PIN二极管。硅基二极管阵列基板20的正面P+层22之上还形成有氧化层23，PIN接触层24，第二钝化层25，以及第二UBM26。其中，第二UNM26包括与PIN接触层24直接接触的位于第二钝化层25之中的铟过孔261(Indium Via，参见附图3)。而参见附图4，PIN接触层24包括与铟过孔261直接接触的PIN接触层基座242以及与正面P+层22也即PIN二极管直接接触的PIN接触层过孔241，PIN接触层过孔241位于氧化层23之中。
图1的对比例中，PIN接触层过孔241与铟过孔261位于同一区域，通常，它们都是在单个像素单元内中心对称(另请参见附图3和4(a))。同时，考虑到后续的铟焊料球14的铟柱成球工艺，PIN接触层过孔241远大于铟过孔261。而在本发明的一个实施例中，PIN接触层过孔241与铟过孔261并不位于同一区域，在单个像素单元内也非中心对称(参见附图4(b))，PIN接触层过孔241位于像素单元的侧边，其与铟过孔261不位于同一区域，并无交叠。
通常来说，常规的铟柱(或者铟膜)形成铟焊料球的工艺，需要一个平整的平台，通过加热收缩形成以UBM为基底的圆球，也即铟焊料球；而当PIN接触层24与第二UBM26同中心时，需要PIN接触层过孔241的面积远大于铟过孔261，造成PIN接触层24下的PIN二极管暴露面积过大，UBM与铟柱(或者铟膜)沉积过程对PIN二极管影响严重，导致漏电过大；另外，常规的结构和工艺同时导致较大的结电容。而在本发明中，PIN接触层过孔241位于像素单元的侧边，这种侧边接触结构可以减少铟柱(包括UBM粘附层)封装工艺对PIN二极管器件电学特性的影响，避免金属钉刺现象，减少漏电流；同时，侧边接触结构可以降低PIN接触层过孔241对后继的铟柱成球工艺的不利影响；另外，侧边接触减小了金属接触面积，从而降低了金属漏电。
另外，根据本发明的一个实施例，本发明的半导体X线探测器制造方法包括：
在读出电路阵列基板10形成读出电路11；
然后在读出电路11之上形成第一钝化层12以及第一UBM13；
在硅基二极管阵列基板20的背面形成背面N+层接触层21，在硅基二极管阵列基板20的正面形成正面P+层22；
在正面P+层22之上形成氧化层23，PIN接触层24，第二钝化层25以及第二UBM26；
通过铟焊料球14将读出电路阵列基板10和硅基二极管阵列基板20键合连接，从而形成半导体X线探测器像素单元；
其中，第二UNM26包括与PIN接触层24直接接触的位于第二钝化层25之中的铟过孔261，PIN接触层24包括与铟过孔261直接接触的PIN接触层基座242以及与正面P+层22直接接触的PIN接触层过孔241，PIN接触层过孔241位于像素单元的侧边，其与铟过孔261不位于同一区域，并无交叠。
关于侧边的PIN接触层过孔241具体形成工艺，可以参见附图5，其中，(a)和(c)为对比例中PIN接触层过孔241的版图，(b)和(d)为本发明实施例中的侧边的PIN接触层过孔241。参见图5(a)，其中虚线圆角矩形代表像素单元的图形，实线大圆为PIN接触层过孔241，实线小圆为铟过孔261，可以看出，PIN接触层过孔241与铟过孔261的位置相应，具有交叠，且都是在像素单元的中心对称。而图5(b)是本发明的一个实施例，其中，PIN接触层过孔241的图形为像素单元中的条状矩形，由此可以看出，本发明中的PIN接触层过孔241位于像素单元的侧边，与铟过孔261不位于同一区域，并无交叠。图5(b)中的PIN接触层过孔241图形(条状矩形)可以位于像素单元的任意一个或者多个侧边，也即具有一个或者多个条状矩形的PIN接触层过孔241图形。
另外，参见图5(c)，其为比较例中像素结构的另一形态。其中，实线圆角矩形为PIN接触层过孔241，实线小圆为铟过孔261。而图5(d)是本发明的一个实施例，其中，PIN接触层过孔241的图形为像素单元中的矩形环，可以看出，本发明中的PIN接触层过孔241矩形环的四边均位于像素单元的侧边，与铟过孔261不位于同一区域，并无交叠。矩形环状的PIN接触层过孔241可以提供更多和更加可靠的接触。
以上，本发明的半导体X射线探测器的器件结构以及具体的制造方法均已得到说明。在本发明的器件和方法中，将PIN接触层过孔之于像素单元的侧边，可以减少铟柱(包括UBM粘附层)封装工艺对PIN二极管器件电学特性的影响，避免金属钉刺现象，减少漏电流；同时，侧边接触结构可以降低PIN接触层过孔对后继的铟柱成球工艺的不利影响；另外，侧边接触减小了金属接触面积，从而降低了金属漏电。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构和/或工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种半导体器件，包括半导体X线探测器的像素单元，其特征在于包括：
硅基二极管阵列基板和读出电路阵列基板，其通过铟焊料球键合连接；
所述读出电路阵列基板上形成有读出电路，第一钝化层以及第一UBM；
所述硅基二极管阵列基板上形成有背面N+接触层，正面P+层，其中，所述背面N+接触层与所述正面P+层之间的所述硅基二极管阵列基板部分为本征层，从而形成了硅基PIN二极管；
硅基二极管阵列基板的正面P+层之上还形成有氧化层，PIN接触层，第二钝化层以及第二UBM；
其中，所述第二UNM包括与所述PIN接触层直接接触的位于所述第二钝化层之中的铟过孔；
所述PIN接触层包括上下两部分：与所述铟过孔直接接触的PIN接触层基座以及与所述正面P+层直接接触的PIN接触层过孔；
所述PIN接触层过孔位于所述像素单元的侧边，其与所述铟过孔不位于同一区域，并无交叠。
2.根据权利要求1所述的器件，其特征在于，所述PIN接触层过孔位于所述氧化层之中。
3.根据权利要求1所述的器件，其特征在于，所述PIN接触层过孔的图形为条状矩形。
4.根据权利要求3所述的器件，其特征在于，所述PIN接触层过孔具有一个或者多个条状矩形，位于所述像素单元的一个或者多个侧边。
5.根据权利要求1所述的器件，其特征在于，所述PIN接触层过孔的图形为矩形环，其围绕所述铟过孔。
6.一种半导体器件制造方法，用于制造半导体X线探测器的像素单元，其特征在于包括：
提供读出电路阵列基板和硅基二极管阵列基板；
在所述读出电路阵列基板形成读出电路；
然后在所述读出电路之上形成第一钝化层以及第一UBM；
在所述硅基二极管阵列基板的背面形成背面N+层，在所述硅基二极管阵列基板的正面形成正面P+层；
在所述正面P+层之上形成氧化层，PIN接触层，第二钝化层以及第二UBM；
通过铟焊料球将所述读出电路阵列基板和所述硅基二极管阵列基板键合连接，从而形成半导体X线探测器像素单元；
其中，所述第二UNM包括与所述PIN接触层直接接触的位于所述第二钝化层之中的铟过孔；
所述PIN接触层包括上下两部分：与所述铟过孔直接接触的PIN接触层基座以及与所述正面P+层直接接触的PIN接触层过孔；
所述PIN接触层过孔位于所述像素单元的侧边，其与所述铟过孔不位于同一区域，并无交叠。
7.根据权利要求6所述的方法，其特征在于，所述PIN接触层过孔形成于所述氧化层之中。
8.根据权利要求1所述的器件，其特征在于，所述PIN接触层过孔的图形为条状矩形。
9.根据权利要求8所述的器件，其特征在于，所述PIN接触层过孔形成为一个或者多个条状矩形，位于所述像素单元的一个或者多个侧边。
10.根据权利要求1所述的器件，其特征在于，所述PIN接触层过孔的图形为矩形环，其围绕所述铟过孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410812116.5A CN105789368B (zh) | 2014-12-22 | 2014-12-22 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410812116.5A CN105789368B (zh) | 2014-12-22 | 2014-12-22 | 半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789368A CN105789368A (zh) | 2016-07-20 |
| CN105789368B true CN105789368B (zh) | 2017-07-21 |
Family
ID=56378078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410812116.5A Active CN105789368B (zh) | 2014-12-22 | 2014-12-22 | 半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789368B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354701A (zh) * | 2018-12-20 | 2020-06-30 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269540B1 (ko) * | 1998-08-28 | 2000-10-16 | 윤종용 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
| CN103296036B (zh) * | 2012-02-29 | 2016-05-18 | 中国科学院微电子研究所 | X射线探测器及其制造方法 |
-
2014
- 2014-12-22 CN CN201410812116.5A patent/CN105789368B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789368A (zh) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11482564B2 (en) | Image sensing apparatus | |
| US10371717B2 (en) | 3D chip testing through micro-C4 interface | |
| TWI344694B (en) | Sensor-type package and method for fabricating the same | |
| KR102642536B1 (ko) | 디지털 엑스레이 검출기용 기판, 이를 포함하는 디지털 엑스레이 검출기 및 제조 방법 | |
| CN110289225B (zh) | 测试装置及方法、显示装置 | |
| US11257743B2 (en) | Guard ring design enabling in-line testing of silicon bridges for semiconductor packages | |
| US20090302202A1 (en) | Solid-state image pickup device | |
| CN110911427A (zh) | 半导体封装件及其制造方法 | |
| JP2019533302A5 (zh) | ||
| US10147657B2 (en) | Semiconductor devices and a method of detecting a crack | |
| CN105789368B (zh) | 半导体器件 | |
| US9373609B2 (en) | Bump package and methods of formation thereof | |
| KR102630710B1 (ko) | 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법 | |
| US10090350B2 (en) | Light receiving device | |
| US7719118B2 (en) | Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package | |
| CN105789365B (zh) | 半导体器件 | |
| JP2013024745A (ja) | 赤外線センサ | |
| JP2019056581A (ja) | 電荷検出センサおよび電位計測システム | |
| CN108109999A (zh) | 过温保护电路、半导体器件及其制备方法 | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| US9620556B2 (en) | Method for forming image-sensor device | |
| US20160336366A1 (en) | Light-receiving device and manufacturing method thereof | |
| US20240222283A1 (en) | Methods and apparatus to prevent over-etch in semiconductor packages | |
| CN206312896U (zh) | 一种晶圆测试结构 | |
| CN111033742B (zh) | 用于检测电磁辐射的组件以及生产用于检测电磁辐射的组件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |