CN110289225B - 测试装置及方法、显示装置 - Google Patents

测试装置及方法、显示装置 Download PDF

Info

Publication number
CN110289225B
CN110289225B CN201910576971.3A CN201910576971A CN110289225B CN 110289225 B CN110289225 B CN 110289225B CN 201910576971 A CN201910576971 A CN 201910576971A CN 110289225 B CN110289225 B CN 110289225B
Authority
CN
China
Prior art keywords
test
array substrate
switch circuit
control signal
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910576971.3A
Other languages
English (en)
Other versions
CN110289225A (zh
Inventor
罗正位
张顺
员朝鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910576971.3A priority Critical patent/CN110289225B/zh
Publication of CN110289225A publication Critical patent/CN110289225A/zh
Application granted granted Critical
Publication of CN110289225B publication Critical patent/CN110289225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Abstract

本公开是关于一种测试装置及方法、显示装置,所述测试装置包括第一焊盘和开关电路,第一焊盘设于所述阵列基板,用于向所述阵列基板传输测试信号;开关电路设于所述阵列基板,分别连接测试信号端、控制信号端和所述第一焊盘,用于在阵列测试阶段响应控制信号而导通以将测试信号传输至所述第一焊盘。通过在第一焊盘和测试信号端设置开关电路,开关电路在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。

Description

测试装置及方法、显示装置
技术领域
本公开涉及显示技术领域,具体而言,涉及一种测试装置及方法、显示装置。
背景技术
OLED显示装置因其具有自发光、驱动电压低、可实现柔性显示与大面积全色显示等优点,因此应用越来越广泛。
目前,在OLED显示装置制作过程中,需要对阵列基板进行检测,在阵列基板检测时需要多条测试导线将测试信号输入TFT阵列。检测完成后,在模组工艺中多条测试导线会被切割,切割过程中可能会导致多条测试导线产生短路,进而导致阵列基板或显示装置无法达到使用需求,增加次品率。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种测试装置及方法、显示装置,进而至少在一定程度上克服由于切割导致多条测试导线产生短路,进而导致阵列基板或显示装置无法达到使用需求,增加次品率的问题。
根据本公开的第一方面,提供一种测试装置,用于检测阵列基板,所述测试装置包括:
第一焊盘,设于所述阵列基板,用于向所述阵列基板传输测试信号;
开关电路,设于所述阵列基板,分别连接测试信号端、控制信号端和所述第一焊盘,用于在阵列测试阶段响应控制信号而导通以将测试信号传输至所述第一焊盘。
根据本公开的一实施方式,所述开关电路位于切割线靠近所述第一焊盘的一侧,所述切割线为模组工艺阶段阵列基板的切割路径。
根据本公开的一实施方式,所述阵列基板上设置有覆晶薄膜连接区,所述第一焊盘设于所述覆晶薄膜连接区。
根据本公开的一实施方式,所述测试装置还包括:
第二焊盘,所述第二焊盘设于所述阵列基板,和所述开关电路连接,用于向所述开关电路输入所述控制信号。
根据本公开的一实施方式,所述阵列基板上设有电气性能测试区,所述电气性能测试区位于所述覆晶薄膜连接区的侧部,所述第二焊盘位于所述电气性能测试区。
根据本公开的一实施方式,所述测试装置还包括:
第三焊盘,设于所述覆晶薄膜连接区,和所述开关电路连接,用于向所述开关电路输入控制信号。
根据本公开的一实施方式,所述开关电路包括:
第一晶体管,第一端连接于测试信号端,第二端连接于所述第一焊盘,控制端连接所述控制信号端。
根据本公开的一实施方式,所述测试装置还包括:
阵列基板测试电路,和所述开关电路连接,用于输出所述测试信号。
根据本公开的一实施方式,所述阵列基板上设置有多个第一焊盘和多个开关电路,多个所述第一焊盘和多个所述开关电路一一对应。
根据本公开的第二方面,提供一种测试方法,用于上述的测试电路,所述测试方法包括:
利用控制信号,导通开关电路以将所述测试信号传输至所述第一焊盘;
利用控制信号,关断开关电路以将所述开关电路第一端和第二端的信号隔断。
根据本公开的第三方面,提供一种显示装置,所述显示装置包括上述的测试装置。
本公开提供的测试装置,通过在第一焊盘和测试信号端设置开关电路,开关电路在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开示例性实施方式提供的第一种测试装置的示意图。
图2为本公开示例性实施方式提供的第二种测试装置的示意图。
图3为本公开示例性实施方式提供的第三种测试装置的示意图
图4为本公开示例性实施方式提供的一种测试信号线的分布示意图。
图5为本公开示例性实施方式提供的一种晶体管的结构示意图。
图6为本公开示例性实施方式提供的一种测试方法的流程图。
图中:
10、覆晶薄膜连接区;20、电气性能测试区;30、切割线;
100、开关电路;200、第一焊盘;300、第二焊盘;400、第三焊盘;500、阵列基板测试电路;610、第一测试信号走线;620、第二测试信号走线;630、栅极;640、多晶硅层;650、源极;660、漏极;670、绝缘层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”等仅作为标记使用,不是对其对象的数量限制。
相关技术中,显示面板生产制造过程中,需要不断地检测产品的质量问题,从检测的过程中,及时的筛选出不合格的产品,及时调整工艺,以实现高良率、低成本地生产。由于发光层、驱动电路等资材价格相对昂贵,因此在蒸镀发光材料、绑定电路之前均会进行电学等性质的检测,直到完全符合质量规范后进入到下一个生产阶段。常用的在蒸镀发光材料之前检测面板电学性质是否存在不良的检测方法为AT(Array Test)测试。
AT测试时,需要在阵列基板上设置多条测试导线,以将测试信号输入阵列基板中的TFT阵列。在后续的模组工艺(MDL)中,需要对阵列基板进行切割,比如,通过可以通过激光切割的方式对阵列基板进行切割。在激光切割过程中产生的高温可能会导致切割路径上的有机层材料碳化,引起多条测试导线短路。并且在切割完成后,多条测试导线的端部暴露于封装层之外,也可能由于腐蚀而短路。
本示例实施方式中首先提供了一种测试装置,用于检测阵列基板,如图1和图2所示,所述测试装置包括第一焊盘200和开关电路100。第一焊盘200设于所述阵列基板,用于向所述阵列基板传输测试信号;开关电路100设于所述阵列基板,分别连接测试信号端、控制信号端和所述第一焊盘200,用于在阵列测试阶段响应控制信号而导通以将测试信号传输至所述第一焊盘200。
本公开实施例提供的测试装置,通过在第一焊盘200和测试信号端设置开关电路100,开关电路100在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。
如图1所示,阵列基板上设置有覆晶薄膜(COF)连接区10,该覆晶薄膜连接区10用于连接覆晶薄膜。第一焊盘200设于该覆晶薄膜连接区10,覆晶薄膜连接区10中可以设置多个第一焊盘200。第一焊盘200通过过孔和阵列基板中的TFT阵列连接,以将测试信号传输至TFT阵列连接。
所述阵列基板上可以设置有多个第一焊盘200和多个开关电路100,多个所述第一焊盘200和多个所述开关电路100一一对应。当然在实际应用中,也可以是一个第一焊盘200对应连接多个开关电路100,或者多个第一焊盘200对应一个开关电路100,本公开实施例并不以此为限。
其中,覆晶薄膜连接区10可以设于阵列基板靠近边缘的部位,并且距离阵列基板边缘具有预设距离。该预设距离宽度的区域可以用于布置开关电路100。比如,阵列基板可以是矩形结构,覆晶薄膜连接区10可以设于矩形任一边缘附近的位置。
所述开关电路100位于切割线30靠近所述第一焊盘200的一侧,所述切割线30为模组工艺阶段阵列基板的切割路径。在模组工艺阶段沿切割线30切割阵列基板,切割线30靠近第一焊盘200的一侧的阵列基板被保留,切割线30远离第一焊盘200一侧的的阵列基板被舍弃。开关电路100位于阵列基板切割后保留的一侧,开关电路100在非测试阶段时,响应控制信号而关断。因此,即使在切割时多条测试导线由于高温碳化的有机层而短路,由于开关电路100的隔断,短路不会对阵列基板中的其他电路造成影响。
进一步的,所述测试装置还包括第二焊盘300,所述第二焊盘300设于所述阵列基板,和所述开关电路100连接,用于向所述开关电路100输入所述控制信号。阵列基板上还设置有电气性能测试区20,该电气性能测试区20用于设置焊盘等阵列基板电气性能测试器件。所述电气性能测试区20位于所述覆晶薄膜连接区10的侧部,在覆晶薄膜连接区10的两侧可以均设置电气性能测试区20。
其中,所述第二焊盘300可以位于所述电气性能测试区20,第二焊盘300分别和开关电路100以及控制信号端连接,控制信号经由第二焊盘300传输至开关元件。在覆晶薄膜连接区10的两侧的电气性能测试区20中可以均设置第二焊盘300。电气性能测试区20位于覆晶薄膜连接区10的侧部,并且靠近阵列基板的边缘。在一些阵列基板中,电气性能测试区20在后续工艺中会被切除。
为了解决电气性能测试区20被切除导致的第二焊盘300被切除,开关电路100无法接收控制信号的问题,可以在覆晶薄膜连接区10设置第三焊盘400,第三焊盘400和开关电路100连接,当第二焊盘300被切除后,通过第三焊盘400输入控制信号。
如图3所示,所述开关电路100包括第一晶体管T1,第一晶体管T1的第一端连接于测试信号端,第一晶体管T1的第二端连接于所述第一焊盘200,第一晶体管T1的控制端连接所述控制信号端。
其中,第一晶体管T1的控制端可以连接于第二焊盘300和第三焊盘400,在第二焊盘300未被切除时通过第二焊盘300向第一晶体管T1的控制端输入控制信号,在第二焊盘300被切除时通过第三焊盘400向第一晶体管T1的控制端输入控制信号。
第一晶体管T1的控制端可以为栅极、第一端可以为源极、第二端可以为漏极;或者,第一晶体管T1的控制端可以为栅极、第一端可以为漏极、第二端可以为源极。第一晶体管T1可以是N型薄膜晶体管,当控制信号为高电平时第一晶体管T1导通,当控制信号为低电平时第一晶体管T1关断。也即是在测试阶段通过第二焊盘300向第一晶体管T1的栅极输入高电平控制信号,导通第一晶体管T1;在非测试阶段通过第三焊盘400向第一晶体管T1的栅极输入低电平控制信号,关断第一晶体管T1。
或者第一晶体管T1可以是P型薄膜晶体管,当控制信号为高电平时第一晶体管T1关断,当控制信号为低电平时第一晶体管T1导通。也即是在测试阶段通过第二焊盘300向第一晶体管T1的栅极输入低电平控制信号,导通第一晶体管T1;在非测试阶段通过第三焊盘400向第一晶体管T1的栅极输入高电平控制信号,关断第一晶体管T1。采用P型薄膜晶体管具有以下优点:例如对噪声抑制力强;例如由于是低电平导通,而充电管理中低电平容易实现;例如P型薄膜晶体管制程简单,相对价格较低;例如P型薄膜晶体管的稳定性更好等等。当然,本公开所提供的开关电路100也可以改为CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)电路等,并不局限于本实施例中所提供的开关电路100,这里不再赘述。
进一步的,本公开实施例提供的测试装置还包括阵列基板测试电路500,阵列基板测试电路500和所述开关电路100连接,用于输出所述测试信号。当所述开关电路100包括第一晶体管T1时,第一晶体管T1的第一端连接阵列基板测试电路500,第一晶体管T1的第二端连接第一焊盘200。
开关电路100在制作时,可以和阵列基板中的其他薄膜晶体管同时制作。可以在栅极金属层中形成测试信号走线,测试信号走线和栅极金属层中的其他走线绝缘,并且在栅极金属层形成栅极630,在源漏金属层形成源极650和漏极660,源极650和漏极660分别通过过孔和测试信号走线连接。多晶硅层640和源漏金属层之间设置有层间绝缘层670,多晶硅层640和源漏金属层通过过孔连接。当然在实际应用中,测试信号走线也可以位于其它层,比如源漏金属层等,本公开实施例对此不做具体限定。
示例的,如图4所示,为了增加栅极线的宽度,减小栅极线的电阻阵列基板中可以设置多层栅极金属层。比如,阵列基板中可以设置两层栅极金属层,第一栅极金属层和第二栅极金属层。此时,多个第一晶体管T1和阵列基板测试电路500的测试信号走线可以交替设置于第一栅极金属层和第二栅极金属层,对应的第一晶体管T1到第一焊盘200的测试信号走线交替设置于第一栅极金属层和第二栅极金属层。也即是如图5所示,第一测试信号走线610和第二测试信号走线620间隔设置。第一测试焊盘和测试信号走线通过过孔连接。多个第一晶体管T1栅极信号走线可以位于第一栅极金属层或者第二栅极金属层,栅极信号的走线分别通过过孔和第二焊盘300以及第三焊盘400连接,比如,栅极630位于第一栅极金属层。
需要说明的是,图5中所示的晶体管结构为一种顶栅结构的晶体管,在实际应用中开关电路100中的第一晶体管T1也可以是底栅结构,本公开实施例并不以此为限。
本公开实施例提供的测试装置,通过在第一焊盘200和测试信号端设置开关电路100,开关电路100在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。
本公开示例性实施方式还提供一种测试方法,用于上述的测试电路,如图6所示,所述测试方法包括:
步骤S610,利用控制信号,导通开关电路100以将所述测试信号传输至所述第一焊盘200;
步骤S620,利用控制信号,关断开关电路100以将所述开关电路100第一端和第二端的信号隔断。
本公开实施例提供的测试测试方法,通过在第一焊盘200和测试信号端设置开关电路100,开关电路100在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低产品的次品率,提升阵列基板的质量。
在步骤S610中,利用控制信号,导通开关电路100以将所述测试信号传输至所述第一焊盘200。
其中,开关电路100可以包括第一晶体管T1,第一晶体管T1的第一端连接阵列基板测试电路500,第二端连接第一焊盘200,控制端连接第二焊盘300。当第一晶体管T1为N型薄膜晶体管时,控制信号为高电平,第一晶体管T1导通将测试信号传输至第一焊盘200。当第一晶体管T1为P型薄膜晶体管时,控制信号为低电平,第一晶体管T1导通将测试信号传输至第一焊盘200。
在步骤S620中,开关电路100可以包括第一晶体管T1,第一晶体管T1的第一端连接阵列基板测试电路500,第二端连接第一焊盘200,控制端连接第三焊盘400。当第一晶体管T1为N型薄膜晶体管时,控制信号为低电平,第一晶体管T1关断,隔绝第一晶体管T1第一端和第二端的信号,避免第一晶体管T1第一端的测试导线短路对第一晶体管T1第二端的电路的影响。当第一晶体管T1为P型薄膜晶体管时,控制信号为高电平,第一晶体管T1关断,隔绝第一晶体管T1第一端和第二端的信号,避免第一晶体管T1第一端的测试导线短路对第一晶体管T1第二端的电路的影响。
本公开示例性实施方式还提供一种显示装置,所述显示装置包括上所述的测试装置。本公开实施例提供的显示装置,通过在第一焊盘200和测试信号端设置开关电路100,开关电路100在测试阶段响应控制信号导通,在非测试阶段响应控制信号关断,既能够实现阵列基板的测试,同时也能够防止模组工艺中切割后的测试导线短路对阵列基板内部电路造成影响,降低显示装置的次品率,节约显示装置的生产成本,提高显示装置的质量。其中,所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。

Claims (5)

1.一种测试装置,用于检测阵列基板,其特征在于,所述测试装置包括:
第一焊盘,设于所述阵列基板,用于向所述阵列基板传输测试信号;
开关电路,设于所述阵列基板,分别连接测试信号端、控制信号端和所述第一焊盘,用于在阵列测试阶段响应控制信号而导通以将测试信号传输至所述第一焊盘;
阵列基板测试电路,和所述开关电路连接,用于输出所述测试信号;所述阵列基板测试电路具有与所述开关电路连接的测试信号走线;
所述阵列基板包括第一栅极金属层和第二栅极金属层,所述测试信号走线交替设置于所述第一栅极金属层和所述第二栅极金属层;
所述开关电路位于切割线靠近所述第一焊盘的一侧,所述切割线为模组工艺阶段阵列基板的切割路径;
所述阵列基板上设置有覆晶薄膜连接区,所述第一焊盘设于所述覆晶薄膜连接区;
所述测试装置还包括第二焊盘,所述第二焊盘设于所述阵列基板,和所述开关电路连接,用于向所述开关电路输入所述控制信号;
所述阵列基板上设有电气性能测试区,所述电气性能测试区位于所述覆晶薄膜连接区的侧部,所述第二焊盘位于所述电气性能测试区;
所述切割线延伸至所述覆晶薄膜连接区和所述电气性能测试区之间;
所述测试装置还包括:
第三焊盘,设于所述覆晶薄膜连接区,和所述开关电路连接,用于向所述开关电路输入控制信号。
2.如权利要求1所述的测试装置,其特征在于,所述开关电路包括:
第一晶体管,第一端连接于测试信号端,第二端连接于所述第一焊盘,控制端连接所述控制信号端。
3.如权利要求1所述的测试装置,其特征在于,所述阵列基板上设置有多个第一焊盘和多个开关电路,多个所述第一焊盘和多个所述开关电路一一对应。
4.一种测试方法,用于权利要求1-3任一项所述的测试装置,其特征在于,所述测试方法包括:
利用控制信号,导通开关电路以将所述测试信号传输至第一焊盘;
利用控制信号,关断开关电路以将所述开关电路第一端和第二端的信号隔断。
5.一种显示装置,其特征在于,所述显示装置包括权利要求1-3任一所述的测试装置。
CN201910576971.3A 2019-06-28 2019-06-28 测试装置及方法、显示装置 Active CN110289225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910576971.3A CN110289225B (zh) 2019-06-28 2019-06-28 测试装置及方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910576971.3A CN110289225B (zh) 2019-06-28 2019-06-28 测试装置及方法、显示装置

Publications (2)

Publication Number Publication Date
CN110289225A CN110289225A (zh) 2019-09-27
CN110289225B true CN110289225B (zh) 2022-04-15

Family

ID=68019635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910576971.3A Active CN110289225B (zh) 2019-06-28 2019-06-28 测试装置及方法、显示装置

Country Status (1)

Country Link
CN (1) CN110289225B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4040171A4 (en) * 2019-09-30 2022-11-16 BOE Technology Group Co., Ltd. ELECTRONIC BASIC PLATE AND METHOD OF MANUFACTURE THEREOF AND DISPLAY DEVICE
US20220328599A1 (en) * 2020-03-12 2022-10-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN111292661B (zh) * 2020-03-30 2023-07-21 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN111477133A (zh) * 2020-04-20 2020-07-31 京东方科技集团股份有限公司 开关电路及其控制方法、覆晶薄膜和显示装置
CN111477641B (zh) * 2020-05-12 2022-09-09 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN111462666B (zh) * 2020-05-20 2023-11-03 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置
CN111863915B (zh) * 2020-07-29 2023-04-18 京东方科技集团股份有限公司 柔性显示基板、显示面板
TWI817243B (zh) * 2021-03-26 2023-10-01 財團法人工業技術研究院 陣列開關電路系統及開關電路
CN113539085B (zh) * 2021-05-25 2023-10-24 昆山国显光电有限公司 阵列基板、阵列基板的测试方法及显示面板
WO2022252112A1 (zh) * 2021-06-01 2022-12-08 京东方科技集团股份有限公司 显示基板及显示装置
CN113905503B (zh) * 2021-06-30 2022-12-09 荣耀终端有限公司 一种电路板结构、电路板测试结构以及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407481A (zh) * 2014-12-09 2015-03-11 京东方科技集团股份有限公司 阵列基板、信号线不良的检测方法、显示面板及显示装置
CN106952933A (zh) * 2015-12-29 2017-07-14 乐金显示有限公司 具有显示面板的显示装置及其制造方法
CN108565278A (zh) * 2018-02-28 2018-09-21 京东方科技集团股份有限公司 阵列基板母板、阵列基板、显示装置及其制作方法
CN108807492A (zh) * 2018-06-29 2018-11-13 京东方科技集团股份有限公司 显示面板及其制作方法、检测方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407481A (zh) * 2014-12-09 2015-03-11 京东方科技集团股份有限公司 阵列基板、信号线不良的检测方法、显示面板及显示装置
CN106952933A (zh) * 2015-12-29 2017-07-14 乐金显示有限公司 具有显示面板的显示装置及其制造方法
CN108565278A (zh) * 2018-02-28 2018-09-21 京东方科技集团股份有限公司 阵列基板母板、阵列基板、显示装置及其制作方法
CN108807492A (zh) * 2018-06-29 2018-11-13 京东方科技集团股份有限公司 显示面板及其制作方法、检测方法和显示装置

Also Published As

Publication number Publication date
CN110289225A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN110289225B (zh) 测试装置及方法、显示装置
CN107331294B (zh) 显示面板及显示装置
US10256226B2 (en) Display device including electrostatic discharge circuit
US8461670B2 (en) Semiconductor component and method of manufacture
US9660062B2 (en) Bidirectional HEMT and an electronic package including the bidirectional HEMT
CN100539163C (zh) 薄膜晶体管阵列基板、使用该基板的显示器及其制造方法
US10163384B2 (en) Flat panel display
US9799744B2 (en) TFT array substrate, method of manufacturing the same and display device
CN110910758B (zh) 显示基板、显示模组及其控制方法
CN113383241B (zh) 显示基板的扇出走线的断路检测方法及显示基板
KR20150112106A (ko) 구동 집적 회로 패키지 이를 포함하는 표시 장치
CN110190106B (zh) 一种显示面板及其制备方法、检测方法、显示装置
CN111682011A (zh) 一种显示基板及其检测方法、制备方法、显示面板
US20210013147A1 (en) Electronic device with short circuit protection element, fabrication method and design method
CN104701327B (zh) 阵列基板、阵列基板的制造方法和显示装置
US20210399142A1 (en) Thin Film Transistor Array Substrate and Display Device
CN108628046B (zh) 像素单元及其制造方法、阵列基板和显示装置
CN100580509C (zh) 液晶显示器及用于该显示器的缺陷修补方法
JP3792931B2 (ja) 半導体装置およびそのテスト方法
WO2021232901A1 (zh) 显示面板和显示装置
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN110085605B (zh) 显示装置
US9887141B2 (en) TFT switch and method for manufacturing the same
JP2008010640A (ja) 化合物半導体スイッチ回路装置
CN111627379B (zh) 显示面板、显示模组及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant