CN100350580C - 半导体晶片封装体及其封装方法 - Google Patents

半导体晶片封装体及其封装方法 Download PDF

Info

Publication number
CN100350580C
CN100350580C CNB2004100073899A CN200410007389A CN100350580C CN 100350580 C CN100350580 C CN 100350580C CN B2004100073899 A CNB2004100073899 A CN B2004100073899A CN 200410007389 A CN200410007389 A CN 200410007389A CN 100350580 C CN100350580 C CN 100350580C
Authority
CN
China
Prior art keywords
semiconductor wafer
medium
semiconductor chip
pad
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100073899A
Other languages
English (en)
Other versions
CN1665005A (zh
Inventor
沈育浓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB2004100073899A priority Critical patent/CN100350580C/zh
Publication of CN1665005A publication Critical patent/CN1665005A/zh
Application granted granted Critical
Publication of CN100350580C publication Critical patent/CN100350580C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种半导体晶片封装体及其封装方法，该封装方法，包含如下的步骤：于一半导体晶片的每一焊垫上施加一具有固定作用的介质；经由该介质于该半导体晶片的每一焊垫上设置一球形元件；于每一球形元件上形成一电镀层，每一电镀层是延伸到对应的焊垫的在该介质四周的表面上；以光阻材料于该半导体晶片的表面上形成一覆盖该半导体晶片的焊垫安装表面及该等电镀层的保护层，通过曝光和化学冲洗等处理，移去该保护层的覆盖该等电镀层的顶部的部分。本发明能够缩短封装时间且使产品结构更稳固。

Description

半导体晶片封装体及其封装方法
【技术领域】
本发明是有关于一种半导体晶片封装体及其的封装方法，更特别地，是有关于一种能够缩短封装时间且产品结构更稳固的半导体元封装体及其的封装方法。
【背景技术】
请参阅图10、11所示，是显示于一半导体晶片10的焊垫11上形成锡球12的习知制造程序。
如在图10中所示，首先，于一半导体晶片10的每一焊垫11上是施加有一层锡膏13。然后，借着回焊(reflow)处理，于该半导体晶片10的每一焊垫11上的该层锡膏是成形成一锡球12，如在图11中所示。
然而，以上所述的制造程序及其成品具有如下的缺点。
首先，回焊处理需要的时间相当长，导致整个半导体晶片封装体的制造时间加长而因此产量降低而成本增加。此外，锡球12容易从半导体晶片10的焊垫11脱离。再者，锡球12从晶片的表面到锡球的顶端的高度是难以控制以致于每一个锡球12的高度是彼此不同，因此，当与外部电路电气连接时容易发生接触不良或根本没有连接的现象。
【发明内容】
有鉴于此，本发明的目的是提供一种能够缩短封装时间且产品结构更稳固的半导体晶片封装体及其封装方法。
为了达到上述目的，本发明提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面上的焊垫；
(2)于该半导体晶片的每一焊垫上施加一具有固定作用的介质；
(3)借助该介质于该半导体晶片的每一焊垫上固定设置一球形元件；
(4)于每一球形元件上形成一电镀层，每一电镀层是延伸到对应的焊垫在该介质四周的表面上；及
(5)以光阻材料于该半导体晶片的表面上形成一覆盖该半导体晶片的焊垫安装表面及该电镀层的保护层，通过曝光和化学冲洗处理，移去该保护层覆盖该电镀层顶部的部分。
较佳地，在施加介质的步骤(2)中，该介质可以是导电材料，也可以是非导电材料。
较佳地，在设置球形元件的步骤(3)中，该球形元件可以是由导电材料制成，也可以由非导电材料制成。
本发明还提供一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面的焊垫；
(2)以电镀方式于每一个焊垫上形成一导电金属层；
(3)于该半导体晶片的每一焊垫上的电镀层上形成一锡球基座，每一个锡球基座的上表面形成一下陷到对应的导电金属层的凹坑；
(4)于每一个锡球基座的凹坑内置放一锡球，通过回焊处理，每一个锡球与对应的导电金属层电气连接；及
(5)以光阻材料于该半导体晶片的表面上形成一覆盖该半导体晶片的焊垫安装表面及该锡球的保护层，通过曝光和化学冲洗处理，移去该保护层的覆盖该锡球顶部的部分。
较佳地，在该形成锡球基座的步骤(3)中，可包含如下的步骤：
以光阻材料于该半导体晶片的焊垫安装表面上形成一覆盖层；及
通过曝光与化学冲洗等处理，使该覆盖层的对应于该半导体晶片的焊垫的部分被留下形成一锡球基座且每一个锡球基座在其上表面形成一下陷到对应的焊垫上的导电金属层的凹坑。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面上的焊垫；
形成于该半导体晶片的每一焊垫上的具有固定作用的介质；
借助该介质固定设置于该半导体晶片的对应的焊垫上的球形元件；
于每一球形元件上形成的电镀层，该电镀层是延伸到对应的焊垫在该介质四周的表面上；及
一形成于该半导体晶片的表面上的暴露该电镀层顶部的保护层。
较佳地，该介质可以是导电材料，也可以是非导电材料。
较佳地，该球形元件可以由导电材料制成。也可以由非导电材料制成。
本发明还提供一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面的焊垫，每一个焊垫的表面上形成一导电金属层；
于该半导体晶片的每一焊垫上的导电金属层上形成一锡球基座，每一个锡球基座的上表面形成一下陷到对应的焊垫上的导电金属层的凹坑；
于每一个锡球基座的凹坑内设置锡球，每一个锡球与对应的焊垫的导电金属层电气连接；及
于该半导体晶片的焊垫安装表面上形成的暴露该锡球的顶部的保护层。
本发明的半导体晶片封装体及其封装方法能够缩短封装时间且产品结构更稳固。
【附图说明】
图1至图4是为显示本发明的第一较佳实施例的半导体晶片封装体的封装方法的流程的剖视图；
图5至图9是为显示本发明的第二较佳实施例的半导体晶片封装体的封装方法的流程的剖视图；及
图10至图11是为显示于一半导体晶片的焊垫上形成锡球的习知流程的剖视图。
图式的主要元件代表符号表
10  半导体晶片              11  焊垫
12  锡球                    13  锡膏
20  半导体晶片               21  焊垫安装表面
22  焊垫                     30  介质
40  球形元件                 41  电镀层
50  保护层                   23  导电金属层
60  覆盖层                   610  凹坑
70  锡球
【具体实施方式】
在本发明的较佳实施例被详细说明之前，应要注意的是，相同的标号从头到尾是用来标示相同的元件。此外，为了清楚揭示本发明的特征，图式中的元件并非按实际比例描绘。
图1至图4是显示本发明的第一较佳实施例的半导体晶片的封装方法的流程。
首先，请参阅图1所示，一半导体晶片20被提供。该半导体晶片20具有一焊垫安装表面21及数个安装于该表面21上的焊垫22(在图式中仅显示一个)。然后，于该半导体晶片20的每一焊垫22的中央部分上施加一具有固定作用的介质30。该介质30可以是导电材料或非导电材料。
应要注意的是，该半导体晶片20可以是一个从一片晶圆(wafer)切割出来的单一晶片或者可以是未从一片晶圆切割出来的晶片。
接着，球形元件40是借助该介质30固定设置于该半导体晶片20的对应的焊垫22上，如在图2中所示。应要注意的是，该球形元件40可以是由导电或非导电材料形成。随后，于每一球形元件40上是以电镀方式形成一电镀层41。该电镀层41是延伸到该焊垫22的在该介质30四周的表面上。
请参阅图3所示，然后，一覆盖该半导体晶片20的表面21和该等电镀层41的由光阻材料形成的保护层50被形成。接着，通过曝光与化学冲洗处理，该保护层50的覆盖该等电镀层41的顶部的部分被移去以使每一电镀层41的顶部被暴露可与外部电路电气连接。
与习知技术比较起来，由于该介质30、该球形元件40和该电镀层41的设置组合，本发明的第一较佳实施例的与外部电路电气连接的导体(电镀层41)不会轻易从半导体晶片20的焊垫22脱离。
图5至图9显示本发明的第二较佳实施例的半导体晶片封装体的封装方法的流程。
如在图5中所示，一半导体晶片20是首先被提供。该半导体晶片20具有一焊垫安装表面21及数个安装于该焊垫安装表面21的焊垫22(在图式中仅显示一个焊垫)。于每一个焊垫22上形成有一导电金属层23。然后，一由光阻材料形成的覆盖层60形成于该半导体晶片20的焊垫安装表面21上。
接着，通过曝光与化学冲洗处理，使该覆盖层60的对应于该半导体晶片20的焊垫22的部分被留下形成一锡球基座61。每一个锡球基座61在其上表面形成一下陷到在对应的焊垫22上的导电金属层23的凹坑610，如图6中所示。
随后，于每一个锡球基座61的凹坑610内设置一锡球70，如在图7中所示。在锡球70被置放之后，通过回焊处理，每一个锡球70会与对应的焊垫22的电镀层23电气连接而且由于该具有凹坑610的基座61的设置，在回焊处理时，每一个锡球70从晶片的表面到锡球的顶端的高度得以维持。
在回焊处理之后，于该半导体晶片20的表面21上形成一覆盖该半导体晶片20的表面21与该等锡球70的保护层50，如在图8中所示。
随后，通过曝光和化学冲洗处理，移去该保护层50的覆盖该等锡球70的顶部的部分，以使该等锡球70的顶部部分被暴露可与外部电路电气连接。
综上所述，本发明的半导体晶片封装体及其的封装方法，确能藉上述所揭露的构造、装置，达到预期的目的与功效。
但，上述所揭的图式及说明，仅为本发明的实施例而已，非为限定本发明的保护范围。

Claims (10)

1.一种半导体晶片封装体的封装方法，其特征在于：包含如下的步骤：
(1)提供一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面上的焊垫；
(2)于该半导体晶片的每一焊垫上施加一具有固定作用的介质；
(3)借助该介质于该半导体晶片的每一焊垫上固定设置一球形元件；
(4)于每一球形元件上形成一电镀层，每一电镀层是延伸到对应的焊垫在该介质四周的表面上；及
(5)以光阻材料于该半导体晶片的表面上形成一覆盖该半导体晶片的焊垫安装表面及该电镀层的保护层，通过曝光和化学冲洗处理，移去该保护层覆盖该电镀层顶部的部分。
2.如权利要求1所述的半导体晶片封装体的封装方法，其特征在于：在施加介质的步骤(2)中，该介质为导电材料。
3.如权利要求1所述的半导体晶片封装体的封装方法，其特征在于：在施加介质的步骤(2)中，该介质为非导电材料。
4.如权利要求1所述的半导体晶片封装体的封装方法，其特征在于：在设置球形元件的步骤(3)中，该球形元件是由导电材料制成。
5.如权利要求1所述的半导体晶片封装体的封装方法，其特征在于：在设置球形元件的步骤(3)中，该球形元件是由非导电材料制成。
6.一种半导体晶片封装体，其特征在于：包含：
一半导体晶片，该半导体晶片具有一焊垫安装表面及数个安装于该表面上的焊垫；
形成于该半导体晶片的每一焊垫上的具有固定作用的介质；
借助该介质固定设置于该半导体晶片的对应的焊垫上的球形元件；
于每一球形元件上形成的电镀层，该电镀层是延伸到对应的焊垫在该介质四周的表面上；及
一形成于该半导体晶片的表面上的暴露该电镀层顶部的保护层。
7.如权利要求6所述的半导体晶片封装体，其特征在于：该介质为导电材料。
8.如权利要求6所述的半导体晶片封装体，其特征在于：该介质为非导电材料。
9.如权利要求6所述的半导体晶片封装体，其特征在于：该球形元件是由导电材料制成。
10.如权利要求6所述的半导体晶片封装体，其特征在于：该球形元件是由非导电材料制成。
CNB2004100073899A 2004-03-02 2004-03-02 半导体晶片封装体及其封装方法 Expired - Fee Related CN100350580C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100073899A CN100350580C (zh) 2004-03-02 2004-03-02 半导体晶片封装体及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100073899A CN100350580C (zh) 2004-03-02 2004-03-02 半导体晶片封装体及其封装方法

Publications (2)

Publication Number Publication Date
CN1665005A CN1665005A (zh) 2005-09-07
CN100350580C true CN100350580C (zh) 2007-11-21

Family

ID=35035990

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100073899A Expired - Fee Related CN100350580C (zh) 2004-03-02 2004-03-02 半导体晶片封装体及其封装方法

Country Status (1)

Country Link
CN (1) CN100350580C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792950B1 (ko) * 2007-01-19 2008-01-08 엘에스전선 주식회사 반도체 패키징 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6500693B2 (en) * 2000-11-08 2002-12-31 Mitsubishi Denki Kabushiki Kaisha Electrode forming method and bump electrode formable base used therefor
US6525424B2 (en) * 2000-04-04 2003-02-25 Texas Instruments Incorporated Semiconductor device and its manufacturing method
US20030073036A1 (en) * 2001-10-12 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making tall flip chip bumps
US6573458B1 (en) * 1998-09-07 2003-06-03 Ngk Spark Plug Co., Ltd. Printed circuit board
US20030133274A1 (en) * 2002-01-16 2003-07-17 Kuo-Tso Chen Integrated circuit package and method of manufacture

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
CN1246731A (zh) * 1998-08-28 2000-03-08 三星电子株式会社 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法
US6573458B1 (en) * 1998-09-07 2003-06-03 Ngk Spark Plug Co., Ltd. Printed circuit board
US6525424B2 (en) * 2000-04-04 2003-02-25 Texas Instruments Incorporated Semiconductor device and its manufacturing method
US6500693B2 (en) * 2000-11-08 2002-12-31 Mitsubishi Denki Kabushiki Kaisha Electrode forming method and bump electrode formable base used therefor
US20030073036A1 (en) * 2001-10-12 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making tall flip chip bumps
US20030133274A1 (en) * 2002-01-16 2003-07-17 Kuo-Tso Chen Integrated circuit package and method of manufacture

Also Published As

Publication number Publication date
CN1665005A (zh) 2005-09-07

Similar Documents

Publication Publication Date Title
CN1183593C (zh) 半导体装置
CN1197137C (zh) 半导体装置和制造半导体设备的方法
CN1309070C (zh) 半导体器件及其制造方法
CN1177358C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
CN1292477C (zh) 半导体器件及其制造方法
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1175488C (zh) 半导体封装及其制造方法
CN1658387A (zh) 半导体装置及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1387241A (zh) 形成倒装式半导体封装的方法
CN1581428A (zh) 半导体装置及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1645583A (zh) 在有源元件之上具有连接焊盘的半导体集成电路
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1697127A (zh) 制造半导体器件的方法
CN1453847A (zh) 半导体装置及其制造方法、电路基片和电子仪器
CN101064294A (zh) 电路装置及电路装置的制造方法
CN1873962A (zh) 半导体元件及其制造方法
CN1929122A (zh) 半导体封装及其制造方法
CN1497687A (zh) 电路装置的制造方法
CN1728341A (zh) 半导体装置的制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1705099A (zh) 半导体器件
CN1194394C (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20130302