DE112021006302T5 - Elektronische komponente - Google Patents

Elektronische komponente Download PDF

Info

Publication number
DE112021006302T5
DE112021006302T5 DE112021006302.2T DE112021006302T DE112021006302T5 DE 112021006302 T5 DE112021006302 T5 DE 112021006302T5 DE 112021006302 T DE112021006302 T DE 112021006302T DE 112021006302 T5 DE112021006302 T5 DE 112021006302T5
Authority
DE
Germany
Prior art keywords
film
insulating layer
resistance film
electronic component
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006302.2T
Other languages
English (en)
Inventor
Bungo Tanaka
Kazumasa Nishio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112021006302T5 publication Critical patent/DE112021006302T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine elektronische Komponente schließt einen Chip, der eine Hauptoberfläche, eine Isolierschicht, die mit einer Dicke von mehr als 2200 nm auf die Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer dem Chip gegenüberliegenden Seite aufweist, und einen Widerstandsfilm ein, der innerhalb der Isolierschicht so angeordnet ist, dass er nicht innerhalb eines Dickenbereichs von weniger als 2200 nm auf der Basis des ersten Endes positioniert ist, und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2021-002263 , eingereicht am 8. Januar 2021 beim japanischen Patentamt, und der japanischen Patentanmeldung Nr. 2021-073596 , eingereicht am 23. April 2021 beim japanischen Patentamt, und die gesamten Offenbarungen dieser Anmeldungen werden hierin durch Bezugnahme aufgenommen. Die vorliegende Erfindung betrifft eine elektronische Komponente.
  • STAND DER TECHNIK
  • Patentliteratur 1 offenbart einen integrierten SiCr-Metalldünnfilmwiderstand, der ein dielektrisches Substrat und einen SiCr-Film einschließt, der auf dem dielektrischen Substrat gebildet ist.
  • Liste der Entgegenhaltungen
  • Patentliteratur
  • Patentliteratur 1: WO 2006/035377
  • KURZDARSTELLUNG DER ERFINDUNG
  • Technisches Problem
  • Eine Ausführungsform stellt eine elektronische Komponente bereit, mit der die Zuverlässigkeit eines Widerstandsfilms, der einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist, verbessert werden kann.
  • Lösung des Problems
  • Eine Ausführungsform stellt eine elektronische Komponente bereit, die einen Chip einschließt, der eine Hauptoberfläche aufweist, eine Isolierschicht, die auf der Hauptoberfläche laminiert ist, einen Widerstandsfilm, der innerhalb der Isolierschicht angeordnet ist, schließt einen Legierungskristall ein, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist, und weist einen ersten Endabschnitt auf einer Seite und einen zweiten Endabschnitt auf einer anderen Seite auf, eine erste Verdrahtung, die zwischen der Hauptoberfläche und dem ersten Endabschnitt innerhalb der Isolierschicht angeordnet ist, eine zweite Verdrahtung, die von der ersten Verdrahtung getrennt ist und zwischen der Hauptoberfläche und dem zweiten Endabschnitt innerhalb der Isolierschicht angeordnet ist, und einen Isolierbereich, der in einem Bereich zwischen der ersten Verdrahtung und der zweiten Verdrahtung innerhalb der Isolierschicht angeordnet ist und aus nur einem Isolatorabschnitt gebildet ist, der in einem Dickenbereich zwischen der Hauptoberfläche und dem Widerstandsfilm in der Isolierschicht positioniert ist.
  • Eine Ausführungsform stellt eine elektronische Komponente bereit, die einen Chip einschließt, der eine Hauptoberfläche aufweist, eine Isolierschicht, die auf der Hauptoberfläche laminiert ist, einen Widerstandsfilm, der innerhalb der Isolierschicht angeordnet ist und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist, und eine Vielzahl von oberen Verdrahtungen, die in einem Bereich außerhalb des Widerstandsfilms auf der Isolierschicht in einem Abstand von einer Umfangskante des Widerstandsfilms angeordnet sind, sodass sie in der Draufsicht mit dem Widerstandsfilm nicht überlappen.
  • Eine Ausführungsform stellt eine elektronische Komponente bereit, die einen Chip einschließt, der eine Hauptoberfläche aufweist, eine Isolierschicht, die mit einer Dicke von mehr als 2200 nm auf die Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer gegenüberliegenden Seite zum Chip aufweist, und einen Widerstandsfilm, der innerhalb der Isolierschicht angeordnet ist, sodass er auf Basis des ersten Endes nicht innerhalb eines Dickenbereichs von weniger als 2200 nm positioniert werden kann, und schließt einen Legierungskristall ein, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
  • Eine Ausführungsform stellt eine elektronische Komponente bereit, die einen Chip einschließt, der eine Hauptoberfläche, eine Isolierschicht, die mit einer Dicke von mehr als 2200 nm auf der Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer gegenüberliegenden Seite des Chips aufweist, einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und bis zu einer Dicke von nicht weniger als 2200 nm innerhalb der Isolierschicht gebildet ist, und einen Widerstandsfilm, der in einem Bereich zwischen dem zweiten Ende und dem Isolierbereich innerhalb der Isolierschicht so angeordnet ist, dass er den Isolierbereich direkt abdeckt, und schließt einen Legierungskristall ein, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
  • Die vorgenannten und noch weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung gehen aus der folgenden Beschreibung der Ausführungsformen, die unter Bezugnahme auf die beigefügten Zeichnungen erfolgt, deutlicher hervor.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
    • [1] 1 ist eine schematische Draufsicht, die eine elektronische Komponente gemäß einer ersten Ausführungsform zeigt.
    • [2] 2 ist eine Schnittansicht, die eine Schnittdarstellung entlang der in 1 gezeigten Linie II-II zusammen mit einem Widerstandsfilm gemäß einem ersten Konfigurationsbeispiel zeigt.
    • [3] 3 ist eine vergrößerte Ansicht eines Bereichs III, der in 2 gezeigt ist.
    • [4] 4 ist eine Schnittansicht, welche die Schnittdarstellung entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm gemäß einem zweiten Konfigurationsbeispiel zeigt.
    • [5] 5 ist eine Schnittansicht, welche die Schnittdarstellung entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm gemäß einem dritten Konfigurationsbeispiel zeigt.
    • [6] 6 ist eine Schnittansicht, welche die Schnittdarstellung entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm gemäß einem vierten Konfigurationsbeispiel zeigt.
    • [7] 7 ist ein Diagramm, das die Schichtwiderstände der Widerstandsfilme zeigt.
    • [8] 8 ist ein Diagramm, das die Koeffizienten erster Ordnung von Temperaturkoeffizienten des Widerstands der Widerstandsfilme zeigt.
    • [9] 9 ist ein Diagramm, das die Koeffizienten zweiter Ordnung der Temperaturkoeffizienten der Widerstandsfilme zeigt.
    • [10] 10 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente gemäß einer zweiten Ausführungsform (= eine Ausführungsform, mit der ein Platzierungsort und ein Verbindungsmodus des Widerstandsfilms in der elektronischen Komponente gemäß der ersten Ausführungsform geändert werden) zeigt.
    • [11] 11 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente gemäß einer dritten Ausführungsform (= eine Ausführungsform, mit der Verbindungsmodus des Widerstandsfilms in der elektronischen Komponente gemäß der ersten Ausführungsform geändert wird) zeigt.
    • [12] 12 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente gemäß einer vierten Ausführungsform (= eine Ausführungsform, mit der der Platzierungsort und der Verbindungsmodus des Widerstandsfilms in der elektronischen Komponente gemäß der dritten Ausführungsform geändert werden) zeigt.
    • [13] 13 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente gemäß einer fünften Ausführungsform (= eine Ausführungsform, mit der eine Form eines Isolierbereichs in der elektronischen Komponente gemäß der ersten Ausführungsform geändert wird) zeigt.
    • [14] 14 ist eine schematische Draufsicht, die eine elektronische Komponente gemäß einer sechsten Ausführungsform zeigt.
    • [15] 15 ist eine vergrößerte Ansicht, die einen in 14 gezeigten Bereich XV zusammen mit dem Widerstandsfilm gemäß einem ersten Muster zeigt.
    • [16] 16 ist eine Schnittansicht entlang der in 15 gezeigten Linie XVI-XVI.
    • [17] 17 ist eine Schnittansicht entlang der in 15 gezeigten Linie XVII-XVII.
    • [18A] 18A ist eine vergrößerte Ansicht, die den in 14 gezeigten Bereich XV zusammen mit dem Widerstandsfilm gemäß einem zweiten Muster zeigt.
    • [18B] 18B ist eine vergrößerte Ansicht, die den in 14 gezeigten Bereich XV zusammen mit dem Widerstandsfilm gemäß einem dritten Muster zeigt.
    • [18C] 18C ist eine vergrößerte Ansicht, die den in 14 gezeigten Bereich XV zusammen mit dem Widerstandsfilm gemäß einem vierten Muster zeigt.
    • [19] 19 ist ein Diagramm, das den Schichtwiderstand des in 15 gezeigten Widerstandsfilms zeigt.
    • [20] 20 ist ein Diagramm, das den Koeffizienten erster Ordnung des Temperaturkoeffizienten des Widerstands des in 15 gezeigten Widerstandsfilms zeigt.
    • [21] 21 ist ein Diagramm, das den Koeffizienten zweiter Ordnung des Temperaturkoeffizienten des Widerstands des in 15 gezeigten Widerstandsfilms zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die beigefügten Zeichnungen sind schematische Darstellungen und sind nicht genau gezeichnet und nicht unbedingt maßstabsgetreu usw. 1 ist eine schematische Draufsicht, die eine elektronische Komponente 1 gemäß einer ersten Ausführungsform zeigt. 2 ist eine Schnittansicht, die eine Schnittdarstellung entlang der in 1 gezeigten Linie II-II zusammen mit einem Widerstandsfilm 8 gemäß einem ersten Konfigurationsbeispiel zeigt. 3 ist eine vergrößerte Ansicht eines in 2 gezeigten Bereichs III.
  • Unter Bezugnahme auf 1 bis 3 ist die elektronische Komponente 1 in dieser Ausführungsform eine Halbleitervorrichtung, die beliebige von verschiedenen Funktionsvorrichtungen einschließt, die Eigenschaften eines Halbleiters verwenden. Die elektronische Komponente 1 schließt einen Halbleiterchip 2 (Chip) ein, der in einer rechteckigen quaderförmigen Form gebildet ist. Der Halbleiterchip 2 weist eine vergleichsweise hohe erste Wärmeleitfähigkeit K1 auf. Der Halbleiterchip 2 kann aus einem Si-Chip (Silizium-Chip) oder einem WBG-Halbleiterchip (Breitbandlücken-Halbleiterchip) bestehen. Ein WBG-Halbleiter ist ein Halbleiter mit einer Bandlücke, die eine Bandlücke von Si überschreitet.
  • Der WBG-Halbleiterchip kann aus einem SiC-Chip, einem GaN-Chip oder einem GaAs-Chip bestehen. In dieser Ausführungsform ist der Halbleiterchip 2 aus einem Si-Chip aufgebaut und weist die erste Wärmeleitfähigkeit K1 (≈ 160 Wm·K) aufgrund von Si auf. Der Halbleiterchip 2 weist auf einer Seite eine erste Hauptoberfläche 2a, eine zweite Hauptoberfläche 2b auf einer anderen Seite und eine Seitenoberfläche 2c auf, die mit der ersten Hauptoberfläche 2a und der zweiten Hauptoberfläche 2b verbunden ist. Die erste Hauptoberfläche 2a und die zweite Hauptoberfläche 2b sind in viereckigen Formen in einer Draufsicht von einer Normalrichtung dazu gebildet.
  • Die elektronische Komponente 1 schließt einen Vorrichtungsbereich 3 ein, der in der ersten Hauptoberfläche 2a bereitgestellt ist. Der Vorrichtungsbereich 3 ist in einem Innenabschnitt der ersten Hauptoberfläche 2a in Abständen von der Seitenoberfläche 2c in der Draufsicht abgegrenzt. Die Anzahl, Platzierung und Form des Vorrichtungsbereichs 3 sind willkürlich und nicht auf eine spezifische Anzahl, Platzierung und Form beschränkt. Die elektronische Komponente 1 schließt eine funktionelle Vorrichtung ein, die in dem Vorrichtungsbereich 3 gebildet ist. Die funktionelle Vorrichtung kann mindestens eines zwischen einer Halbleiterschaltungsvorrichtung, einer Halbleitergleichrichtungsvorrichtung und einer passiven Vorrichtung einschließen.
  • Die Halbleiterschaltvorrichtung kann mindestens einen von einem JFET (JFET-Feldeffekttransistor), einem MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), einem BJT (Bipolartransistor) und einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) einschließen.
  • Die Halbleitergleichrichtvorrichtung kann mindestens eine von einer pn-Übergangsdiode, einer pin-Übergangsdiode, einer Zener-Diode, einer Schottky-Sperrdiode und einer schnellen Wiederaufnahmediode einschließen. Die passive Vorrichtung kann mindestens einen von einem Widerstand, einem Kondensator, einem Induktor und einer Sicherung einschließen. Die funktionelle Vorrichtung kann ein Schaltungsnetzwerk (zum Beispiel eine integrierte Schaltung wie eine LSI usw.) einschließen, in dem mindestens zwei Vorrichtungen zwischen einer Halbleiterschaltungsvorrichtung, einer Halbleitergleichrichtungsvorrichtung und einer passiven Vorrichtung selektiv kombiniert werden.
  • Die elektronische Komponente 1 schließt einen Außenbereich 4 ein, der in der ersten Hauptoberfläche 2a bereitgestellt ist. Der Außenbereich 4 ist ein Bereich außerhalb des Vorrichtungsbereichs 3. Der Außenbereich 4 ist ein Bereich, in dem eine funktionelle Vorrichtung nicht in der ersten Hauptoberfläche 2a eingeschlossen ist und der in einer beliebigen Form und einer beliebigen Anzahl an einer beliebigen Position in der ersten Hauptoberfläche 2a abgegrenzt ist. In dieser Ausführungsform ist der Außenbereich 4 in einem Bereich der ersten Hauptoberfläche 2a zwischen der Seitenoberfläche 2c und dem Vorrichtungsbereich 3 abgegrenzt. Wenn eine Vielzahl der Vorrichtungsbereiche 3 in der ersten Hauptoberfläche 2a abgegrenzt ist, kann der Außenbereich 4 in einem Bereich zwischen der Vielzahl von Vorrichtungsbereichen 3 abgegrenzt sein.
  • Die elektronische Komponente 1 schließt eine Isolierschicht 5 ein, die auf der ersten Hauptoberfläche 2a laminiert ist. Die Isolierschicht 5 bedeckt den Vorrichtungsbereich 3 und den Außenbereich 4. Das heißt, die Isolierschicht 5 weist einen Bereich auf, der die funktionelle Vorrichtung abdeckt, und einen Bereich, der keine funktionelle Vorrichtung abdeckt. Die Isolierschicht 5 weist eine zweite Wärmeleitfähigkeit K2 auf, die kleiner ist als die erste Wärmeleitfähigkeit K1 des Halbleiterchips 2 (K1 < K2). Das heißt, die Isolierschicht 5 weist im Vergleich zum Halbleiterchip 2 eine hohe Wärmespeichereigenschaft auf.
  • Die Isolierschicht 5 schließt Siliziumoxid und Siliziumnitrid ein. Das heißt, die Isolierschicht 5 weist die zweite Wärmeleitfähigkeit K2 aufgrund mindestens einer Wärmeleitfähigkeit aufgrund von Siliziumoxid auf (≈1,3 Wm·K) und eine Wärmeleitfähigkeit aufgrund von Siliziumnitrid (≈ 29,3 Wm·K) auf. In dieser Ausführungsform ist die Isolierschicht 5 aus Siliziumoxid aufgebaut und weist die zweite Wärmeleitfähigkeit K2 aufgrund von Siliziumoxid auf (≈ 1,3 Wm·K).
  • Die Isolierschicht 5 weist auf einer Seite in einer Dickenrichtung ein erstes Ende 5a (Seite des Halbleiterchips 2), ein zweites Ende 5b auf einer anderen Seite in der Dickenrichtung (Seite gegenüber dem Halbleiterchip 2) und eine isolierende Seitenoberfläche 5c auf, die mit dem ersten Ende 5a und dem zweiten Ende 5b verbunden ist. Das erste Ende 5a ist mit dem Halbleiterchip 2 (erste Hauptoberfläche 2a) verbunden. Das zweite Ende 5b ist flach gebildet, um sich im Wesentlichen parallel zu der ersten Hauptoberfläche 2a zu erstrecken, und ist in einer viereckigen Form gebildet, die der ersten Hauptoberfläche 2a in der Draufsicht entspricht. Die isolierende Seitenoberfläche 5c erstreckt sich von einem Umfangsrand des zweiten Endes 5b zu der Seite des Halbleiterchips 2 und ist kontinuierlich zu der Seitenoberfläche 2c des Halbleiterchips 2.
  • Die Isolierschicht 5 weist eine vorbestimmte Dicke TA auf. Die Dicke TA ist ein Abstand zwischen dem ersten Ende 5a und dem zweiten Ende 5b. Die Dicke TA überschreitet 2200 nm. Ein oberer Grenzwert der Dicke TA wird gemäß den Spezifikationen der funktionalen Vorrichtung angepasst und wird auf einen Wert eingestellt, der hinsichtlich einer Formungsprozesszeit der Isolierschicht 5 kein Problem darstellen würde. Die Dicke TA kann einen oberen Grenzwert von einem beliebigen von nicht mehr als 30.000 nm, nicht mehr als 25.000 nm, nicht mehr als 20000 nm, nicht mehr als 15.000 nm, nicht mehr als 10.000 nm, und nicht mehr als 5.000 nm aufweisen. Die Dicke TA ist vorzugsweise auf nicht weniger als 3.000 nm und nicht mehr als 10.000 nm eingestellt. In dieser Ausführungsform ist die Dicke TA auf 4.500 nm eingestellt.
  • Die Isolierschicht 5 weist eine laminierte Struktur auf, die eine Vielzahl von Zwischenschichtisolierfilmen 6 einschließt, die auf der ersten Hauptoberfläche 2a laminiert sind. Die Vielzahl von Zwischenschichtisolierfilmen 6 werden durch ein CVD-Verfahren (chemische Gasphasenabscheidung) auf der ersten Hauptoberfläche 2a laminiert. Solange die Isolierschicht 5 die Dicke TA (2200 nm <TA) aufweist, ist die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6 ist willkürlich und nicht auf eine spezifische Anzahl von laminierten Schichten beschränkt. Die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6 ist auf einen typischen Wert eingestellt, der kein Problem hinsichtlich der Formungsprozesszeit der Isolierschicht 5 darstellen würde. Die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6 kann zum Beispiel nicht weniger als 2 und nicht mehr als 25 betragen. Die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6 beträgt vorzugsweise nicht weniger als 2 und nicht mehr als 10.
  • Die Isolierschicht 5 weist vorzugsweise die laminierte Struktur auf, die nicht weniger als drei Schichten der Zwischenschichtisolationsfilme 6 einschließt. Die Isolierschicht 5 weist besonders bevorzugt die laminierte Struktur auf, die nicht weniger als vier Schichten der Zwischenschichtisolationsfilme 6 einschließt. In dieser Ausführungsform weist die Isolierschicht 5 die laminierte Struktur auf, die sechs Schichten der Zwischenschichtisolationsfilme 6 einschließt. Die sechs Schichten der Zwischenschichtisolationsfilme 6 schließen einen ersten Zwischenschichtisolationsfilm 6A, einen zweiten Zwischenschichtisolationsfilm 6B, einen dritten Zwischenschichtisolationsfilm 6C, einen vierten Zwischenschichtisolationsfilm 6D, einen fünften Zwischenschichtisolationsfilm 6E und einen sechsten Zwischenschichtisolationsfilm 6F in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a ein.
  • Die Vielzahl von Zwischenschichtisolationsfilmen 6 kann jeweils mindestens eines von einem Siliziumoxidfilm und einem Siliziumnitridfilm einschließen. In dieser Ausführungsform weist die Vielzahl von Zwischenschichtisolationsfilmen 6 jeweils eine einzelne Schichtstruktur auf, die aus einem Siliziumoxidfilm aufgebaut ist. Die aus Siliziumoxid bestehende Isolierschicht 5 wird dadurch angeordnet. Die Vielzahl von Zwischenschichtisolationsfilmen 6 kann jeweils eine Dicke von nicht weniger als 100 nm und nicht mehr als 3000 nm aufweisen. Vorzugsweise weist die Vielzahl von Zwischenschichtisolationsfilmen 6 jeweils eine Dicke von nicht weniger als 300 nm und nicht mehr als 1500 nm auf. Die Vielzahl von Zwischenschichtisolationsfilmen 6 kann voneinander unterschiedliche Dicken aufweisen oder kann eine zueinander gleiche Dicke aufweisen.
  • Die elektronische Komponente 1 weist einen Isolierbereich 7 auf, der in einem beliebigen Bereich innerhalb der Isolierschicht 5 gebildet ist. Der Isolierbereich 7 ist ein Bereich, der in Dickenrichtung der Isolierschicht 5 keine Leiterfolie (einen Metallfilm usw.) aufweist und nur einen Isolator aufweist. In dieser Ausführungsform ist der Isolierbereich 7 in einem Abschnitt gebildet, der den Außenbereich 4 in der Isolierschicht 5 abdeckt. Das heißt, der Isolierbereich 7 deckt den Außenbereich 4 außerhalb des Vorrichtungsbereichs 3 ab und deckt keine funktionelle Vorrichtung ab. Mit anderen Worten ist die funktionelle Vorrichtung nicht unterhalb des Isolierbereichs 7 gebildet.
  • In dieser Ausführungsform ist der Isolierbereich 7 in Richtung des zweiten Endabschnitts 5b mit dem ersten Ende 5a (erste Hauptoberfläche 2a) als Basis (Nullpunkt) und bis zu einem Zwischenabschnitt der Dickenrichtung der Isolierschicht 5 gebildet. In dieser Ausführungsform weist der Isolierbereich 7 eine laminierte Struktur auf, die aus einem Abschnitt der Vielzahl von Zwischenschichtisolationsfilmen 6 (in dieser Ausführungsform der erste bis fünfte Zwischenschichtisolationsfilm 6A bis 6E) aufgebaut ist.
  • Der Isolierbereich 7 weist in Dickenrichtung der Isolierschicht 5 eine vorbestimmte Isolierdicke TB auf. Die Isolierdicke TB ist auf nicht weniger als 2200 nm eingestellt. Ein oberer Grenzwert der Isolierdicke TB ist kleiner als die Dicke TA der Isolierschicht 5 (TB < TA). Die Isolierdicke TB kann einen oberen Grenzwert von einem beliebigen von nicht mehr als 30.000 nm, nicht mehr als 25.000 nm, nicht mehr als 20.000 nm, nicht mehr als 15.000 nm, nicht mehr als 10.000 nm, und nicht mehr als 5.000 nm aufweisen. Wenn die Dicke TA der Isolierschicht 5 3100 nm überschreitet, wird die Isolierdicke TB vorzugsweise auf nicht weniger als 3100 nm eingestellt. In dieser Ausführungsform ist die Isolierdicke TB auf 3900 nm eingestellt.
  • Die elektronische Komponente 1 schließt den Widerstandsfilm 8 ein, der innerhalb der Isolierschicht 5 angeordnet ist. Der Widerstandsfilm 8 ist ein sogenannter Dünnfilmwiderstand. Der Widerstandsfilm 8 schließt einen Legierungskristall ein, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist. Die Widerstandsschicht 8 wird durch einen Sputterschritt und einen Kristallisierungsschritt gebildet. Im Sputterschritt wird eine Legierung einschließlich des Metallelements und des Nichtmetallelements auf den Zwischenschichtisolationsfilm 6 aufgebracht, der ein filmbildendes Objekt durch ein Sputterverfahren ist. Ein Basislegierungsfilm, der eine Basis des Widerstandsfilms 8 sein soll, wird dadurch auf dem Zwischenschichtisolationsfilm 6 gebildet, der das filmbildende Objekt ist. Der Basislegierungsfilm befindet sich unmittelbar nach der Filmbildung in einem amorphen Zustand.
  • Im Kristallisierungsschritt wird der Basislegierungsfilm auf eine Temperatur (zum Beispiel eine Temperatur von nicht weniger als 300 °C und nicht mehr als 500 °C) und für eine Zeitdauer erwärmt, bei der und bis zu der der Basislegierungsfilm kristallisiert. Dadurch wird der Widerstandsfilm 8, der aus einem Legierungskristallfilm aufgebaut ist, gebildet. Die Kristallisationstemperatur und die Kristallisationszeit des Basislegierungsfilms werden auf eine Temperatur und eine Zeit eingestellt, die keine Probleme in Bezug auf die elektrischen Eigenschaften der funktionellen Vorrichtung aufweisen. Ein Schichtwiderstand Rs des Widerstandsfilms 8 wird durch einen Schichtwiderstand Rs des Legierungskristallfilms, der durch den Kristallisierungsschritt gebildet wird, festgelegt.
  • Die Art des Legierungskristalls, der den Widerstandsfilm 8 bildet, ist beliebig, solange der Kristallisierungsschritt durchgeführt wird. Der Widerstandsfilm 8 kann zum Beispiel mindestens einen von einem CrSi-Film, einem CrSiN-Film, einem CrSiO-Film, einem TaN-Film und einem TiN-Film einschließen. In dieser Ausführungsform weist der Widerstandsfilm 8 eine einzelne Schichtstruktur auf, die aus einem CrSi-Film aufgebaut ist. Der Widerstandsfilm 8 kann als „CrSi-Widerstandsfilm“ bezeichnet werden Ein Gehalt des Metalls (Cr) in Bezug auf ein Gesamtgewicht des Widerstandsfilms 8 (CrSi-Film) kann nicht weniger als 5 Gew.-% und nicht mehr als 50 Gew.-% betragen.
  • Der Widerstandsfilm 8 kann eine Dicke von nicht weniger als 0,1 nm und nicht mehr als 100 nm aufweisen. Ein unterer Grenzwert der Dicke des Widerstandsfilms 8 beträgt vorzugsweise nicht weniger als 0,5 nm. Der untere Grenzwert der Dicke des Widerstandsfilms 8 beträgt am meisten bevorzugt nicht weniger als 1 nm. Ein oberer Grenzwert der Dicke des Widerstandsfilms 8 beträgt vorzugsweise nicht mehr als 10 nm. Der obere Grenzwert der Dicke des Widerstandsfilms 8 beträgt am meisten bevorzugt nicht mehr als 5 nm. Der Schichtwiderstand Rs kann nicht weniger als 100 Ω/□ und nicht mehr als 50000 Ω/□ betragen. Der Schichtwiderstand Rs des Widerstandsfilms 8 beträgt vorzugsweise nicht weniger als 1000 Ω/□ und nicht mehr als 10.000 Ω/□. Der Schichtwiderstand Rs wird durch Anpassen der Dicke des Widerstandsfilms 8, einer ebenen Fläche des Widerstandsfilms 8, des Inhalts des Metalls usw. angepasst.
  • Der Widerstandsfilm 8 ist vorzugsweise auf dem Zwischenschichtisolierfilm 6 der dritten oder höheren Schicht (einer der dritten bis fünften Zwischenschichtisolierfilme 6C bis 6E) und nicht auf einem der unterhalb der dritten Schicht liegenden Zwischenschichtisolierfilme 6 (erster und zweiter Zwischenschichtisolierfilm 6A und 6B) angeordnet. Der Widerstandsfilm 8 ist besonders bevorzugt auf dem Zwischenschichtisolationsfilm 6 der vierten Schicht oder höher (entweder der vierten und fünften Zwischenschichtisolierfilme 6D und 6E) angeordnet und nicht auf einer der unterhalb der vierten Schicht liegenden Zwischenschichtisolationsfilme 6 (erste bis dritte Zwischenschichtisolationsfilme 6A bis 6C) angeordnet.
  • In dieser Ausführungsform ist der Widerstandsfilm 8 auf dem fünften Zwischenschichtisolierfilm 6E angeordnet und wird von dem sechsten Zwischenschichtisolationsfilm 6F abgedeckt. Vorzugsweise nimmt der Widerstandsfilm 8 ausschließlich den Zwischenschichtisolationsfilm 6 ein, der das filmbildende Objekt (in dieser Ausführungsform der fünfte Zwischenschichtisolierfilm 6E) ist. Das heißt, vorzugsweise ist ein anderer Leiterfilm (Metallfilm) als der Widerstandsfilm 8 nicht in derselben Schicht wie der Widerstandsfilm 8 angeordnet.
  • Der Widerstandsfilm 8 ist in einem Bereich zwischen dem zweiten Ende 5b und dem Isolierbereich 7 angeordnet und deckt den Isolierbereich 7 innerhalb der Isolierschicht 5 ab. Der Widerstandsfilm 8 deckt vorzugsweise den Isolierbereich 7 direkt ab. Das heißt, der Widerstandsfilm 8 ist vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf Basis des ersten Endes 5a (erste Hauptoberfläche 2a) nicht innerhalb eines Dickenbereichs von weniger als 2200 nm befindet. Besonders bevorzugt ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf Basis des ersten Endes 5a (erste Hauptoberfläche 2a) nicht innerhalb eines Dickenbereichs von weniger als 3100 nm befindet.
  • In dieser Ausführungsform ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, so dass er sich nicht innerhalb eines Dickenbereichs von weniger als 3900 nm auf der Basis des ersten Endes 5a (erste Hauptoberfläche 2a) befindet. Vorzugsweise ist eine Dicke (Isolierdicke TB) zwischen dem ersten Ende 5a (erste Hauptoberfläche 2a) und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 nicht kleiner als eine Dicke zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5. In dieser Ausführungsform übersteigt die Isolierdicke TB die Dicke zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8.
  • Der Widerstandsfilm 8 ist der ersten Hauptoberfläche 2a über den Isolierbereich 7 zugewandt. Das heißt, der Widerstandsfilm 8 schließt einen Abschnitt ein, welcher der ersten Hauptoberfläche 2a über einen Bereich zugewandt ist, in dem ein Leiterfilm (Metallfilm) nicht innerhalb der Isolierschicht 5 angeordnet ist. Außerdem schließt der Widerstandsfilm 8 einen Abschnitt ein, der dem Außenbereich 4 über den Isolierbereich 7 zugewandt ist und keiner funktionellen Vorrichtung zugewandt ist. In dieser Ausführungsform ist der Widerstandsfilm 8 keiner funktioneller Vorrichtung in der Dickenrichtung der Isolierschicht 5 zugewandt. Eine ebene Form des Widerstandsfilms 8 ist beliebig. Der Widerstandsfilm 8 kann in Draufsicht eine viereckige Form, eine rechteckige Form (Bandform), eine polygonale Form, eine mäanderförmige Form (Zickzackform) oder eine Form aufweisen, in der die vorstehenden Formen selektiv kombiniert werden.
  • Die elektronische Komponente 1 schließt einen anorganischen Isolierfilm 9 ein, der den Widerstandsfilm 8 innerhalb der Isolierschicht 5 abdeckt. Der anorganische Isolierfilm 9 ist in einem Bereich zwischen dem Widerstandsfilm 8 und einem beliebigen der Zwischenschichtisolationsfilme 6 (in dieser Ausführungsform der sechste Zwischenschichtisolationsfilm 6F) angeordnet und ist dem Isolierbereich 7 über den Widerstandsfilm 8 zugewandt. Der anorganische Isolierfilm 9 deckt vorzugsweise einen gesamten Bereich des Widerstandsfilms 8 ab. In dieser Ausführungsform weist der anorganische Isolierfilm 9 eine ebene Form auf, die mit der planaren Form des Widerstandsfilms 8 übereinstimmt. Der anorganische Isolierfilm 9 kann einen Siliziumoxidfilm und einen Siliziumnitridfilm einschließen. In dieser Ausführungsform weist der anorganische Isolierfilm 9 eine einzelne Schichtstruktur auf, die aus einem Siliziumoxidfilm aufgebaut ist.
  • Die elektronische Komponente 1 schließt eine Vielzahl von Zwischenschichtverdrahtungen 10 ein, die innerhalb eines Dickenbereichs zwischen dem ersten Ende 5a und dem zweiten Ende 5b innerhalb der Isolierschicht 5 laminiert und angeordnet sind. Die Vielzahl von Zwischenschichtverdrahtungen 10 sind jeweils elektrisch mit der entsprechenden funktionellen Vorrichtung und/oder dem Widerstandsfilm 8 verbunden. Die Vielzahl von Zwischenschichtverdrahtungen 10 kann eine Vielzahl von funktionellen Vorrichtungen elektrisch miteinander verbinden. Die Vielzahl von Zwischenschichtverdrahtungen 10 kann jeweils den Widerstandsfilm 8 elektrisch mit einer beliebigen funktionellen Vorrichtung verbinden. Die Platzierungsorte und die Arten der Führung der Vielzahl von Zwischenschichtverdrahtungen 10 sind beliebig.
  • In dieser Ausführungsform ist die Vielzahl der Zwischenschichtverdrahtungen 10 laminiert und innerhalb eines Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, jedoch nicht innerhalb eines Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5. Die Vielzahl von Zwischenschichtverdrahtungen 10 ist jeweils auf dem entsprechenden Zwischenschichtisolationsfilm 6 angeordnet. Das heißt, die Vielzahl von Zwischenschichtverdrahtungen 10 bildet eine mehrschichtige Verdrahtungsstruktur mit der Vielzahl von Zwischenschichtisolationsfilmen 6 und dem Widerstandsfilm 8. Die Anzahl der laminierten Schichten der Vielzahl von Zwischenschichtverdrahtungen 10 wird gemäß der Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6 angepasst. In dieser Ausführungsform schließen die Vielzahl von Zwischenschichtverdrahtungen 10 mindestens eine erste Zwischenschichtverdrahtung 10A, mindestens eine zweite Zwischenschichtverdrahtung 10B, mindestens eine dritte Zwischenschichtverdrahtung 10C und mindestens eine vierte Zwischenschichtverdrahtung 10D ein.
  • Die erste Zwischenschichtverdrahtung 10A ist auf dem ersten Zwischenschichtisolationsfilm 6A angeordnet und wird von dem zweiten Zwischenschichtisolationsfilm 6B abgedeckt. Die zweite Zwischenschichtverdrahtung 10B ist auf dem zweiten Zwischenschichtisolationsfilm 6B angeordnet und wird von dem dritten Zwischenschichtisolationsfilm 6C abgedeckt. Die dritte Zwischenschichtverdrahtung 10C ist auf dem dritten Zwischenschichtisolationsfilm 6C angeordnet und wird von dem vierten Zwischenschichtisolationsfilm 6D abgedeckt. Die vierte Zwischenschichtverdrahtung 10D ist auf dem vierten Zwischenschichtisolationsfilm 6D angeordnet und wird durch den fünften Zwischenschichtisolationsfilm 6E abgedeckt. Die Vielzahl von Zwischenschichtverdrahtungen 10 ist nicht auf dem Zwischenschichtisolierfilm 6 angeordnet, auf dem der Widerstandsfilm 8 angeordnet ist (in dieser Ausführungsform der fünfte Zwischenschichtisolierfilm 6E).
  • Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt eine erste untere Verdrahtung 11 und eine zweite untere Verdrahtung 12 für den Widerstandsfilm 8 ein. Die erste untere Verdrahtung 11 ist direkt unterhalb eines Endes des Widerstandsfilms 8 angeordnet. Das eine Ende des Widerstandsfilms 8 deutet auf eine elektrische Endverbindung hin. In dieser Ausführungsform ist die erste untere Verdrahtung 11 aus einer der vierten Zwischenschichtverdrahtungen 10D aufgebaut. Die erste untere Verdrahtung 11 ist entlang des Isolierbereichs 7 angeordnet, um den Isolierbereich 7 in Draufsicht abzugrenzen.
  • Die zweite untere Verdrahtung 12 ist direkt unterhalb eines anderen Endes des Widerstandsfilms 8 angeordnet. Das andere Ende des Widerstandsfilms 8 deutet auf eine elektrische Endverbindung hin. Die zweite untere Verdrahtung 12 ist in einem Intervall von der ersten unteren Verdrahtung 11 in derselben Schicht wie die erste untere Verdrahtung 11 angeordnet. In dieser Ausführungsform ist die zweite untere Verdrahtung 12 aus einer der vierten Zwischenschichtverdrahtungen 10D aufgebaut. Die zweite untere Verdrahtung 12 ist entlang des Isolierbereichs 7 angeordnet, um den Isolierbereich 7 in Draufsicht abzugrenzen. Die zweite untere Verdrahtung 12 ist in Draufsicht der ersten unteren Verdrahtung 11 über den Isolierbereich 7 zugewandt. In einer solchen Struktur ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, um den Isolierbereich 7 abzudecken und mit der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in der Draufsicht zu überlappen.
  • Die Vielzahl von Zwischenschichtverdrahtungen 10 weist jeweils eine Dicke auf, welche die Dicke des Widerstandsfilms 8 übersteigt. Die Vielzahl von Zwischenschichtverdrahtungen 10 weist jeweils eine laminierte Struktur auf, die einen ersten Sperrfilm 13, einen Hauptkörperfilm 14 und einen zweiten Sperrfilm 15 einschließt, die in dieser Reihenfolge von der Seite des Halbleiterchips 2 aus laminiert sind. Der erste Sperrfilm 13 ist aus einem Ti-basierten Metallfilm aufgebaut. Der erste Sperrfilm 13 kann eine laminierte Struktur aufweisen, die einen Ti-Film 16 und einen TiN-Film 17 einschließt, die in dieser Reihenfolge von der Seite des Halbleiterchips 2 aus laminiert sind.
  • Der Hauptkörperfilm 14 ist aufgebaut aus einem Al-basierten Metallfilm oder einem Cubasierten Metallfilm und weist eine Dicke auf, die eine Dicke des ersten Sperrfilms 13 überschreitet. Der Hauptkörperfilm 14 kann mindestens einen von einem reinen Al-Film (einem Al-Film mit einer Reinheit von nicht weniger als 99 %), einem reinen Cu-Film (einem Al-Film mit einer Reinheit von nicht weniger als 99 %), einem AlCu-Legierungsfilm, einem AlSi-Legierungsfilm und einem AlSiCu-Legierungsfilm einschließen. Der zweite Sperrfilm 15 ist aufgebaut aus einem Ti-basierten Metallfilm und weist eine Dicke auf, die kleiner ist als die Dicke des Hauptkörperfilms 14. Der zweite Sperrfilm 15 kann eine laminierte Struktur aufweisen, die einen Ti-Film 18 und einen TiN-Film 19 einschließt, die in dieser Reihenfolge von der Seite der Hauptkörperfolie 14 aus laminiert sind.
  • Die elektronische Komponente 1 schließt eine Vielzahl von Durchgangselektroden 20 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die Vielzahl von Durchgangselektroden 20 ist jeweils elektrisch mit zwei beliebigen Zwischenschichtverdrahtungen 10 verbunden, die in der Dickenrichtung einander zugewandt sind. Die Vielzahl von Durchgangselektroden 20 schließt eine erste Durchgangselektrode 21 und eine zweite Durchgangselektrode 22 für den Widerstandsfilm 8 ein. Die erste Durchgangselektrode 21 ist zwischen dem einen Ende des Widerstandsfilms 8 und der ersten unteren Verdrahtung 11 angeordnet und ist mit dem einen Ende des Widerstandsfilms 8 und der ersten unteren Verdrahtung 11 elektrisch verbunden. Die zweite Durchgangselektrode 22 ist zwischen dem anderen Ende des Widerstandsfilms 8 und der zweiten unteren Verdrahtung 12 angeordnet und ist mit dem anderen Ende des Widerstandsfilms 8 und der zweiten unteren Verdrahtung 12 elektrisch verbunden.
  • Ein oberer Endabschnitt der ersten Durchgangselektrode 21 und ein oberer Endabschnitt der zweiten Durchgangselektrode 22 können von einer Hauptoberfläche des entsprechenden Zwischenschichtisolationsfilms 6 (in dieser Ausführungsform die Hauptoberfläche des fünften Zwischenschichtisolationsfilms 6E) vorstehen. In diesem Fall kann der Widerstandsfilm 8 als ein Film entlang des oberen Endabschnitts (einer Hauptoberfläche und eines Abschnitts einer Seitenwand) der ersten Durchgangselektrode 21 und des oberen Endabschnitts (eine Hauptoberfläche und einen Abschnitt einer Seitenwand) der zweiten Durchgangselektrode 22 gebildet sein und kann aufgrund des oberen Endabschnitts der ersten Durchgangselektrode 21 und des oberen Endabschnitts der zweiten Durchgangselektrode 22 erhöhte Abschnitte aufweisen.
  • Die Vielzahl von Durchgangselektroden 20 weisen jeweils eine laminierte Struktur auf, die einen Durchgangssperrfilm 24 und einen Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von einer Innenwand eines in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 laminiert sind. Der Durchgangssperrfilm 24 ist als ein Film entlang der Innenwand des Durchgangslochs 23 gebildet und grenzt eine Aussparung im Inneren des Durchgangslochs 23 ab. Der Durchgangssperrfilm 24 ist aufgebaut aus einem Ti-basierten Metallfilm. Der Durchgangssperrfilm 24 kann eine laminierte Struktur aufweisen, die einen Ti-Film 26 und einen TiN-Film 27 einschließt, die in dieser Reihenfolge von der Innenwand der Durchgangselektrode 23 aus laminiert sind. Der Durchgangshauptkörper 25 ist über den Durchgangssperrfilm 24 in dem Durchgangsloch 23 eingebettet. Der Durchgangshauptkörper 25 schließt W (Wolfram) oder Cu (Kupfer) ein, das als integriertes Element in dem Durchgangsloch 23 eingebettet ist.
  • Die elektronische Komponente 1 schließt eine Vielzahl von oberen Verdrahtungen 30 ein, die an dem zweiten Ende 5b der Isolierschicht 5 angeordnet sind. Die Vielzahl von oberen Verdrahtungen 30 ist jeweils elektrisch mit der entsprechenden funktionellen Vorrichtung und/oder dem Widerstandsfilm 8 verbunden. Bei der Vielzahl von oberen Verdrahtungen 30 handelt es sich um Anschlusselektroden, die mit Leitungsdrähten (zum Beispiel Verbindungsdrähten) verbunden sind. Die Vielzahl von oberen Verdrahtungen 30 übertragen Eingangssignale von einer Außenseite an jeweilige funktionelle Vorrichtungen oder übertragen Ausgangssignale aus den jeweiligen funktionelle Vorrichtungen nach außen.
  • Die Vielzahl von oberen Verdrahtungen 30 schließt eine erste obere Verdrahtung 31 und eine zweite obere Verdrahtung 32 für den Widerstandsfilm 8 ein. Die erste obere Verdrahtung 31 ist direkt über der ersten unteren Verdrahtung 11 angeordnet. Die zweite obere Verdrahtung 32 ist direkt über der zweiten unteren Verdrahtung 12 angeordnet. Die Vielzahl von oberen Verdrahtungen 30 weist eine Dicke auf, welche die Dicke der Vielzahl von Zwischenschichtverdrahtungen 10 übersteigt. Wie die Vielzahl der Zwischenschichtverdrahtungen 10 weist auch die Vielzahl der oberen Verdrahtungen 30 jeweils eine laminierte Struktur auf, die den ersten Sperrfilm 13, den Hauptkörperfilm 14 und den zweiten Sperrfilm 15 einschließt, die in dieser Reihenfolge von der Seite des Halbleiterchips 2 (Seite der Isolierschicht 5) aus laminiert sind.
  • Die elektronische Komponente 1 schließt eine Vielzahl von langen Durchgangselektroden 40 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die Vielzahl von langen Durchgangselektroden 40 sind jeweils elektrisch mit einer beliebigen der Zwischenschichtverdrahtung 10 und einer beliebigen der oberen Verdrahtung 30 verbunden, die in der Dickenrichtung einander zugewandt sind. Die langen Durchgangselektroden 40 sind Durchgangselektroden 20 zwischen den Durchgangselektroden 20, die sich jeweils über mindestens zwei Zwischenschichtisolierfilme 6 erstrecken.
  • Die Vielzahl von langen Durchgangselektroden 40 schließt eine erste lange Durchgangselektrode 41 und eine zweite lange Durchgangselektrode 42 für den Widerstandsfilm 8 ein. Die erste lange Durchgangselektrode 41 ist in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 angeordnet und ist mit der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Die erste lange Durchgangselektrode 41 ist in einem Abstand von dem Widerstandsfilm 8 angeordnet und erstreckt sich von dem zweiten Ende 5b zu der Seite des ersten Endes 5a hin, um dem Widerstandsfilm 8 zu durchqueren.
  • Die zweite lange Durchgangselektrode 42 ist in einem Bereich zwischen der zweiten unteren Verdrahtung 12 und der zweiten oberen Verdrahtung 32 angeordnet und ist mit der zweiten unteren Verdrahtung 12 und der zweiten oberen Verdrahtung 32 elektrisch verbunden. Die zweite lange Durchgangselektrode 42 ist in einem Abstand von dem Widerstandsfilm 8 angeordnet und erstreckt sich von der Seite des zweiten Endes 5b zur Seite des ersten Endes 5a, um den Widerstandsfilm 8 zu durchqueren. Wie die Vielzahl von Durchgangselektroden 20 weist auch die Vielzahl von langen Durchgangselektroden 40 jeweils eine laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind.
  • Die elektronische Komponente 1 schließt eine obere Isolierschicht 50 ein, welche die Vielzahl von oberen Verdrahtungen 30 an dem zweiten Ende 5b der Isolierschicht 5 teilweise abdeckt. Die obere Isolierschicht 50 kann als eine „Passivierungsschicht“ bezeichnet werden Die obere Isolierschicht 50 weist eine Vielzahl von Polsteröffnungen 50a auf, die innere Abschnitte der Vielzahl von oberen Verdrahtungen 30 teilweise freilegen und Umfangskantenabschnitte der Vielzahl von oberen Verdrahtungen 30 abdecken.
  • In dieser Ausführungsform weist die obere Isolierschicht 50 eine laminierte Struktur auf, die einen ersten Isolierfilm 51 und einen zweiten Isolierfilm 52 einschließt, die in dieser Reihenfolge von der Seite der Isolierschicht 5 aus laminiert sind. Der erste Isolierfilm 51 kann einen Siliziumoxidfilm einschließen. Der zweite Isolierfilm 52 schließt einen Isolator ein, der sich von dem ersten Isolierfilm 51 unterscheidet. Der zweite Isolierfilm 52 kann einen Nitrid-Siliziumfilm einschließen. Die obere Isolierschicht 50 kann eine einzelne Schichtstruktur aufweisen, die aus dem ersten Isolierfilm 51 oder dem zweiten Isolierfilm 52 aufgebaut ist.
  • 4 ist eine Schnittansicht, welche die Schnittstruktur entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm 8 gemäß einem zweiten Konfigurationsbeispiel zeigt. Im Folgenden werden Strukturen, die den in 1 bis 3 gezeigten Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 4 schließt in dieser Konfiguration die Isolierschicht 5 die ersten bis fünften Zwischenschichtisolierfilme 6A bis 6E ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a aus laminiert sind und die Dicke TA von 3600 nm aufweisen. Der Isolierbereich 7 schließt eine laminierte Struktur ein, die aus einem Abschnitt der ersten bis vierten Zwischenschichtisolierfilme 6A bis 6D aufgebaut ist und eine Isolierdicke TB von 3100 nm aufweist. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf Basis des ersten Endes 5a (erste Hauptoberfläche 2a) nicht innerhalb eines Dickenbereichs von weniger als 3100 nm befindet. Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die erste bis dritte Zwischenschichtverdrahtung 10A bis 10C ein. In dieser Konfiguration ist die Vielzahl von Zwischenschichtverdrahtungen 10 die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 für den Widerstandsfilm 8 ist jeweils aus einer der dritten Zwischenschichtverdrahtungen 10C gebildet.
  • 5 ist eine Schnittansicht, welche die Schnittstruktur entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm 8 gemäß einem dritten Konfigurationsbeispiel zeigt. Im Folgenden werden Strukturen, die den in 1 bis 3 gezeigten Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 5 schließt in dieser Konfiguration die Isolierschicht 5 die ersten bis vierten Zwischenschichtisolierfilme 6A bis 6D ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a aus laminiert sind und die Dicke TA von 2700 nm aufweisen. Der Isolierbereich 7 schließt eine laminierte Struktur ein, die aus einem Abschnitt der ersten bis dritten Zwischenschichtisolierfilme 6A bis 6C aufgebaut ist und eine Isolierdicke TB von 2200 nm aufweist. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf Basis des ersten Endes 5a (erste Hauptoberfläche 2a) nicht innerhalb eines Dickenbereichs von weniger als 2200 nm befindet. Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die erste und zweite Zwischenschichtverdrahtung 10A und 10B ein. In dieser Konfiguration bestehen die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 für den Widerstandsfilm 8 jeweils aus einer der zweiten Zwischenschichtverdrahtungen 10B.
  • 6 ist eine Schnittansicht, welche die Schnittstruktur entlang der in 1 gezeigten Linie II-II zusammen mit dem Widerstandsfilm 8 gemäß einem vierten Konfigurationsbeispiel zeigt. Im Folgenden werden Strukturen, die den in 1 bis 3 gezeigten Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 6 schließt in dieser Konfiguration die Isolierschicht 5 die ersten bis dritten Zwischenschichtisolierfilme 6A bis 6C ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a aus laminiert sind und die Dicke TA von 1900 nm aufweisen. Der Isolierbereich 7 schließt eine laminierte Struktur ein, die aus einem Abschnitt der ersten und zweiten Zwischenschichtisolierfilme 6A und 6B aufgebaut ist und eine Isolierdicke TB von 1400 nm aufweist. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf Basis des ersten Endes 5a (erste Hauptoberfläche 2a) nicht innerhalb eines Dickenbereichs von weniger als 1400 nm befindet. Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die ersten Zwischenschichtverdrahtungen 10A ein. In dieser Konfiguration bestehen die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 für den Widerstandsfilm 8 jeweils aus einer der ersten Zwischenschichtverdrahtungen 10A.
  • Elektrische Eigenschaften der Widerstandsfilme 8 gemäß dem ersten bis vierten Konfigurationsbeispiel werden nun unter Bezugnahme auf 7 bis 9 beschrieben. Im Folgenden wird eine Beschreibung des Schichtwiderstands Rs, des Temperaturkoeffizienten TCR1 erster Ordnung und des Temperaturkoeffizienten TCR2 zweiter Ordnung als elektrische Eigenschaften jeder Widerstandsschicht 8 bereitgestellt. Die Anzahl der Proben jeder der Widerstandsfilme 8 der ersten bis vierten Konfiguration, die bei der Verwendung der Diagramme von 7 bis 9 verwendet werden, beträgt 68.
  • 7 ist ein Diagramm, das die Schichtwiderstände Rs der Widerstandsfilme 8 zeigt. In 7 zeigt die Ordinate eine kumulative Wahrscheinlichkeit [%] und die Abszisse zeigt den Schichtwiderstand Rs [Ω/□] des Widerstandsfilms 8. Ein erstes Merkmal S1, ein zweites Merkmal S2, ein drittes Merkmal S3 und ein viertes Merkmal S4 sind in 7 gezeigt.
  • Das erste Merkmal S1 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem ersten Konfigurationsbeispiel dar (Isolierdicke TB = 3900 nm). Das zweite Merkmal S2 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem zweiten Konfigurationsbeispiel dar (Isolierdicke TB = 3100 nm). Das dritte Merkmal S3 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem dritten Konfigurationsbeispiel dar (Isolierdicke TB = 2200 nm). Das vierte Merkmal S3 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem vierten Konfigurationsbeispiel dar (Isolierdicke TB = 1400 nm). In allen Fällen beträgt ein Designwert des Schichtwiderstands Rs nicht weniger als 1700 Ω/□ und nicht mehr als 2300 Ω/□.
  • Unter Bezugnahme auf das erste Merkmal S1, mit dem Widerstandsfilm 8 gemäß dem ersten Konfigurationsbeispiel, fällt der Schichtwiderstand Rs innerhalb eines Bereichs von nicht weniger als 1970 Ω/□ und nicht mehr als 2110 Ω/□ und ein Medianwert M1 (50 %) des Schichtwiderstands Rs beträgt ungefähr 2050 Ω/□. Unter Bezugnahme auf das zweite Merkmal S2, mit dem Widerstandsfilm 8 gemäß dem zweiten Konfigurationsbeispiel, fällt der Schichtwiderstand Rs innerhalb eines Bereichs von nicht weniger als 1930 Ω/□ und nicht mehr als 2120 Ω/□ und der Medianwert M1 (50 %) des Schichtwiderstands Rs beträgt ungefähr 2050 Ω/□.
  • Unter Bezugnahme auf das dritte Merkmal S3, mit dem Widerstandsfilm 8 gemäß dem dritten Konfigurationsbeispiel, fällt der Schichtwiderstand Rs innerhalb eines Bereichs von nicht weniger als 2140 Ω/□ und nicht mehr als 2230 Ω/□ und der Medianwert M1 (50 %) des Schichtwiderstands Rs beträgt ungefähr 2150 Ω/□. Unter Bezugnahme auf das vierte Merkmal S4 fällt mit dem Widerstandsfilm 8 gemäß dem vierten Konfigurationsbeispiel der Schichtwiderstand Rs innerhalb eines Bereichs von nicht weniger als 2130 Ω/□ und nicht mehr als 2390 Ω/□ und der Medianwert M1 (50 %) des Schichtwiderstands Rs beträgt ungefähr 2270 Ω/□.
  • Der Schichtwiderstand Rs hängt von der Platzierung des Widerstandsfilms 8 ab und die Präzision des Schichtwiderstands Rs in Bezug auf einen Designwert verbessert sich mit Zunahme des Abstands zwischen dem ersten Ende 5a der Isolierschicht 5 und dem Widerstandsfilm 8. Insbesondere verbessert sich die Präzision des Schichtwiderstands Rs in Bezug auf den Designwert in der Reihenfolge von: dem vierten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel und dem ersten Konfigurationsbeispiel. Da das erste Merkmal S1 und das zweite Merkmal S2 im Wesentlichen übereinstimmen, hat der Schichtwiderstand Rs die Tendenz, sich dem Designwert anzunähern, ohne sich aufgrund der Vergrößerung des Abstands zwischen dem ersten Ende 5a und dem Ende des Widerstandsfilms 8 zu entfernen.
  • Aus den vorstehenden Ergebnissen ist der Widerstandsfilm 8 vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 2200 nm befindet. Mit dieser Struktur kann die Präzision des Schichtwiderstands Rs in Bezug auf den Designwert verbessert werden. In diesem Fall deckt der Widerstandsfilm 8 vorzugsweise den Isolierbereich 7 ab, der die Isolierdicke TB von nicht weniger als 2200 nm aufweist.
  • Der Widerstandsfilm 8 deckt besonders bevorzugt den Isolierbereich 7 ab, der eine Dicke von nicht weniger als 3100 nm aufweist. Mit dieser Struktur kann die Präzision des Schichtwiderstands Rs in Bezug auf den Designwert weiter verbessert werden. In diesem Fall ist der Widerstandsfilm 8 vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 3100 nm befindet.
  • 8 ist ein Diagramm, das die Koeffizienten erster Ordnung TCR1 der TCRs der Widerstandsfilme 8 zeigt. In 8 zeigt die Ordinate eine kumulative Wahrscheinlichkeit [%] und die Abszisse zeigt den Koeffizienten erster Ordnung TCR1 [ppm/°C] des TCR. Ein erstes Merkmal S11, ein zweites Merkmal S12, ein drittes Merkmal S13 und ein viertes Merkmal S14 sind in 8 gezeigt.
  • Das erste Merkmal S 11 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem ersten Konfigurationsbeispiel dar. Das erste Merkmal S12 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem zweiten Konfigurationsbeispiel dar. Das dritte Merkmal S 13 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem dritten Konfigurationsbeispiel dar. Das vierte Merkmal S14 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem vierten Konfigurationsbeispiel dar. In allen Fällen beträgt ein Designwert des Koeffizienten erster Ordnung TCR1 nicht weniger als -100 ppm/°C und nicht mehr als +100 ppm/°C. Ein optimaler Wert des Koeffizienten erster Ordnung TCR1 beträgt 0 ppm/°C.
  • Unter Bezugnahme auf das erste Merkmal S11, mit dem Widerstandsfilm 8 gemäß dem ersten Konfigurationsbeispiel, fällt der Koeffizient erster Ordnung TCR1 innerhalb eines Bereichs von nicht weniger als -20 ppm/°C und nicht mehr als +25 ppm/°C und ein Medianwert M2 (50 %) beträgt im Wesentlichen 0 ppm/°C. Der Koeffizient erster Ordnung TCR1 gemäß dem ersten Merkmal S 11 fällt innerhalb eines Bereichs von nicht weniger als -10 ppm/°C und nicht mehr als +10 ppm/°C in einem Bereich von ±20 % auf Basis des Medianwerts M1 (50 %).
  • Unter Bezugnahme auf das zweite Merkmal S12, mit dem Widerstandsfilm 8 gemäß dem zweiten Konfigurationsbeispiel, fällt der Koeffizient erster Ordnung TCR1 innerhalb eines Bereichs von nicht weniger als -20 ppm/°C und nicht mehr als +25 ppm/°C und der Medianwert M2 (50 %) beträgt im Wesentlichen 0 ppm/°C. Der Koeffizient erster Ordnung TCR1 gemäß dem zweiten Merkmal S12 fällt innerhalb eines Bereichs von nicht weniger als -10 ppm/°C und nicht mehr als +10 ppm/°C in einem Bereich von ±20 % auf der Basis des Medianwerts M1 (50 %).
  • Unter Bezugnahme auf das dritte Merkmal S13, mit dem Widerstandsfilm 8 gemäß dem dritten Konfigurationsbeispiel, fällt der Koeffizient erster Ordnung TCR1 innerhalb eines Bereichs von nicht weniger als +5 ppm/°C und nicht mehr als +60 ppm/°C und der Medianwert M2 (50 %) beträgt etwa +21 ppm/°C. Unter Bezugnahme auf das vierte Merkmal S14, mit dem Widerstandsfilm 8 gemäß dem vierten Konfigurationsbeispiel, fällt Koeffizient erster Ordnung TCR1 innerhalb eines Bereichs von nicht weniger als +34 ppm/°C und nicht mehr als +84 ppm/°C und der Medianwert M2 (50 %) beträgt etwa +52 ppm/°C.
  • Der Koeffizient erster Ordnung TCR1 ist abhängig von der Anordnung des Widerstandsfilms 8 und verbessert sich mit zunehmendem Abstand zwischen dem ersten Ende 5a der Isolierschicht 5 und dem Widerstandsfilm 8. Insbesondere verbessert sich der Koeffizient erster Ordnung TCR1 in der Reihenfolge von: dem vierten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel und dem ersten Konfigurationsbeispiel. Da das erste Merkmal S11 und das zweite Merkmal S 12 im Wesentlichen übereinstimmen, hat der Koeffizient erster Ordnung TCR1 die Tendenz, sich dem Designwert anzunähern, ohne sich aufgrund der Vergrößerung des Abstands zwischen dem ersten Ende 5a und dem Ende des Widerstandsfilms 8 zu entfernen.
  • Aus den vorstehenden Ergebnissen ist der Widerstandsfilm 8 vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 2200 nm befindet. Mit dieser Struktur kann die Widerstandsschicht 8 mit dem Koeffizienten erster Ordnung TCR1 in einem Bereich von nicht weniger als -20 ppm/°C und nicht mehr als +60 ppm/°C gebildet werden. In diesem Fall deckt der Widerstandsfilm 8 vorzugsweise den Isolierbereich 7 ab, der die Isolierdicke TB von nicht weniger als 2200 nm aufweist.
  • Der Widerstandsfilm 8 ist besonders bevorzugt innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 3100 nm befindet. Mit dieser Struktur kann die Widerstandsschicht 8 mit dem Koeffizienten erster Ordnung TCR1 in einem Bereich von nicht weniger als -20 ppm/°C und nicht mehr als +25 ppm/°C gebildet werden. n diesem Fall deckt der Widerstandsfilm 8 vorzugsweise den Isolierbereich 7 ab, der die Dicke von nicht weniger als 3100 nm aufweist.
  • 9 ist ein Diagramm, das die Koeffizienten zweiter Ordnung TCR2 der TCRs der Widerstandsfilme 8 zeigt. In 9 zeigt die Ordinate eine kumulative Wahrscheinlichkeit [%] und die Abszisse zeigt den Koeffizienten zweiter Ordnung TCR2 [ppm/°C2] des TCR des Widerstandsfilms 8. Ein erstes Merkmal S21, ein zweites Merkmal S22, ein drittes Merkmal S23 und ein viertes Merkmal S24 sind in 9 gezeigt.
  • Das erste Merkmal S21 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem ersten Konfigurationsbeispiel dar. Das zweite Merkmal S22 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem zweiten Konfigurationsbeispiel dar. Das dritte Merkmal S23 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem dritten Konfigurationsbeispiel dar. Das vierte Merkmal S24 stellt ein Merkmal des Widerstandsfilms 8 gemäß dem vierten Konfigurationsbeispiel dar. In allen Fällen beträgt ein Designwert des Koeffizienten zweiter Ordnung TCR2 nicht weniger als -0,5 ppm/°C2 und nicht mehr als +0,5 ppm/°C2. Ein optimaler Wert des Koeffizienten zweiter Ordnung TCR2 beträgt 0 ppm/°Cz.
  • Unter Bezugnahme auf das erste Merkmal S21, mit dem Widerstandsfilm 8 gemäß dem ersten Konfigurationsbeispiel, fällt der Koeffizient zweiter Ordnung TCR2 innerhalb eines Bereichs von nicht weniger als -0,16 ppm/°C2 und nicht mehr als -0,08 ppm/°C2 und ein Medianwert M3 (50 %) beträgt etwa 0,13 ppm/°C2. Der Koeffizient zweiter Ordnung TCR2 gemäß dem ersten Merkmal S21 fällt innerhalb eines Bereichs von nicht weniger als -0,15 ppm/°C2 und nicht mehr als -0,1 ppm/°C2 in einem Bereich von ±20 % auf Basis des Medianwerts M3 (50 %).
  • Unter Bezugnahme auf das zweite Merkmal S22, mit dem Widerstandsfilm 8 gemäß dem zweiten Konfigurationsbeispiel, fällt der Koeffizient zweiter Ordnung TCR2 innerhalb eines Bereichs von nicht weniger als -0,16 ppm/°C2 und nicht mehr als -0,10 ppm/°C2 und der Medianwert M3 (50 %) beträgt etwa 0,13 ppm/°C2. Der Koeffizient zweiter Ordnung TCR2 gemäß dem zweiten Merkmal S22 fällt innerhalb eines Bereichs von nicht weniger als -0,15 ppm/°C2 und nicht mehr als -0,1 ppm/°C2 in einem Bereich von ±20 % auf Basis des Medianwerts M3 (50 %).
  • Unter Bezugnahme auf das dritte Merkmal S23, mit dem Widerstandsfilm 8 gemäß dem dritten Konfigurationsbeispiel, fällt der Koeffizient zweiter Ordnung TCR2 innerhalb eines Bereichs von nicht weniger als -0,23 ppm/°C2 und nicht mehr als -0,14 ppm/°C2 und der Medianwert M3 (50 %) beträgt etwa 0,17 ppm/°C2. Unter Bezugnahme auf das vierte Merkmal S24, mit dem Widerstandsfilm 8 gemäß dem vierten Konfigurationsbeispiel, fällt der Koeffizient zweiter Ordnung TCR2 innerhalb eines Bereichs von nicht weniger als -0,32 ppm/°C2 und nicht mehr als -0,19 ppm/°C2 und der Medianwert M3 (50 %) beträgt etwa 0,22 ppm/°C2.
  • Der Koeffizient zweiter Ordnung TCR2 ist abhängig von der Anordnung des Widerstandsfilms 8 und verbessert sich mit zunehmendem Abstand zwischen dem ersten Ende 5a der Isolierschicht 5 und dem Widerstandsfilm 8. Insbesondere verbessert sich der Koeffizient zweiter Ordnung TCR2 in der Reihenfolge von: dem vierten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel und dem ersten Konfigurationsbeispiel. Da das erste Merkmal S21 und das zweite Merkmal S22 im Wesentlichen übereinstimmen, hat der Koeffizient zweiter Ordnung TCR2 die Tendenz, sich dem Designwert anzunähern, ohne sich aufgrund der Vergrößerung des Abstands zwischen dem ersten Ende 5a und dem Ende des Widerstandsfilms 8 zu entfernen.
  • Aus den vorstehenden Ergebnissen ist der Widerstandsfilm 8 vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 2200 nm befindet. Mit dieser Struktur kann die Widerstandsschicht 8 mit dem Koeffizienten zweiter Ordnung TCR2 in einem Bereich von nicht weniger als -0,23 ppm/°C2 und nicht mehr als -0,08 ppm/°C2 gebildet werden. In diesem Fall deckt der Widerstandsfilm 8 vorzugsweise den Isolierbereich 7 ab, der die Isolierdicke TB von nicht weniger als 2200 nm aufweist.
  • Der Widerstandsfilm 8 deckt besonders bevorzugt den Isolierbereich 7 ab, der die Dicke von nicht weniger als 3100 nm aufweist. Mit dieser Struktur kann die Widerstandsschicht 8 mit dem Koeffizienten zweiter Ordnung TCR2 in einem Bereich von nicht weniger als -0,16 ppm/oC2 und nicht mehr als -0,08 ppm/°C2 gebildet werden. In diesem Fall ist der Widerstandsfilm 8 vorzugsweise innerhalb der Isolierschicht 5 angeordnet, so dass er sich auf der Basis des ersten Endes 5a der Isolierschicht 5 nicht innerhalb des Dickenbereichs von weniger als 3100 nm befindet.
  • Aus den Ergebnissen der 7 bis 9 kann verstanden werden, dass die elektrischen Merkmale des Widerstandsfilms 8 von dem Abstand zwischen dem ersten Ende 5a der Isolierschicht 5 (Halbleiterchip 2) und dem Widerstandsfilm 8 abhängig sind. Dies liegt daran, dass die elektrischen Merkmale des Widerstandsfilms 8 im Wesentlichen im Kristallisierungsschritt hergestellt werden, der in einem Bildungsschritt des Widerstandsfilms 8 durchgeführt wird. Das heißt, im Kristallisierungsschritt wird der Basislegierungsfilm, der die Basis des Widerstandsfilms 8 sein soll, auf die Kristallisationstemperatur erwärmt. In diesem Prozess ist die Wärmespeicherwirkung in einem Bereich zwischen dem ersten Ende 5a und der Basislegierungsschicht innerhalb der Isolierschicht 5 umso höher, je größer der Abstand zwischen dem ersten Ende 5a und der Basislegierungsschicht ist.
  • Dadurch wird eine auf den Basislegierungsfilm aufgebrachte Wärmemenge erhöht und die Kristallisation des Basislegierungsfilms wird gefördert. Folglich wird der Widerstandsfilm 8 mit hoher Präzision gebildet. Da dieses Ergebnis auf die Wärmespeicherwirkung der Isolierschicht 5 zurückzuführen ist, besteht keine Notwendigkeit, die Kristallisationstemperatur innerhalb einer Kammer zu erhöhen oder die Kristallisationszeit des Basislegierungsfilms zu verlängern. Wenn also eine funktionelle Vorrichtung in dem Halbleiterchip 2 gebildet ist, kann die Erzeugung von unnötigen Wärmebelastungen auf der funktionellen Vorrichtung vermieden werden. Außerdem kann durch Bereitstellen des Isolierbereichs 7 innerhalb der Isolierschicht 5 und Bilden des Basislegierungsfilms, der den Isolierbereich 7 direkt bedeckt, der Widerstandsfilm 8 effizient kristallisiert werden, indem ein Temperaturanstieg des Isolierbereichs 7 genutzt wird. Das heißt, der Isolierbereich 7 wird in einem Herstellungsprozess zu einem Wärmespeicherbereich. Der Isolierbereich 7 ist vorzugsweise an der Seite des Außenbereichs 4 außerhalb des Vorrichtungsbereichs 3 bereitgestellt. Mit dieser Struktur kann eine Wärmeinterferenz des Isolierbereichs 7 in Bezug auf die funktionelle Vorrichtung unterdrückt werden. Außerdem kann unterdrückt werden, dass der Widerstandsfilm 8 die funktionelle Vorrichtung elektrisch beeinträchtigt.
  • Die Isolierschicht 5 weist vorzugsweise die zweite Wärmeleitfähigkeit K2 auf, die kleiner ist als die erste Wärmeleitfähigkeit K1 des Halbleiterchips 2. Mit dieser Struktur kann die Wärmespeicherwirkung des Bereichs zwischen dem Basislegierungsfilm und dem Halbleiterchip 2 (insbesondere einem Halbleiterwafer, der eine Basis des Halbleiterchips 2 sein soll) innerhalb der Isolierschicht 5 verbessert werden. Mit anderen Worten, wenn der Abstand zwischen dem Halbleiterchip 2 und dem Widerstandsfilm 8 abnimmt, werden die Temperaturanstiege des Basislegierungsfilms und der Isolierschicht 5 aufgrund der Ableitung von Wärme über den Halbleiterchip 2 gehemmt und die Kristallisation des Basislegierungsfilms wird unterdrückt. Der Abstand zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 muss daher auf nicht weniger als einen vorbestimmten Abstand eingestellt werden.
  • Die elektrischen Merkmale des Widerstandsfilms 8 haben die Tendenzen, sich den Designwerten anzunähern, ohne sich aufgrund der Vergrößerung des Abstands zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 zu entfernen. Dies wird darauf zurückgeführt, dass der Basislegierungsfilm aufgrund der Wärmespeicherwirkung eine Kristallisationsgrenze erreicht. Unter Bezugnahme auf die Bewertungsergebnisse für das erste Konfigurationsbeispiel und die Bewertungsergebnisse für das in 7 bis 9 gezeigte zweite Konfigurationsbeispiel ist zu verstehen, dass der Widerstandsfilm 8 mit elektrischen Merkmalen hoher Präzision stabil gebildet werden kann, wenn der Abstand zwischen dem ersten Ende 5a und dem Basislegierungsfilm mindestens nicht weniger als 3100 nm beträgt. Man kann folglich sagen, dass der Abstand zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 vorzugsweise nicht weniger als 2200 nm und besonders bevorzugt nicht weniger als 3100 nm beträgt.
  • Die elektrischen Merkmale des Widerstandsfilms 8 variieren kaum aufgrund der Dicke eines Isolators, der den Widerstandsfilm 8 abdeckt (d. h. die Anzahl der Schichten und die Dicke der Zwischenschichtisolierfilme 6, die in Schichten weiter oben als der Widerstandsfilm 8 angeordnet sind). Dies liegt daran, dass der Isolator, der den Widerstandsfilm 8 abdeckt, nach dem Bildungsschritt des Widerstandsfilms 8 laminiert wird. Sobald die Position der Dicke bestimmt ist, an welcher der Widerstandsfilm 8 (Basislegierungsfilm) angeordnet werden soll, wird der obere Grenzwert der Dicke TA der Isolierschicht 5 also beliebig.
  • Wie vorstehend beschrieben, schließt die elektronische Komponente 1 den Halbleiterchip 2 (Chip), die Isolierschicht 5 und den Widerstandsfilm 8 ein. Der Halbleiterchip 2 weist die erste Hauptoberfläche 2a (Hauptoberfläche) auf. Die Isolierschicht 5 ist auf eine Dicke laminiert, die 2200 nm auf der ersten Hauptoberfläche 2a überschreitet. Die Isolierschicht 5 weist das erste Ende 5a auf der Seite des Halbleiterchips 2 auf und das zweite Ende 5b auf der dem Halbleiterchip 2 gegenüberliegenden Seite. Der Widerstandsfilm 8 schließt den Legierungskristall ein, der aus dem Metallelement und dem Nichtmetallelement gebildet ist. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, so dass er sich nicht auf der Basis des ersten Endes 5a innerhalb des Dickenbereichs von weniger als 2200 nm befindet. Mit dieser Struktur kann die Zuverlässigkeit des Widerstandsfilms 8 verbessert werden.
  • 10 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente 61 gemäß einer zweiten Ausführungsform (= eine Ausführungsform, mit der ein Platzierungsort und ein Verbindungsmodus des Widerstandsfilms 8 in der elektronischen Komponente 1 gemäß der ersten Ausführungsform geändert werden) zeigt. Im Folgenden werden Strukturen, die den für die elektronische Komponente 1 beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 10 schließt die elektronische Komponente 61, wie die elektronische Komponente 1, den Halbleiterchip 2, den Vorrichtungsbereich 3, den Außenbereich 4, die Isolierschicht 5, den Isolierbereich 7, den Widerstandsfilm 8, den anorganischen Isolierfilm 9, die Vielzahl von Zwischenschichtverdrahtungen 10, die Vielzahl von Durchgangselektroden 20, die Vielzahl von oberen Verdrahtungen 30, die Vielzahl von langen Durchgangselektroden 40 und die obere Isolierschicht 50 ein. Wie in der ersten Ausführungsform schließt die Isolierschicht 5 den ersten bis sechsten Zwischenschichtisolierfilm 6A bis 6F ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a laminiert sind. In dieser Ausführungsform schließt der Isolierbereich 7 eine laminierte Struktur ein, die aus einem Abschnitt des ersten bis vierten Zwischenschichtisolierfilms 6A bis 6D aufgebaut ist und die Isolierdicke TB von nicht weniger als 2200 m aufweist. Die Isolierdicke TB beträgt vorzugsweise nicht weniger als 3100 nm.
  • In dieser Ausführungsform ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, so dass er von einem laminierten Film von nicht weniger als zwei Schichten der Zwischenschichtisolationsfilme 6 abgedeckt wird. In dieser Ausführungsform ist der Widerstandsfilm 8 auf dem vierten Zwischenschichtisolationsfilm 6D angeordnet und wird von dem fünften und sechsten Zwischenschichtisolationsfilm 6E und 6F abgedeckt. Der Widerstandsfilm 8 nimmt ausschließlich den vierten Zwischenschichtisolationsfilm 6D ein. Die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6, die den Widerstandsfilm 8 abdecken, ist beliebig und darf nicht weniger als drei betragen.
  • In dieser Ausführungsform ist die Vielzahl der Zwischenschichtverdrahtungen 10 innerhalb des Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 sowie innerhalb des Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. In dieser Ausführungsform schließt die Vielzahl von Zwischenschichtverdrahtungen 10 zusätzlich zu der ersten bis dritten Zwischenschichtverdrahtung 10A bis 10C eine Vielzahl von oberen Zwischenschichtverdrahtungen 62 ein. Die erste bis dritte Zwischenschichtverdrahtung 10A bis 10C ist jeweils laminiert und innerhalb des Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. Insbesondere sind die erste bis dritte Zwischenschichtverdrahtung 10A bis 10C jeweils laminiert und auf dem ersten bis dritten Zwischenschichtisolierfilm 6A bis 6C angeordnet.
  • Die Vielzahl von oberen Zwischenschichtverdrahtungen 62 ist innerhalb des Dickenbereichs innerhalb der Isolierschicht 5 zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 angeordnet. In dieser Ausführungsform sind die oberen Zwischenschichtverdrahtungen 62 auf dem fünften Zwischenschichtisolierfilm 6E angeordnet und werden von dem sechsten Zwischenschichtisolierfilm 6F abgedeckt. Wenn nicht weniger als drei Schichten der Zwischenschichtisolierfilme 6 auf dem Widerstandsfilm 8 laminiert sind, kann die Vielzahl von oberen Zwischenschichtverdrahtungen 62 laminiert und innerhalb des Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet sein.
  • Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12, die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 für den Widerstandsfilm 8 ein. In dieser Ausführungsform bestehen die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 jeweils aus einer der dritten Zwischenschichtverdrahtungen 10C. Die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 bestehen jeweils aus einer der oberen Zwischenschichtverdrahtungen 62. Das heißt, in der elektronischen Komponente 61 bestehen die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 aus den Zwischenschichtverdrahtungen 10 der oberen Verdrahtungen 30.
  • Die Vielzahl von Durchgangselektroden 20 schließt die erste Durchgangselektrode 21 und die zweite Durchgangselektrode 22 für den Widerstandsfilm 8 ein. Die erste Durchgangselektrode 21 ist in einem Bereich zwischen einem Ende des Widerstandsfilms 8 und der ersten unteren Verdrahtung 11 angeordnet und ist mit dem einen Ende des Widerstandsfilms 8 und der ersten unteren Verdrahtung 11 elektrisch verbunden. Die zweite Durchgangselektrode 22 ist in einem Bereich zwischen einem Ende des Widerstandsfilms 8 und der zweiten unteren Verdrahtung 12 angeordnet und ist mit dem anderen Ende des Widerstandsfilms 8 und der zweiten unteren Verdrahtung 12 elektrisch verbunden.
  • In dieser Ausführungsform ist die Vielzahl von langen Durchgangselektroden 40 jeweils elektrisch mit einer beliebigen der Zwischenschichtverdrahtung 10 und einer beliebigen der oberen Zwischenschichtverdrahtung 62 verbunden, die in der Dickenrichtung einander zugewandt sind. Die erste lange Durchgangselektrode 41 und die zweite lange Durchgangselektrode 42 für den Widerstandsfilm 8 sind eingeschlossen. Die erste lange Durchgangselektrode 41 ist in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Die zweite lange Durchgangselektrode 42 ist in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten oberen Verdrahtung 32 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der zweiten unteren Verdrahtung 12 und der zweiten oberen Verdrahtung 32 elektrisch verbunden.
  • Die elektronische Komponente 61 schließt eine Vielzahl von oberen Durchgangselektroden 63 ein. Die Vielzahl von oberen Durchgangselektroden 63 ist jeweils mit einer beliebigen der Zwischenschichtverdrahtung 10 (obere Zwischenschichtverdrahtung 62) und einer beliebigen der oberen Verdrahtung 30 elektrisch verbunden, die in der Dickenrichtung einander zugewandt sind. Wie die Vielzahl von Durchgangselektroden 20 weist die Vielzahl von langen Durchgangselektroden 63 jeweils eine laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind.
  • Wie vorstehend beschrieben, werden auch bei der elektronischen Komponente 61 dieselben Wirkungen wie die für die elektronische Komponente 1 beschriebenen Wirkungen gezeigt.
  • 11 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente 71 gemäß einer dritten Ausführungsform (= eine Ausführungsform, mit der der Verbindungsmodus des Widerstandsfilms 8 in der elektronischen Komponente 1 gemäß der ersten Ausführungsform geändert wird) zeigt. Im Folgenden werden Strukturen, die den für die elektronische Komponente 1 beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 11 schließt die elektronische Komponente 71, wie die elektronische Komponente 1, den Halbleiterchip 2, den Vorrichtungsbereich 3, den Außenbereich 4, die Isolierschicht 5, den Isolierbereich 7, den Widerstandsfilm 8, den anorganischen Isolierfilm 9, die Vielzahl von Zwischenschichtverdrahtungen 10, die Vielzahl von Durchgangselektroden 20, die Vielzahl von oberen Verdrahtungen 30, die Vielzahl von langen Durchgangselektroden 40 und die obere Isolierschicht 50 ein. Wie in der ersten Ausführungsform schließt die Isolierschicht 5 den ersten bis sechsten Zwischenschichtisolierfilm 6A bis 6F ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a laminiert sind. In dieser Ausführungsform schließt der Isolierbereich 7 eine laminierte Struktur ein, die aus einem Abschnitt des ersten bis fünften Zwischenschichtisolierfilms 6A bis 6E aufgebaut ist und die Isolierdicke TB von nicht weniger als 2200 m aufweist. Die Isolierdicke TB beträgt vorzugsweise nicht weniger als 3100 nm.
  • Wie in der ersten Ausführungsform ist der Widerstandsfilm 8 auf dem fünften Zwischenschichtisolierfilm 6E angeordnet und wird von dem sechsten Zwischenschichtisolationsfilm 6F abgedeckt. Der Widerstandsfilm 8 ist in einem Bereich innerhalb der Isolierschicht 5 zwischen dem zweiten Ende 5b und dem Isolierbereich 7 angeordnet und deckt den Isolierbereich 7 direkt ab. In dieser Ausführungsform ist der Widerstandsfilm 8 dem Halbleiterchip 2 (erste Hauptoberfläche 2a) über nur den Isolierbereich 7 innerhalb der Isolierschicht 5 zugewandt. Das heißt, der Widerstandsfilm 8 weist keinen Leiterfilm (Metallfilm) in einem Bereich zwischen sich selbst und dem ersten Ende 5a auf.
  • Wie in der ersten Ausführungsform ist die Vielzahl der Zwischenschichtverdrahtungen 10 laminiert und innerhalb eines Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, jedoch nicht innerhalb eines Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5. Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die erste bis vierte Zwischenschichtverdrahtung 10A bis 10D ein. In dieser Ausführungsform weist die Vielzahl von Zwischenschichtverdrahtungen 10 keine erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 für den Widerstandsfilm 8 auf. Wie in der ersten Ausführungsform ist die Vielzahl von Durchgangselektroden 20 jeweils elektrisch mit zwei beliebigen Zwischenschichtverdrahtungen 10 verbunden, die in der Dickenrichtung einander zugewandt sind.
  • Die Vielzahl von oberen Verdrahtungen 30 schließt eine erste obere Verdrahtung 31 und eine zweite obere Verdrahtung 32 für den Widerstandsfilm 8 ein. Die erste obere Verdrahtung 31 ist einem Endabschnitt des Widerstandsfilms 8 über einen Abschnitt der Isolierschicht 5 zugewandt, und die zweite obere Verdrahtung 32 ist über einen Abschnitt der Isolierschicht 5 einem anderen Endabschnitt des Widerstandsfilms 8 zugewandt. Das heißt, der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, um den Isolierbereich 7 abzudecken und mit der ersten unteren Verdrahtung 31 und der zweiten unteren Verdrahtung 32 in der Draufsicht zu überlappen. Wie in der ersten Ausführungsform ist die Vielzahl von langen Durchgangselektroden 40 jeweils elektrisch mit einer beliebigen der Zwischenschichtverdrahtung 10 und einer beliebigen der oberen Verdrahtung 30 verbunden, die in der Dickenrichtung einander zugewandt sind.
  • Die elektronische Komponente 71 schließt eine erste Kontaktelektrode 72 und eine zweite Kontaktelektrode 73 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die erste Kontaktelektrode 72 durchdringt den anorganischen Isolierfilm 9 und ist mit dem einen Endabschnitt des Widerstandsfilms 8 innerhalb der Isolierschicht 5 (in dieser Ausführungsform innerhalb des sechsten Zwischenschichtisolierfilms 6F) elektrisch verbunden. Die zweite Kontaktelektrode 73 durchdringt den anorganischen Isolierfilm 9 und ist mit dem anderen Endabschnitt des Widerstandsfilms 8 innerhalb der Isolierschicht 5 (in dieser Ausführungsform innerhalb des sechsten Zwischenschichtisolierfilms 6F) elektrisch verbunden.
  • Die elektronische Komponente 71 schließt eine erste Kontaktdurchgangselektrode 74 und eine zweite Kontaktdurchgangselektrode 75 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die erste lange Kontaktdurchgangselektrode 74 ist in einem Bereich zwischen der ersten Kontaktelektrode 72 und der ersten oberen Verdrahtung 31 angeordnet und ist mit der ersten Kontaktelektrode 72 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Die zweite Kontaktdurchgangselektrode 75 ist in einem Bereich zwischen der zweiten Kontaktelektrode 73 und der zweiten oberen Verdrahtung 32 angeordnet und ist mit der zweiten Kontaktelektrode 73 und der zweiten oberen Verdrahtung 32 elektrisch verbunden. Wie die Vielzahl von Durchgangselektroden 20 weisen die ersten Kontaktdurchgangselektroden 74 und die zweiten Kontaktdurchgangselektroden 75 jeweils die laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind.
  • Wie vorstehend beschrieben, werden auch bei der elektronischen Komponente 71 dieselben Wirkungen wie die für die elektronische Komponente 1 beschriebenen Wirkungen gezeigt. Mit der vorliegenden Ausführungsform wurde ein Beispiel beschrieben, bei dem der Widerstandsfilm 8 dem Halbleiterchip 2 nur über den Isolierbereich 7 in der Dickenrichtung der Isolierschicht 5 zugewandt ist. Ein Abschnitt der Zwischenschichtisolierverdrahtungen 10 kann jedoch in einem Bereich zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 angeordnet sein. Das heißt, der Widerstandsfilm 8 kann dem Isolierbereich 7 und einem Abschnitt eines Leiterfilms (Metallfilm) in der Dickenrichtung der Isolierschicht 5 zugewandt sein.
  • 12 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente 81 gemäß einer vierten Ausführungsform (= eine Ausführungsform, mit der Platzierungsort und der Verbindungsmodus des Widerstandsfilms 8 in der elektronischen Komponente 71 gemäß der dritten Ausführungsform geändert werden) zeigt. Im Folgenden werden Strukturen, die den für die elektronische Komponente 71 beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 12 schließt die elektronische Komponente 81, wie die elektronische Komponente 71, den Halbleiterchip 2, den Vorrichtungsbereich 3, den Außenbereich 4, die Isolierschicht 5, den Isolierbereich 7, den Widerstandsfilm 8, den anorganischen Isolierfilm 9, die Vielzahl von Zwischenschichtverdrahtungen 10, die Vielzahl von Durchgangselektroden 20, die Vielzahl von oberen Verdrahtungen 30, die Vielzahl von langen Durchgangselektroden 40, die obere Isolierschicht 50, die erste Kontaktelektrode 72, die zweite Kontaktelektrode 73, die erste Kontaktdurchgangselektrode 74 und die zweite Kontaktdurchgangselektrode 75 ein. Wie in der elektronischen Komponente 71 schließt die Isolierschicht 5 den ersten bis sechsten Zwischenschichtisolierfilm 6A bis 6F ein, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 2a laminiert sind. In dieser Ausführungsform schließt der Isolierbereich 7 eine laminierte Struktur ein, die aus einem Abschnitt des ersten bis vierten Zwischenschichtisolierfilms 6A bis 6D aufgebaut ist und die Isolierdicke TB von nicht weniger als 2200 m aufweist. Die Isolierdicke TB beträgt vorzugsweise nicht weniger als 3100 nm.
  • In dieser Ausführungsform ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet, so dass er von einem laminierten Film von nicht weniger als zwei Schichten der Zwischenschichtisolationsfilme 6 abgedeckt wird. In dieser Ausführungsform ist der Widerstandsfilm 8 auf dem vierten Zwischenschichtisolationsfilm 6D angeordnet und wird von dem fünften und sechsten Zwischenschichtisolationsfilm 6E und 6F abgedeckt. Der Widerstandsfilm 8 nimmt ausschließlich den vierten Zwischenschichtisolationsfilm 6D ein. Die Anzahl der laminierten Schichten der Zwischenschichtisolationsfilme 6, die den Widerstandsfilm 8 abdecken, ist beliebig und darf nicht weniger als drei betragen.
  • In dieser Ausführungsform ist die Vielzahl der Zwischenschichtverdrahtungen 10 innerhalb des Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 sowie innerhalb des Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. In dieser Ausführungsform schließt die Vielzahl von Zwischenschichtverdrahtungen 10 zusätzlich zu der ersten bis dritten Zwischenschichtverdrahtung 10A bis 10C eine Vielzahl von oberen Zwischenschichtverdrahtungen 62 ein. Die erste bis dritte Zwischenschichtverdrahtung 10A bis 10C ist jeweils laminiert und innerhalb des Dickenbereichs zwischen dem ersten Ende 5a und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. Insbesondere sind die erste bis dritte Zwischenschichtverdrahtung 10A bis 10C jeweils laminiert und auf dem ersten bis dritten Zwischenschichtisolierfilm 6A bis 6C angeordnet.
  • Die Vielzahl von oberen Zwischenschichtverdrahtungen 62 ist innerhalb des Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. In dieser Ausführungsform sind die oberen Zwischenschichtverdrahtungen 62 auf dem fünften Zwischenschichtisolierfilm 6E angeordnet und werden von dem sechsten Zwischenschichtisolierfilm 6F abgedeckt.
  • Wenn nicht weniger als drei Schichten der Zwischenschichtisolierfilme 6 auf dem Widerstandsfilm 8 laminiert sind, kann die Vielzahl von oberen Zwischenschichtverdrahtungen 62 laminiert und innerhalb des Dickenbereichs zwischen dem zweiten Ende 5b und dem Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet sein.
  • Die Vielzahl von Zwischenschichtverdrahtungen 10 schließt die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 für den Widerstandsfilm 8 ein. In dieser Ausführungsform bestehen die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 jeweils aus einer der oberen Zwischenschichtverdrahtungen 62. In dieser Ausführungsform ist die Vielzahl von langen Durchgangselektroden 40 jeweils elektrisch mit einer beliebigen der Zwischenschichtverdrahtung 10 und einer beliebigen der oberen Zwischenschichtverdrahtung 62 verbunden, die in der Dickenrichtung einander zugewandt sind. Die Vielzahl von langen Durchgangselektroden 40 schließt die erste lange Durchgangselektrode 41 und die zweite lange Durchgangselektrode 42 ein. Die erste lange Durchgangselektrode 41 ist zwischen einer beliebigen der Zwischenschichtverdrahtung 10 und der ersten oberen Verdrahtung 31 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der beliebigen Zwischenschichtverdrahtung 10 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Die zweite lange Durchgangselektrode 42 ist zwischen einer beliebigen der Zwischenschichtverdrahtung 10 und der zweiten oberen Verdrahtung 32 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der beliebigen Zwischenschichtverdrahtung 10 und der zweiten oberen Verdrahtung 32 elektrisch verbunden.
  • Die erste Kontaktelektrode 72 durchdringt den anorganischen Isolierfilm 9 und ist mit einem Endabschnitt des Widerstandsfilms 8 innerhalb der Isolierschicht 5 (in dieser Ausführungsform innerhalb des fünften Zwischenschichtisolierfilms 6E) elektrisch verbunden. Die zweite Kontaktelektrode 73 durchdringt den anorganischen Isolierfilm 9 und ist mit einem anderen Endabschnitt des Widerstandsfilms 8 innerhalb der Isolierschicht 5 (in dieser Ausführungsform innerhalb des fünften Zwischenschichtisolierfilms 6E) elektrisch verbunden. Die erste Kontaktdurchgangselektrode 74 ist in einem Bereich zwischen der ersten Kontaktelektrode 72 und der ersten oberen Verdrahtung 31 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der ersten Kontaktelektrode 72 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Die zweite Kontaktdurchgangselektrode 75 ist in einem Bereich zwischen der zweiten Kontaktelektrode 73 und der zweiten oberen Verdrahtung 32 (obere Zwischenschichtverdrahtung 62) angeordnet und ist mit der zweiten Kontaktelektrode 73 und der zweiten oberen Verdrahtung 32 elektrisch verbunden.
  • Die elektronische Komponente 81 schließt eine erste obere Durchgangselektrode 82 und eine zweite obere Durchgangselektrode 83 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die erste obere Durchgangselektrode 82 ist zwischen der ersten oberen Verdrahtung 31 (obere Zwischenschichtverdrahtung 62) und einer beliebigen der oberen Verdrahtung 30 angeordnet und ist mit der ersten oberen Verdrahtung 31 und der beliebigen oberen Verdrahtung 30 elektrisch verbunden. Die zweite obere Durchgangselektrode 83 ist zwischen der zweiten oberen Verdrahtung 32 (obere Zwischenschichtverdrahtung 62) und einer beliebigen der oberen Verdrahtung 30 angeordnet und ist mit der zweiten oberen Verdrahtung 32 und der beliebigen oberen Verdrahtung 30 elektrisch verbunden. Wie die Vielzahl von Durchgangselektroden 20 weisen die erste obere Durchgangselektrode 82 und die zweite obere Durchgangselektrode 83 jeweils die laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind.
  • Wie vorstehend beschrieben, werden auch bei der elektronischen Komponente 81 dieselben Wirkungen wie die für die elektronische Komponente 1 beschriebenen Wirkungen gezeigt.
  • 13 entspricht 2 und ist eine Schnittansicht, die eine elektronische Komponente 91 gemäß einer fünften Ausführungsform (= eine Ausführungsform, mit der eine Form eines Isolierbereichs 7 in der elektronischen Komponente 1 gemäß der ersten Ausführungsform geändert wird) zeigt. Im Folgenden werden Strukturen, die den für die elektronische Komponente 1 beschriebenen Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Mit der elektronischen Komponente 1 wurde ein Beispiel beschrieben, bei dem der Isolierbereich 7 die Isolierdicke TB mit dem ersten Ende 5a als Basis (Nullpunkt) aufweist. Andererseits weist unter Bezugnahme auf 13 mit der elektronischen Komponente 91 der Isolierbereich 7 die Isolierdicke TB mit einer beliebigen der Zwischenschichtverdrahtung 10, die auf der Seite des ersten Endes 5a innerhalb der Isolierschicht 5 angeordnet ist, als Basis (Nullpunkt) auf. In 13 weist der Isolierbereich 7 beispielhaft die Isolierdicke TB mit der ersten Zwischenschichtverdrahtung 10A als Basis (Nullpunkt) auf. Sogar in diesem Fall beträgt die Isolierdicke TB vorzugsweise nicht weniger als 2200 µm. Besonders bevorzugt beträgt die Isolierdicke TB nicht weniger als 3100 nm.
  • Wie vorstehend beschrieben, werden auch bei der elektronischen Komponente 91 dieselben Wirkungen wie die für die elektronische Komponente 1 beschriebenen Wirkungen gezeigt. Der Isolierbereich 7 gemäß der fünften Ausführungsform kann zusätzlich zu der ersten Ausführungsform auch auf die zweite bis vierte Ausführungsform aufgebracht werden.
  • 14 ist eine schematische Draufsicht, die eine elektronische Komponente 101 gemäß einer sechsten Ausführungsform zeigt. 15 ist eine vergrößerte Ansicht, die einen in 14 gezeigten Bereich XV zusammen mit dem Widerstandsfilm 8 gemäß einem ersten Muster zeigt. 16 ist eine Schnittansicht entlang der in 15 gezeigten Linie XVI-XVI. 17 ist eine Schnittansicht entlang der in 15 gezeigten Linie XVII-XVII. Im Folgenden werden Strukturen, die den in 1 bis 13 dargestellten Strukturen entsprechen, mit denselben Bezugszeichen versehen, und während ein Abschnitt der Strukturen unter Verwendung von Gesichtspunkten und Definitionen, die sich von denen der ersten Ausführungsform unterscheiden, detailliert bereitgestellt wird, wird die Beschreibung anderer Strukturen weggelassen oder vereinfacht.
  • Wie in der ersten Ausführungsform schließt die elektronische Komponente 101 den Halbleiterchip 2, die Vorrichtungsbereiche 3 und den Außenbereich 4 ein. In dieser Ausführungsform schließt die elektronische Komponente 101 eine Vielzahl von Vorrichtungsbereichen 3 und mindestens einen Außenbereich 4 ein, die in der ersten Hauptoberfläche 2a bereitgestellt sind. Die Vielzahl von Vorrichtungsbereichen 3 ist jeweils in einem inneren Abschnitt der ersten Hauptoberfläche 2a in Abständen von der Seitenoberfläche 2c in Draufsicht abgegrenzt.
  • Die Anzahl, Platzierungen und Formen der Vorrichtungsbereiche 3 sind beliebig und nicht auf eine spezifische Anzahl, Platzierung und Form beschränkt. Natürlich kann die elektronische Komponente 101 einen einzigen Vorrichtungsbereich 3, wie in der ersten Ausführungsform, aufweisen. Der mindestens eine Außenbereich 4 ist in einem Bereich der ersten Hauptoberfläche 2a zwischen mindestens zwei Vorrichtungsbereichen 3 bereitgestellt. In dieser Ausführungsform ist der mindestens eine Außenbereich 4 in einem Bereich bereitgestellt, der von vier Vorrichtungsbereichen 3 in einem inneren Abschnitt der ersten Hauptoberfläche 2a aus vier Richtungen abgegrenzt ist.
  • Wie in der ersten Ausführungsform schließt die elektronische Komponente 101 die Isolierschicht 5 ein, die auf der ersten Hauptoberfläche 2a laminiert ist. Die Isolierschicht 5 schließt eine Vielzahl der Zwischenschichtisolierfilme 6 (in dieser Ausführungsform die ersten bis sechsten Zwischenschichtisolierfilme 6A bis 6F) ein und weist die Dicke TA (2200 nm < TA) wie vorstehend beschrieben auf. In dieser Ausführungsform deckt die Isolierschicht 5 die Vielzahl von Vorrichtungsbereichen 3 und den Außenbereich 4 ab. In dieser Ausführungsform weist die Vielzahl von Zwischenschichtisolierfilmen 6 jeweils eine flache Außenoberfläche auf. Die Außenoberfläche jedes Zwischenschichtisolierfilms 6 wird durch ein CMP-Verfahren (chemisch-mechanisches Polieren) abgeflacht.
  • Wie in der ersten Ausführungsform schließt die elektronische Komponente 101 den Widerstandsfilm 8, den anorganischen Isolierfilm 9, die Vielzahl von Zwischenschichtverdrahtungen 10 (erste bis vierte Zwischenschichtverdrahtungen 10A bis 10D), die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12 und den Isolierbereich 7 ein. Wie in der ersten Ausführungsform weist die Vielzahl von Zwischenschichtverdrahtungen 10 jeweils die laminierte Struktur auf, die den ersten Sperrfilm 13, den Hauptkörperfilm 14 und den zweiten Sperrfilm 15 einschließt.
  • Wie in der ersten Ausführungsform ist der Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet. Der Widerstandsfilm 8 ist an einem Abschnitt angeordnet, der den Außenbereich 4 innerhalb der Isolierschicht 5 abdeckt. Das heißt, in dieser Ausführungsform ist der Widerstandsfilm 8 in einer Draufsicht in einem Bereich zwischen mindestens zwei Vorrichtungsbereichen 3 bereitgestellt. Insbesondere ist der Widerstandsfilm 8 in einem Bereich, der von vier Vorrichtungsbereichen 3 in Draufsicht aus vier Richtungen abgegrenzt ist, bereitgestellt. Der Widerstandsfilm 8 weist auf einer Seite einen ersten Endabschnitt 8a, einen zweiten Endabschnitt 8b auf einer anderen Seite und einen Hauptwiderstandskörperabschnitt 8c zwischen dem ersten Endabschnitt 8a und dem zweiten Endabschnitt 8b auf. Im Folgenden soll eine Richtung, in der sich eine geradlinige Linie, die den ersten Endabschnitt 8a und den zweiten Endabschnitt 8b verbindet, erstreckt, als erste Richtung X und eine Richtung, welche die erste Richtung X schneidet (insbesondere eine orthogonale Richtung), als zweite Richtung Y bezeichnet werden.
  • Der erste Endabschnitt 8a und der zweite Endabschnitt 8b sind elektrische Endverbindungen und sind Abschnitte, die anderen Elementen in Dickenrichtung der Isolierschicht 5 zugewandt sind. Der Hauptwiderstandskörperabschnitt 8c ist ein Abschnitt, der außerhalb des ersten Endabschnitts 8a und des zweiten Endabschnitts 8b positioniert ist und den ersten Endabschnitt 8a und den zweiten Endabschnitt 8b verbindet. Der Hauptwiderstandskörperabschnitt 8c erstreckt sich als Band zwischen dem ersten Endabschnitt 8a und dem zweiten Endabschnitt 8b. In dieser Ausführungsform erstreckt sich der Hauptwiderstandskörperabschnitt 8c als geradliniges Band (eine rechteckige Form) entlang der ersten Richtung X. Eine Breite des Hauptwiderstandskörperabschnitts 8c kann nicht weniger als 1 µm und nicht mehr als 200 µm betragen. Die Breite des Hauptwiderstandskörperabschnitts 8c ist eine Breite in der Richtung (zweite Richtung Y) orthogonal zur Richtung (erste Richtung X), in der sich der Hauptwiderstandskörperabschnitt 8c erstreckt.
  • Die erste untere Verdrahtung 11 ist zwischen der ersten Hauptoberfläche 2a und dem ersten Endabschnitt 8a des Widerstandsfilms 8 innerhalb der Isolierschicht 5 angeordnet. In dieser Ausführungsform ist die erste untere Verdrahtung 11 aus einer der vierten Zwischenschichtverdrahtungen 10D aufgebaut. Die erste untere Verdrahtung 11 ist in einer Richtung gegenüber dem zweiten Endabschnitt 8b des Widerstandsfilms 8 von einem Bereich unterhalb des ersten Endabschnitts 8a des Widerstandsfilms 8 zu einem Bereich außerhalb des Widerstandsfilms 8 in der Draufsicht herausgeführt. Die erste untere Verdrahtung 11 weist einen Endabschnitt auf, der unter dem ersten Endabschnitt 8a des Widerstandsfilms 8 positioniert ist, und einen anderen Endabschnitt, der in dem Bereich außerhalb des Widerstandsfilms 8 positioniert ist. In dieser Ausführungsform ist die erste untere Verdrahtung 11 (ein Endabschnitt) so gebildet, dass sie breiter als der Hauptwiderstandskörperabschnitt 8c des Widerstandsfilms 8 in der zweiten Richtung Y ist.
  • Die zweite untere Verdrahtung 12 ist zwischen der ersten Hauptoberfläche 2a und dem zweiten Endabschnitt 8b des Widerstandsfilms 8 in einem Abstand, in der ersten Richtung X, von der ersten unteren Verdrahtung 11 angeordnet. In dieser Ausführungsform ist die zweite untere Verdrahtung 12 aus einer der vierten Zwischenschichtverdrahtungen 10D aufgebaut. Die zweite untere Verdrahtung 12 ist in einer Richtung gegenüber dem ersten Endabschnitt 8a des Widerstandsfilms 8 von einem Bereich unterhalb des zweiten Endabschnitts 8b des Widerstandsfilms 8 zu einem Bereich außerhalb des Widerstandsfilms 8 in der Draufsicht herausgeführt. Die zweite untere Verdrahtung 12 ist der ersten unteren Verdrahtung 11 über einen Abschnitt der Isolierschicht 5 zugewandt. Die zweite untere Verdrahtung 12 weist einen Endabschnitt auf, der unter dem zweiten Endabschnitt 8b des Widerstandsfilms 8 positioniert ist, und einen anderen Endabschnitt, der in dem Bereich außerhalb des Widerstandsfilms 8 positioniert ist. In dieser Ausführungsform ist die zweite untere Verdrahtung 12 (ein Endabschnitt) so gebildet, dass sie breiter als der Widerstandsfilm 8 (Hauptwiderstandskörperabschnitt 8c) in der zweiten Richtung Y ist.
  • Wie in der ersten Ausführungsform ist der Isolierbereich 7 in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 abgegrenzt. Der Isolierbereich 7 weist die vorstehend beschriebene Isolierdicke TB (= nicht weniger als 2200 nm; TB < TA) in Bezug auf die Dickenrichtung der Isolierschicht 5 auf. Der Isolierbereich 7 ist nur aus einem Isolatorabschnitt 7a gebildet, der in einem Dickenbereich zwischen der ersten Hauptoberfläche 2a und dem Widerstandsfilm 8 in der Isolierschicht 5 positioniert ist. Der Isolatorabschnitt 7a ist ein Abschnitt, der keinen Leiterfilm (Metallfilm) aufweist und nur einen Isolator in der Dickenrichtung der Isolierschicht 5 aufweist. Der Isolatorabschnitt 7a weist eine laminierte Struktur auf, die aus einem Abschnitt der Vielzahl von Zwischenschichtisolierfilmen 6 (in dieser Ausführungsform die ersten bis fünften Zwischenschichtisolierfilme 6A bis 6E) aufgebaut ist, die im Dickenbereich zwischen der ersten Hauptoberfläche 2a und dem Widerstandsfilm 8 positioniert sind.
  • Der Isolierbereich 7 (Isolatorabschnitt 7a) ist über eine gesamte Fläche eines zugewandten Bereichs zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 in Draufsicht und Schnittansicht gebildet. Außerdem ist der Isolierbereich 7 über eine gesamte Fläche eines Abschnitts gebildet, in dem eine gesamte Fläche des Hauptwiderstandskörperabschnitts 8c in Draufsicht und Schnittansicht mit der ersten Hauptoberfläche 2a überlappt. In dieser Ausführungsform ist der Isolatorabschnitt 7a in einer viereckigen Form gebildet, die eine Gesamtheit des Hauptwiderstandskörperabschnitts 8c auf Basis von Abschnitten einer Umfangskante des Hauptwiderstandskörperabschnitts 8c einschließt, die in Draufsicht in der zweiten Richtung Y am äußersten positioniert sind.
  • Die elektronische Komponente 101 schließt verbotene Bereiche 102 ein, die den Isolierbereich 7 in Bereiche außerhalb des Widerstandsfilms 8 erweitern. Die verbotenen Bereiche 102 sind Bereiche, in denen die Platzierung eines Leiterfilms (Metallfilm usw.) innerhalb der Isolierschicht 5 verboten ist. Die verbotenen Bereiche 102 können auch als „Isolationserweiterungsbereiche“ bezeichnet werden. Die verbotenen Bereiche 102 schließen jeweils einen Isolationserweiterungsabschnitt 102a ein, mit dem der Isolatorabschnitt 7a des Isolierbereichs 7 von einer Umfangskante des Widerstandsfilms 8 auf den Bereich außerhalb des Widerstandsfilms 8 erweitert wird. Insbesondere erweitern die Isolationserweiterungsabschnitte 102a den Isolatorabschnitt 7a in einer Richtung (zweite Richtung Y) orthogonal zu einer zugewandten Richtung (erste Richtung X) der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in Draufsicht.
  • In dieser Ausführungsform erweitern die verbotenen Bereiche 102 den Isolierbereich 7 in viereckigen Formen in der Draufsicht. Die Isoliererweiterungsabschnitte 102a decken den Außenbereich 4 ab. Die Isoliererweiterungsabschnitte 102a decken vorzugsweise den Außenbereich 4 in Abständen von der Vielzahl von Vorrichtungsbereichen 3 ab. Selbstverständlich können die Isoliererweiterungsabschnitte 102a jeweils den Außenbereich 4 durchlaufen und mindestens einen Vorrichtungsbereich 3 abdecken.
  • Wie bei dem Isolierbereich 7 bilden die verbotenen Bereiche 102 Wärmespeicherbereiche für den Widerstandsfilm 8. Wie bei der Isolierdicke TB des Isolierbereichs 7 beträgt eine Erweiterungsbreite W jedes verbotenen Bereichs 102 vorzugsweise nicht weniger als 2200 nm (2200 nm < W, TB). Die Erweiterungsbreite W ist eine Breite entlang der zweiten Richtung Y jedes verbotenen Bereichs 102 mit der Umfangskante des Widerstandsfilms 8 als Basis (Nullpunkt) in der Draufsicht. In diesem Fall zeigen die verbotenen Bereiche 102 die gleichen Aktionen und Wirkungen wie die Aktionen und Wirkungen des Isolierbereichs 7 in Bezug auf eine seitliche Richtung entlang des zweiten Endes 5b der Isolierschicht 5. Wenn die Isolierdicke TB des Isolierbereichs 7 nicht weniger als 3100 nm beträgt, kann die Erweiterungsbreite W nicht weniger als 3100 nm betragen (3100 nm < W, tB).
  • Die Erweiterungsbreite W kann nicht kleiner als die Isolierdicke TB des Isolierbereichs 7 (TB ≤ W) sein oder kann kleiner als die Isolierdicke TB sein (TB > W). Die Erweiterungsbreite W kann nicht kleiner als die Dicke TA der Isolierschicht 5 (TA < W) sein oder kann kleiner als die Dicke TA (TA > W) sein. Ein oberer Grenzwert der Erweiterungsbreite W ist beliebig. Der obere Grenzwert der Erweiterungsbreite W beträgt vorzugsweise nicht mehr als das 10-Fache der Isolierdicke TB (W < 10×TB) im Hinblick auf eine Größe des Halbleiterchips 2, ein Layout der Vielzahl von Zwischenschichtverdrahtungen 10 usw. Die Erweiterungsbreite W beträgt besonders bevorzugt nicht weniger als 3,5 µm und nicht mehr als 20 µm. Das heißt, jeder verbotene Bereich 102 (Isolationserweiterungsabschnitt 102a) erweitert vorzugsweise den Isolierbereich 7 (Isolatorabschnitt 7a) innerhalb eines Bereichs von nicht weniger als 3,5 µm und nicht mehr als 20 µm von der Umfangskante des Widerstandsfilms 8 in der Draufsicht.
  • Die elektronische Komponente 101 schließt eine Vielzahl von dritten Verdrahtungen 103 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die Vielzahl von dritten Verdrahtungen 103 ist jeweils aus einer anderen Zwischenschichtverdrahtung 10 als die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 aufgebaut. Die Vielzahl der dritten Verdrahtungen 103 ist auf anderen Schichten (erste bis vierte Zwischenschichtisolierfilme 6A bis 6D) angeordnet als auf der Schicht (fünfter Zwischenschichtisolierfilm 6E), auf welcher der Widerstandsfilm 8 angeordnet ist. Die Vielzahl von dritten Verdrahtungen 103 ist von dem Widerstandsfilm 8, der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 entfernt innerhalb der Isolierschicht 5 angeordnet.
  • Die Vielzahl von dritten Verdrahtungen 103 ist in dem Bereich außerhalb des Widerstandsfilms 8 innerhalb der Isolierschicht 5 in Abständen von der Umfangskante des Widerstandsfilms 8 so angeordnet, dass sie sich in der Draufsicht nicht mit dem Widerstandsfilm 8 überlappen. Insbesondere ist die Vielzahl von dritten Verdrahtungen 103 in einem Bereich außerhalb des Widerstandsfilms 7 und der verbotenen Bereiche 102 in der Draufsicht angeordnet und ist nicht in einem Abschnitt der Isolierschicht 5 dem Widerstandsfilm 8, dem Isolierbereich 7 und den verbotenen Bereichen 102 zugewandt.
  • Mindestens eine dritte Verdrahtung 103 zwischen der Vielzahl von dritten Verdrahtungen 103 ist von der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in derselben Schicht angeordnet, wie die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12. Mindestens eine dritte Verdrahtung 103 zwischen der Vielzahl von dritten Verdrahtungen 103 ist auf einer Schicht (unter der ersten bis dritten Zwischenschichtisolierfilme 6A bis 6C) angeordnet, die sich von der Schicht (vierter Zwischenschichtisolierfilm 6D) unterscheidet, auf der die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 angeordnet sind. Mindestens eine dritte Verdrahtung 103 kann in Dickenrichtung der Isolierschicht 5 einer oder beiden der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 aus einer Schicht zugewandt sein, die sich von der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 unterscheidet.
  • Die Vielzahl von dritten Verdrahtungen 103 schließt mindestens eine (eine Vielzahl in dieser Ausführungsform) von Verbindungsverdrahtungen 103a ein, die mit einem oder beiden des Halbleiterchips 2 (insbesondere die Funktionsvorrichtung) und des Widerstandsfilms 8 elektrisch verbunden sind. Die Vielzahl von dritten Verdrahtungen 103 schließt mindestens eine (eine Vielzahl in dieser Ausführungsform) von Dummy-Verdrahtungen 103b ein, die von dem Halbleiterchip 2 (insbesondere die Funktionsvorrichtung) und dem Widerstandsfilms 8 elektrisch getrennt sind. Insbesondere sind die Dummy-Verdrahtungen 103b so ausgebildet, dass sie sich in einem elektrisch schwebenden Zustand befinden.
  • Die Vielzahl von Dummy-Verdrahtungen 103b schützt die Vielzahl von Zwischenschichtverdrahtungen 10 vor unerwünschter Korrosion in einem Ätzschritt, der an der Vielzahl von Zwischenschichtverdrahtungen 10 durchgeführt wird. Die Vielzahl von Dummy-Verdrahtungen 103b schützt die Zwischenschichtisolierfilme 6 vor unerwünschter Wellung in einem Bildungsschritt der Zwischenschichtisolierfilme 6. Die wellenunterdrückten Zwischenschichtisolierfilme 6 werden durch das CMP-Verfahren in geeigneter Weise geglättet.
  • In dieser Ausführungsform ist die Vielzahl der Verbindungsverdrahtungen 103a und die Vielzahl der Dummy-Verdrahtungen 103b jeweils auf den ersten bis vierten Zwischenschichtisolierfilmen 6A bis 6D gebildet. In der gleichen Schicht wie die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 sind die Vielzahl von Verbindungsverdrahtungen 103a und die Vielzahl von Dummy-Verdrahtungen 103b in Abständen in seitlichen Richtungen entlang des zweiten Endes 5b der Isolierschicht 5 von der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 angeordnet. Ein Beispiel, bei dem die Verbindungsverdrahtung 103a auf einer Seite (linke Seite des Blattes) und die Dummy-Verdrahtung 103b auf einer anderen Seite (rechte Seite des Blattes) in der gleichen Schicht wie die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 angeordnet ist, ist in 15 und 16 dargestellt.
  • Die Vielzahl von Dummy-Verdrahtungen 103b ist auf den ersten bis vierten Zwischenschichtisolierfilmen 6A bis 6D jeweils so angeordnet, dass in Draufsicht ein Anteil, bei dem eine gesamte planare Fläche der Vielzahl von Zwischenschichtverdrahtungen 10 (Elektrodenfilme) eine äußere Oberfläche jedes Zwischenschichtisolierfilms 6, der ein filmbildendes Objekt ist, einnimmt, nicht weniger als 20 % und 80 % beträgt. Der Anteil der gesamten planaren Fläche beträgt vorzugsweise nicht weniger als 25 % und nicht mehr als 65 %. Mindestens eine dritte Verdrahtung 103 (Zwischenschichtverdrahtung 10) ist in dem Bereich außerhalb des Isolierbereichs 7 und der verbotenen Bereiche 102 innerhalb eines Bereichs von mindestens dem 1,5-fachen und höchstens dem 4-fachen einer Breite des Widerstandsfilms 8 auf Basis der Umfangskante des Widerstandsfilms 8 angeordnet.
  • Die Vielzahl von dritten Verdrahtungen 103 ist vorzugsweise nicht weniger als 2200 nm von der Umfangskante des Widerstandsfilms 8 gemäß der Erweiterungsbreite W der verbotenen Bereiche 102 in Draufsicht angeordnet. Die Vielzahl von dritten Verdrahtungen 103 ist vorzugsweise nicht weniger als 3100 nm von der Umfangskante des Widerstandsfilms 8 entfernt angeordnet. Die Vielzahl von dritten Verdrahtungen 103 ist besonders bevorzugt nicht weniger als 3,5 µm von der Umfangskante des Widerstandsfilms 8 angeordnet. Die Vielzahl von dritten Verdrahtungen 103 ist vorzugsweise in einem Abstand von nicht weniger als 20 µm von der Umfangskante des Widerstandsfilms 8 in der Draufsicht angeordnet. Das heißt, die Vielzahl von dritten Verdrahtungen 103 ist besonders bevorzugt innerhalb eines Bereichs von nicht weniger als 3,5 µm und innerhalb von 20 µm von der Umfangskante des Widerstandsfilms 8 in der Draufsicht angeordnet.
  • Wie in der ersten Ausführungsform schließt die elektronische Komponente 101 die Vielzahl von Durchgangselektroden 20 (erste Durchgangselektroden 21 und zweite Durchgangselektroden 22), die Vielzahl von oberen Verdrahtungen 30 (erste obere Verdrahtung 31 und zweite obere Verdrahtung 32), die Vielzahl von langen Durchgangselektroden 40 (erste lange Durchgangselektrode 41 und zweite lange Durchgangselektrode 42) und die obere Isolierschicht 50 ein.
  • Wie in der ersten Ausführungsform weist die Vielzahl von Durchgangselektroden 20 jeweils eine laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind. Wie in der ersten Ausführungsform ist die Vielzahl von Durchgangselektroden 20 jeweils mit zwei beliebigen Zwischenschichtverdrahtungen 10 elektrisch verbunden, die in der Dickenrichtung einander zugewandt sind und die erste Durchgangselektrode 21 und die zweite Durchgangselektrode 22 für den Widerstandsfilm 8 einschließen.
  • Wie in der ersten Ausführungsform ist die erste Durchgangselektrode 21 zwischen dem ersten Endabschnitt 8a des Widerstandsfilms 8 und einem Endabschnitt der ersten unteren Verdrahtung 11 angeordnet und ist mit dem ersten Endabschnitt 8a des Widerstandsfilms 8 und dem einen Endabschnitt der ersten unteren Verdrahtung 11 elektrisch verbunden. In dieser Ausführungsform ist eine Vielzahl der ersten Durchgangselektroden 21 zwischen dem ersten Endabschnitt 8a des Widerstandsfilms 8 und dem einen Endabschnitt der ersten unteren Verdrahtung 11 angeordnet. In dieser Ausführungsform ist die Vielzahl von ersten Durchgangselektroden 21 in einer einzigen Spalte in Abständen in der zweiten Richtung Y in der Draufsicht ausgerichtet.
  • Die Vielzahl von ersten Durchgangselektroden 21 kann in einer Matrix oder einer gestaffelten Anordnung in Abständen in der ersten Richtung X und der zweiten Richtung Y in der Draufsicht ausgerichtet sein. Jede erste Durchgangselektrode 21 kann in der Draufsicht kreisförmig oder polygonal (zum Beispiel eine viereckige Form) gebildet sein. Die Anzahl der ersten Durchgangselektroden 21 ist beliebig und die einzige erste Durchgangselektrode 21 kann angeordnet sein.
  • Wie in der ersten Ausführungsform ist die zweite Durchgangselektrode 22 zwischen dem zweiten Endabschnitt 8b des Widerstandsfilms 8 und einem Endabschnitt der zweiten unteren Verdrahtung 12 angeordnet und ist mit dem zweiten Endabschnitt 8b des Widerstandsfilms 8 und dem einen Endabschnitt der zweiten unteren Verdrahtung 12 elektrisch verbunden. In dieser Ausführungsform ist eine Vielzahl der zweiten Durchgangselektroden 22 zwischen dem zweiten Endabschnitt 8b des Widerstandsfilms 8 und dem einen Endabschnitt der zweiten unteren Verdrahtung 12 angeordnet. In dieser Ausführungsform ist die Vielzahl von zweiten Durchgangselektroden 22 in einer einzigen Spalte in Abständen in der zweiten Richtung Y in der Draufsicht ausgerichtet. Die Vielzahl von zweiten Durchgangselektroden 22 ist der Vielzahl der ersten Durchgangselektroden 21 über den Isolierbereich 7 in der ersten Richtung X in der Draufsicht zugewandt.
  • Die Vielzahl von zweiten Durchgangselektroden 22 kann in einer Matrix oder einer gestaffelten Anordnung in Abständen in der ersten Richtung X und der zweiten Richtung Y in der Draufsicht ausgerichtet sein. Jede zweite Durchgangselektrode 22 kann in der Draufsicht kreisförmig oder polygonal (zum Beispiel eine viereckige Form) gebildet sein. Die Anzahl der zweiten Durchgangselektroden 22 ist beliebig und die einzige zweite Durchgangselektrode 22 kann angeordnet sein.
  • Wie in der ersten Ausführungsform weist die Vielzahl von oberen Verdrahtungen 30 jeweils eine laminierte Struktur auf, die den ersten Sperrfilm 13, den Hauptkörperfilm 14 und den zweiten Sperrfilm 15 einschließt, die in dieser Reihenfolge von der Seite des Halbleiterchips 2 (Seite der Isolierschicht 5) aus laminiert sind. In dieser Ausführungsform ist die Vielzahl von oberen Verdrahtungen 30 am zweiten Ende 5b der Isolierschicht 5 in Abständen in dem Bereich außerhalb des Widerstandsfilms 8 von der Umfangskante des Widerstandsfilms 8 so angeordnet, dass sie sich in der Draufsicht nicht mit dem Widerstandsfilm 8 überlappen. Insbesondere ist die Vielzahl von oberen Verdrahtungen 30 in dem Bereich außerhalb des Widerstandsfilms 7 und der verbotenen Bereiche 102 in der Draufsicht angeordnet und ist nicht dem Widerstandsfilm 8, dem Isolierbereich 7 und den verbotenen Bereichen 102 über einen Abschnitt der Isolierschicht 5 zugewandt. Die Vielzahl von oberen Verdrahtungen 30 ist jeweils einer beliebigen der Zwischenschichtverdrahtung 10 in der Dickenrichtung der Isolierschicht 5 zugewandt.
  • Wie in der ersten Ausführungsform schließt die Vielzahl von oberen Verdrahtungen 30 die erste obere Verdrahtung 31 und die zweite obere Verdrahtung 32 für den Widerstandsfilm 8 ein. Die erste obere Verdrahtung 31 ist in der Draufsicht außerhalb des Isolierbereichs 7 und der verbotenen Bereiche 102 angeordnet und ist der ersten unteren Verdrahtung 11 an einer unteren Schicht über einen Abschnitt der Isolierschicht 5 zugewandt. Die erste obere Verdrahtung 31 ist in Draufsicht und Schnittansicht nicht dem Widerstandsfilm 8 zugewandt. Die zweite obere Verdrahtung 32 ist in der Draufsicht außerhalb des Isolierbereichs 7 und der verbotenen Bereiche 102 angeordnet und ist der zweiten unteren Verdrahtung 12 an einer unteren Schicht über einen Abschnitt der Isolierschicht 5 zugewandt. Die zweite obere Verdrahtung 32 ist in Draufsicht und Schnittansicht nicht dem Widerstandsfilm 8 zugewandt.
  • In dieser Ausführungsform schließt die Vielzahl oberer Verdrahtungen 30 mindestens eine (in dieser Ausführungsform eine Vielzahl) oberer Dummy-Verdrahtungen 104 ein, die von dem Halbleiterchip 2 (insbesondere der funktionellen Vorrichtung) und der Widerstandsschicht 8 elektrisch getrennt sind. Ein Beispiel, bei dem eine Vielzahl der oberen Dummy-Verdrahtungen 104 angeordnet ist, ist in 17 dargestellt. Insbesondere sind die oberen Dummy-Verdrahtungen 104 so gebildet, dass sie sich in einem elektrisch schwebenden Zustand befinden. Die Vielzahl von oberen Dummy-Verdrahtungen 104 schützt die Vielzahl von oberen Verdrahtungen 30 vor unerwünschter Korrosion in einem Ätzschritt, der an der Vielzahl von oberen Verdrahtungen 30 durchgeführt wird.
  • Die Vielzahl von oberen Dummy-Verdrahtungen 104 ist jeweils auf dem obersten Zwischenschichtisolierfilm 6 (in dieser Ausführungsform der sechste Zwischenschichtisolierfilm 6F) so angeordnet, dass in der Draufsicht ein Anteil, bei dem eine gesamte planare Fläche der Vielzahl von oberen Verdrahtungen 30 (Elektrodenfilme) eine äußere Oberfläche des obersten Zwischenschichtisolierfilms 6, der ein filmbildendes Objekt ist, einnimmt, nicht weniger als 20 % und 80 % beträgt. Der Anteil der gesamten planaren Fläche beträgt vorzugsweise nicht weniger als 25 % und nicht mehr als 65 %.
  • Die Vielzahl von oberen Verdrahtungen 30 ist vorzugsweise nicht weniger als 2200 nm von der Umfangskante des Widerstandsfilms 8 gemäß der Erweiterungsbreite W der verbotenen Bereiche 102 in Draufsicht angeordnet. Die Vielzahl von oberen Verdrahtungen 30 ist vorzugsweise nicht weniger als 3100 nm von der Umfangskante des Widerstandsfilms 8 entfernt angeordnet. Die Vielzahl von oberen Verdrahtungen 30 ist besonders bevorzugt nicht weniger als 3,5 µm von der Umfangskante des Widerstandsfilms 8 angeordnet. Die Vielzahl von oberen Verdrahtungen 30 ist vorzugsweise in einem Abstand von nicht weniger als 20 µm von der Umfangskante des Widerstandsfilms 8 in der Draufsicht angeordnet. Das heißt, die Vielzahl von oberen Verdrahtungen 30 ist besonders bevorzugt innerhalb eines Bereichs von nicht weniger als 3,5 µm und innerhalb von 20 µm von der Umfangskante des Widerstandsfilms 8 in der Draufsicht angeordnet.
  • Wie in der ersten Ausführungsform weist die Vielzahl von langen Durchgangselektroden 40 jeweils eine laminierte Struktur auf, die den Durchgangssperrfilm 24 und den Durchgangshauptkörper 25 einschließt, die in dieser Reihenfolge von der Innenwand des in dem entsprechenden Zwischenschichtisolierfilm 6 gebildeten Durchgangslochs 23 aus laminiert sind. Wie in der ersten Ausführungsform ist die Vielzahl von langen Durchgangselektroden 40 jeweils mit einer beliebigen der Zwischenschichtverdrahtung 10 und einer beliebigen der oberen Verdrahtung 30 elektrisch verbunden, die in Dickenrichtung einander zugewandt sind und die erste lange Durchgangselektrode 41 und die zweite lange Durchgangselektrode 42 für den Widerstandsfilm 8 einschließen.
  • Wie in der ersten Ausführungsform ist die erste lange Durchgangselektrode 41 in einem Bereich zwischen der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 angeordnet und ist mit der ersten unteren Verdrahtung 11 und der ersten oberen Verdrahtung 31 elektrisch verbunden. Wie in der ersten Ausführungsform ist die zweite lange Durchgangselektrode 42 in einem Bereich zwischen der zweiten unteren Verdrahtung 12 und der zweiten oberen Verdrahtung 32 angeordnet und ist mit der zweiten unteren Verdrahtung 12 und der zweiten oberen Verdrahtung 32 elektrisch verbunden.
  • Die erste untere Verdrahtung 11 kann mit einer Zwischenschichtverdrahtung 10 (dritte Verdrahtung 103) an einer unteren Schicht über eine Durchgangselektrode 20 elektrisch verbunden sein. In diesem Fall muss die erste obere Verdrahtung 31 nicht notwendigerweise elektrisch mit der ersten unteren Verdrahtung 11 verbunden sein und kann über die erste lange über die Elektrode 41 mit einer beliebigen der Zwischenschichtverdrahtung 10 verbunden sein (dritte Verdrahtung 103), die an einer unteren Schicht positioniert ist. Die zweite untere Verdrahtung 12 kann mit einer Zwischenschichtverdrahtung 10 (dritte Verdrahtung 103) an einer unteren Schicht über eine Durchgangselektrode 20 elektrisch verbunden sein. In diesem Fall muss die zweite obere Verdrahtung 32 nicht notwendigerweise elektrisch mit der zweiten unteren Verdrahtung 12 verbunden sein und kann über die zweite lange Durchgangselektrode 42 mit einer beliebigen der Zwischenschichtverdrahtung 10 verbunden sein (dritte Verdrahtung 103), die an einer unteren Schicht positioniert ist.
  • Wie in der ersten Ausführungsform schließt die elektronische Komponente 101 die obere Isolierschicht 50 ein, welche die Vielzahl von oberen Verdrahtungen 30 am zweiten Ende 5b der Isolierschicht 5 teilweise abdeckt. Wie in der ersten Ausführungsform weist die obere Isolierschicht 50 die laminierte Struktur auf, die den ersten Isolierfilm 51 und den zweiten Isolierfilm 52 einschließt. In einem Bereich außerhalb der Vielzahl von oberen Verdrahtungen 30 deckt die obere Isolierschicht 50 den Widerstandsfilm 8, den Isolierbereich 7 und die verbotenen Bereiche 102 über einen Abschnitt der Isolierschicht 5 ab. Die obere Isolierschicht 50 kann eine gesamte Fläche des Bereichs außerhalb der Vielzahl von oberen Verdrahtungen 30 am zweiten Ende 5b der Isolierschicht 5 abdecken.
  • Der Widerstandsfilm 8 kann jedes der in 18A bis 18C gezeigten verschiedenen Muster aufweisen. 18A bis 18C sind vergrößerte Ansichten, die den in 14 gezeigten Bereich XV zusammen mit den Widerstandsfilmen 8 gemäß zweiten bis vierten Mustern zeigen. Im Folgenden werden Strukturen, die den in 14 bis 17 gezeigten Strukturen entsprechen, mit denselben Bezugszeichen versehen und ihre Beschreibung entfällt.
  • Unter Bezugnahme auf 18A ist in dieser Ausführungsform der Widerstandsfilm 8 so gebildet, dass er breiter ist als die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12. Das heißt, die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 sind schmaler gebildet als der Widerstandsfilm 8.
  • Unter Bezugnahme auf 18B schließt der Widerstandsfilm 8 in dieser Ausführungsform den Hauptwiderstandskörperabschnitt 8c ein, der sich in einer Zickzackform in der ersten Richtung X erstreckt, um zu einer Seite und einer anderen Seite in der zweiten Richtung Y in einem Bereich zwischen dem ersten Endabschnitt 8a und dem zweiten Endabschnitt 8b in der Draufsicht zu schneiden. In dieser Ausführungsform sind die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 zu einer Breite gebildet, die eine mäanderförmige Breite des Widerstandsfilms 8 überschreitet. Die mäanderförmige Breite des Widerstandsfilms 8 ist ein mäanderförmiger Bereich des Widerstandsfilms 8 entlang der zweiten Richtung Y. Das heißt, die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 sind derart gebildet, dass der Widerstandsfilm 8 im gesamten Bereich des zugewandten Bereichs zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in der Draufsicht eingeschlossen ist.
  • Unter Bezugnahme auf 18C schließt der Widerstandsfilm 8 in dieser Ausführungsform den Hauptwiderstandskörperabschnitt 8c ein, der sich in einer Zickzackform in der ersten Richtung X erstreckt, um sich zu einer Seite und der anderen Seite in der zweiten Richtung Y in dem Bereich zwischen dem ersten Endabschnitt 8a und dem zweiten Endabschnitt 8b in der Draufsicht hindurch zu winden. In dieser Ausführungsform sind die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 zu einer Breite gebildet, die kleiner ist als eine mäanderförmige Breite des Widerstandsfilms 8. Die mäanderförmige Breite des Widerstandsfilms 8 ist der mäanderförmige Bereich des Widerstandsfilms 8 entlang der zweiten Richtung Y. Das heißt, die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 sind in einer Weise gebildet, in der Abschnitte des Widerstandsfilms 8 aus dem zugewandten Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 in der Draufsicht herausragen.
  • Unter Bezugnahme auf 18A bis 18C ist auch in diesen Ausführungsformen der Isolierbereich 7 (Isolatorabschnitt 7a) über die gesamte Fläche des zugewandten Bereichs zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 in Draufsicht und Schnittansicht gebildet. Außerdem ist der Isolierbereich 7 über eine gesamte Fläche eines Abschnitts gebildet, in dem die gesamte Fläche des Hauptwiderstandskörperabschnitts 8c in Draufsicht und Schnittansicht mit der ersten Hauptoberfläche 2a überlappt. Außerdem ist der Isolierbereich 7 in der viereckigen Form gebildet, welche die Gesamtheit des Hauptwiderstandskörperabschnitts 8c auf der Basis der Abschnitte der Umfangskante des Hauptwiderstandskörperabschnitts 8c einschließt, die in der Draufsicht und Schnittansicht am äußersten in der zweiten Richtung Y positioniert sind.
  • Selbst in diesen Ausführungsformen erweitern die verbotenen Bereiche 102 den Isolatorabschnitt 7a in der Richtung (zweite Richtung Y) orthogonal zur zugewandten Richtung (erste Richtung X) der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 und weisen jeweils die vorstehend beschriebene Erweiterungsbreite W mit der Umfangskante des Widerstandsfilms 8 als Basis (Nullpunkt) auf. In diesen Ausführungsformen erweitern die verbotenen Bereiche 102 den Isolierbereich 7 in viereckigen Formen in der Draufsicht.
  • 19 ist ein Diagramm, das den Schichtwiderstand Rs des in 15 gezeigten Widerstandsfilms 8 zeigt. In 19 zeigt die Ordinate den Schichtwiderstand Rs [Ω/□] und die Abszisse zeigt die Erweiterungsbreite W [µm] jedes verbotenen Bereichs 102. Eine Schichtwiderstandscharakteristik SR, wenn die Erweiterungsbreite W geändert wurde, und eine Designwertlinie L des Schichtwiderstands Rs sind in 19 dargestellt.
  • Hier ist die Schichtwiderstandscharakteristik SR, wenn die Erweiterungsbreite W in einem Bereich von nicht weniger als -5 µm und nicht mehr als 20 µm geändert wurde, dargestellt. Ein Nullpunkt der Aufweitung W bedeutet die Umfangskante des Widerstandsfilms 8, eine positive Erweiterung W bedeutet, dass eine dritte Verdrahtung 103 von der Umfangskante des Widerstandsfilms 8 weg angeordnet ist, und eine negative Erweiterung W bedeutet, dass die dritte Verdrahtung 103 dem Widerstandsfilm 8 in vertikaler Richtung zugewandt ist. Hier ist das Merkmal gezeigt, wenn eine dritte Verdrahtung 103 auf einem Zwischenschichtisolierfilm 6 (dritter Zwischenschichtisolierfilm 6C) angeordnet ist, der sich unterhalb des Widerstandsfilms 8 befindet.
  • Unter Bezugnahme auf die Schichtwiderstandscharakteristik SR wurde bestätigt, dass der Schichtwiderstand Rs in Abhängigkeit von der Erweiterungsbreite W variiert. Insbesondere nimmt der Schichtwiderstand Rs mit Abnahme der Erweiterungsbreite W zu und nimmt mit Zunahme der Erweiterungsbreite W ab. Es wurde auch bestätigt, dass die Schichtwiderstandscharakteristik SR in der Nähe der Designwertlinie L eine Tendenz zur Sättigung aufweist.
  • Wenn die Erweiterungsbreite W in einem negativen Bereich eingestellt wurde, wies der Schichtwiderstand Rs eine steile Änderungsrate der Abweichung von der Designwertlinie L in Bezug auf eine Änderungsrate der Erweiterungsbreite W auf. Ein Absolutwert einer Steigung einer Tangente an die Schichtwiderstandscharakteristik SR nimmt einen maximalen Wert an, wenn die Erweiterungsbreite W in einem negativen Bereich liegt (-5 µm ≤ W < 0 µm). Andererseits zeigt der Schichtwiderstand Rs, wenn die Erweiterungsbreite W in einem positiven Bereich eingestellt wurde, eine graduelle Änderungsrate in Bezug auf die Änderungsrate der Erweiterungsbreite W in der Nähe der Designwertlinie L. Der Absolutwert der Steigung der Tangente an die Schichtwiderstandscharakteristik SR nimmt einen minimalen Wert an, wenn die Erweiterungsbreite W im positiven Bereich liegt (0 µm ≤ W ≤ 20 µm).
  • Insbesondere änderte sich der Absolutwert der Steigung der Tangente an die Schichtwiderstandscharakteristik SR bei der Erweiterungsbreite W von 3,5 µm als Grenzwert von ansteigend zu abnehmend. Wenn die Erweiterungsbreite W nicht kleiner als 3,5 µm war, zeigte die Schichtwiderstandscharakteristik SR (Schichtwiderstand Rs) die Tendenz, in Richtung der Designwertlinie L zu konvergieren, ohne mit zunehmender Erweiterungsbreite W zu divergieren.
  • 20 ist ein Diagramm, das den Koeffizienten erster Ordnung TCR1 des in 15 gezeigten TCR des Widerstandsfilms 8 zeigt. In 20 zeigt die Ordinate den Koeffizienten erster Ordnung TCR1 [ppm/°C] und die Abszisse zeigt die Erweiterungsbreite W [µm] jedes verbotenen Bereichs 102. Eine Charakteristik erster Ordnung ST1 und ein Designbereich R1 der Charakteristik erster Ordnung ST1 sind in 20 dargestellt. Der Designbereich R1 beträgt nicht weniger als -25 ppm/°C und nicht mehr als 0 ppm/°C. Die Messbedingungen sind dieselben wie bei der Schichtwiderstandscharakteristik SR von 19.
  • Unter Bezugnahme auf die Charakteristik erster Ordnung ST1 wurde bestätigt, dass der Koeffizient erster Ordnung TCR1 in Abhängigkeit von der Erweiterungsbreite W variiert.
  • Insbesondere nahm der Koeffizient erster Ordnung TCR1 mit Abnahme der Erweiterungsbreite W zu und nahm mit Zunahme der Erweiterungsbreite W ab. Es wurde auch bestätigt, dass die Charakteristik erster Ordnung ST1 im Designbereich R1 zur Sättigung neigt.
  • Wenn die Erweiterungsbreite W im negativen Bereich eingestellt wurde, wies der Koeffizient erster Ordnung TCR1 eine steile Änderungsrate der Abweichung vom Designbereich R1 in Bezug auf die Änderungsrate der Erweiterungsbreite W auf. Der Absolutwert der Steigung der Tangente an die Charakteristik erster Ordnung ST1 nimmt einen maximalen Wert an, wenn die Erweiterungsbreite W im negativen Bereich liegt (-5 µm ≤ W < 0 µm). Andererseits zeigte der Koeffizient erster Ordnung TCR1, wenn die Erweiterungsbreite W im positiven Bereich eingestellt war, eine graduelle Änderungsrate in Bezug auf die Änderungsrate der Erweiterungsbreite W in der Nähe des Designbereichs R1. Der Absolutwert der Steigung der Tangente an die Charakteristik erster Ordnung ST1 nimmt einen minimalen Wert an, wenn die Erweiterungsbreite W im positiven Bereich liegt (0 µm ≤ W ≤ 20 µm).
  • Insbesondere änderte sich der Absolutwert der Steigung der Tangente an die Charakteristik erster Ordnung ST1 bei der Erweiterungsbreite W von 3,5 µm als Grenzwert von ansteigend zu abnehmend. Wenn die Erweiterungsbreite W nicht kleiner als 3,5 µm war, zeigte die Charakteristik erster Ordnung ST1 (Koeffizient erster Ordnung TCR1) die Tendenz, in Richtung des Designbereichs R1 zu konvergieren, ohne mit Zunahme der Erweiterungsbreite W zu divergieren. Wenn die Erweiterungsbreite W nicht kleiner als 3,5 µm ist, ist der Koeffizient erster Ordnung TCR1 des Widerstandsfilms 8 nicht kleiner als -25 ppm/°C und nicht größer als 0 ppm/°C.
  • 21 ist ein Diagramm, das den Koeffizienten zweiter Ordnung TCR2 des in 15 gezeigten TCR des Widerstandsfilms 8 zeigt. In 20 zeigt die Ordinate den Koeffizienten zweiter Ordnung TCR2 [ppm/°C2] und die Abszisse zeigt die Erweiterungsbreite W [µm] jedes verbotenen Bereichs 102. Eine zweite Ordnung ST2 und ein Designbereich R2 der zweiten Ordnung ST2 sind in 21 gezeigt. Der Designbereich R2 beträgt nicht weniger als -0,15 ppm/°C2 und nicht mehr als 0 ppm/°C2. Die Messbedingungen sind dieselben wie bei der Schichtwiderstandscharakteristik SR von 19.
  • Unter Bezugnahme auf die Charakteristik zweiter Ordnung ST2 wurde bestätigt, dass der Koeffizient zweiter Ordnung TCR2 in Abhängigkeit von der Erweiterungsbreite W variiert. Insbesondere nahm der Koeffizient zweiter Ordnung TCR2 mit Abnahme der Erweiterungsbreite W ab und nahm mit Zunahme der Erweiterungsbreite W zu. Es wurde auch bestätigt, dass die Charakteristik zweiter Ordnung ST2 im Designbereich R2 zur Sättigung neigt.
  • Wenn die Erweiterungsbreite W im negativen Bereich eingestellt wurde, wies der Koeffizient zweiter Ordnung TCR2 eine steile Änderungsrate der Abweichung vom R2 in Bezug auf die Änderungsrate der Erweiterungsbreite W auf. Der Absolutwert der Steigung der Tangente an die Charakteristik zweiter Ordnung ST2 nimmt einen maximalen Wert an, wenn die Erweiterungsbreite W im negativen Bereich liegt (-5 µm ≤ W < 0 µm). Andererseits zeigte der Koeffizient erster Ordnung TCR1, wenn die Erweiterungsbreite W im positiven Bereich eingestellt war, eine graduelle Änderungsrate in Bezug auf die Änderungsrate der Erweiterungsbreite W in der Nähe des Designbereichs R2. Der Absolutwert der Steigung der Tangente an die Charakteristik zweiter Ordnung ST2 nimmt einen minimalen Wert an, wenn die Erweiterungsbreite W im positiven Bereich liegt (0 µm ≤ W ≤ 20 µm).
  • Insbesondere änderte sich der Absolutwert der Steigung der Tangente an die Charakteristik zweiter Ordnung ST2 bei der Erweiterungsbreite W von 3,5 µm als Grenzwert von ansteigend zu abnehmend. Wenn die Erweiterungsbreite W nicht kleiner als 3,5 µm war, zeigte die Charakteristik zweiter Ordnung ST2 (Koeffizient zweiter Ordnung TCR2) die Tendenz, in Richtung des Designbereichs R2 zu konvergieren, ohne mit Zunahme der Erweiterungsbreite W zu divergieren. Wenn die Erweiterungsbreite W nicht kleiner als 3,5 µm ist, ist der Koeffizient zweiter Ordnung TCR2 des Widerstandsfilms 8 nicht kleiner als -0,15 ppm/°C2 und nicht größer als 0 ppm/°C2.
  • Aus den Ergebnissen von 19 bis 21 kann verstanden werden, dass die elektrischen Merkmale des Widerstandsfilms 8 von der Erweiterungsbreite W jedes der verbotenen Bereiche 102 (Isolationserweiterungsabschnitte 102a) abhängig sind, die zwischen dem Widerstandsfilm 8 und den dritten Verdrahtungen 103 angeordnet sind. Dies liegt daran, dass die elektrischen Merkmale des Widerstandsfilms 8 im Wesentlichen im Kristallisierungsschritt hergestellt werden, der in einem Bildungsschritt des Widerstandsfilms 8 durchgeführt wird. Das heißt, im Kristallisierungsschritt wird der Basislegierungsfilm, der die Basis des Widerstandsfilms 8 sein soll, auf die Kristallisationstemperatur erwärmt. In diesem Prozess nimmt die Wärmemenge, die von dem Isolierbereich 7 und den verbotenen Bereichen 102 an die dritten Verdrahtungen 103 übertragen wird, ab, je größer die Erweiterungsbreite W innerhalb der Isolierschicht 5 ist, und je höher die Wärmespeicherwirkung in dem Isolierbereich 7 und den verbotenen Bereichen 102 ist.
  • Dadurch wird die auf den Basislegierungsfilm aufgebrachte Wärmemenge erhöht und die Kristallisation des Basislegierungsfilms wird gefördert. Folglich wird der Widerstandsfilm 8 mit hoher Präzision gebildet. Da dieses Ergebnis auf die Wärmespeicherwirkung des Isolierbereichs 7 und der verbotenen Bereiche 102 zurückzuführen ist, besteht keine Notwendigkeit, die Kristallisationstemperatur innerhalb der Kammer zu erhöhen oder die Kristallisationszeit des Basislegierungsfilms zu verlängern. Wenn also eine funktionelle Vorrichtung in dem Halbleiterchip 2 gebildet ist, kann die Erzeugung von unnötigen Wärmebelastungen auf der funktionellen Vorrichtung vermieden werden.
  • Wie vorstehend beschrieben, schließt die elektronische Komponente 101 den Halbleiterchip 2, die Isolierschicht 5, den Widerstandsfilm 8, die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12 und den Isolierbereich 7 ein. Der Halbleiterchip 2 weist die erste Hauptoberfläche 2a auf. Die Isolierschicht 5 ist auf der ersten Hauptoberfläche 2a laminiert. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet, schließt den Legierungskristall ein, der aus dem Metallelement und dem Nichtmetallelement aufgebaut ist, und weist an dem einen Ende den ersten Endabschnitt 8a und am anderen Ende den zweiten Endabschnitt 8b auf.
  • Die erste untere Verdrahtung 11 ist zwischen der ersten Hauptoberfläche 2a und dem ersten Endabschnitt 8a des Widerstandsfilms 8 innerhalb der Isolierschicht 5 eingefügt. Die zweite untere Verdrahtung 12 ist von der ersten unteren Verdrahtung 11 innerhalb der Isolierschicht 5 getrennt und ist zwischen der ersten Hauptoberfläche 2a und dem zweiten Endabschnitt 8b des Widerstandsfilms 8 innerhalb der Isolierschicht 5 eingefügt. Der Isolierbereich 7 ist in dem Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 abgegrenzt und wird nur aus dem Isolatorabschnitt 7a gebildet, der innerhalb des Dickenbereichs zwischen der ersten Hauptoberfläche 2a und dem Widerstandsfilm 8 in der Isolierschicht 5 positioniert ist. Mit dieser Struktur kann die Zuverlässigkeit des Widerstandsfilms 8 verbessert werden.
  • Die elektronische Komponente 101 schließt vorzugsweise die verbotenen Bereiche 102 ein, die den Isolierbereich 7 in die Bereiche außerhalb des Widerstandsfilms 8 innerhalb der Isolierschicht 5 erweitern. Die verbotenen Bereiche 102 schließen jeweils einen Isolationserweiterungsabschnitt 102a ein, der den Isolatorabschnitt 7a des Isolierbereichs 7 von der Umfangskante des Widerstandsfilms 8 auf den Bereich außerhalb des Widerstandsfilms 8 erweitert. In diesem Fall schließt die elektronische Komponente 101 die Vielzahl von dritten Verdrahtungen 103 ein, die innerhalb der Isolierschicht 5 angeordnet sind. Die Vielzahl von dritten Verdrahtungen 103 ist innerhalb der Isolierschicht 5 von dem Widerstandsfilm 8 entfernt angeordnet, wobei die erste untere Verdrahtung 11 und die zweite untere Verdrahtung 12 so angeordnet sind, dass sie sich nicht innerhalb des Isolierbereichs 7 und der verbotenen Bereiche 102 befinden. Mit dieser Struktur kann die Zuverlässigkeit des Widerstandsfilms 8 in einer Struktur verbessert werden, in welcher der Widerstandsfilm 8, die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12 und die Vielzahl von dritten Verdrahtungen 103 innerhalb der Isolierschicht 5 angeordnet sind.
  • Aus einem anderen Blickwinkel schließt die elektronische Komponente 101 den Halbleiterchip 2, die Isolierschicht 5 und die Vielzahl von oberen Verdrahtungen 30 ein. Der Halbleiterchip 2 weist die erste Hauptoberfläche 2a auf. Die Isolierschicht 5 ist auf der ersten Hauptoberfläche 2a laminiert. Der Widerstandsfilm 8 ist innerhalb der Isolierschicht 5 angeordnet und schließt den Legierungskristall ein, der aus dem Metallelement und dem Nichtmetallelement gebildet ist. Die Vielzahl von dritten Verdrahtungen 30 ist in dem Bereich außerhalb des Widerstandsfilms 8 auf der Isolierschicht 5 in Abständen von der Umfangskante des Widerstandsfilms 8 so angeordnet, dass sie sich in der Draufsicht nicht mit dem Widerstandsfilm 8 überlappen. Mit dieser Struktur kann die Spannung, die aufgrund der Vielzahl von oberen Verdrahtungen 30 in dem Widerstandsfilm 8 erzeugt wird, entspannt werden. Variationen in den elektrischen Merkmalen des Widerstandsfilms 8 aufgrund der Vielzahl von oberen Verdrahtungen 30 können dadurch unterdrückt werden. Somit kann die Zuverlässigkeit des Widerstandsfilms 8 verbessert werden.
  • In dieser Struktur kann die elektronische Komponente 101 die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12 und den Isolierbereich 7 einschließen. Die erste untere Verdrahtung 11 ist zwischen der ersten Hauptoberfläche 2a und dem ersten Endabschnitt 8a des Widerstandsfilms 8 innerhalb der Isolierschicht 5 eingefügt. Die zweite untere Verdrahtung 12 ist von der ersten unteren Verdrahtung 11 innerhalb der Isolierschicht 5 getrennt und ist zwischen der ersten Hauptoberfläche 2a und dem zweiten Endabschnitt 8b des Widerstandsfilms 8 innerhalb der Isolierschicht 5 eingefügt.
  • Der Isolierbereich 7 ist in dem Bereich zwischen der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 abgegrenzt und wird nur aus dem Isolatorabschnitt 7a gebildet, der innerhalb des Dickenbereichs zwischen der ersten Hauptoberfläche 2a und dem Widerstandsfilm 8 in der Isolierschicht 5 positioniert ist. In diesem Fall ist die Vielzahl von oberen Verdrahtungen 30 in Draufsicht vorzugsweise im Bereich außerhalb des Isolierbereichs 7 angeordnet. Mit dieser Struktur kann die Zuverlässigkeit des Widerstandsfilms 8 in einer Struktur verbessert werden, in welcher der Widerstandsfilm 8, die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12 und die Vielzahl von oberen Verdrahtungen 30 angeordnet sind.
  • Die elektronische Komponente 101 schließt vorzugsweise die verbotenen Bereiche 102 ein, die den Isolierbereich 7 in die Bereiche außerhalb des Widerstandsfilms 8 innerhalb der Isolierschicht 5 erweitern. Die verbotenen Bereiche 102 schließen jeweils einen Isolationserweiterungsabschnitt 102a ein, der den Isolatorabschnitt 7a des Isolierbereichs 7 von der Umfangskante des Widerstandsfilms 8 auf den Bereich außerhalb des Widerstandsfilms 8 erweitert. In diesem Fall ist die Vielzahl von oberen Verdrahtungen 30 vorzugsweise in der Draufsicht außerhalb des Isolierbereichs 7 und der verbotenen Bereiche 102 angeordnet. Mit dieser Struktur können die Variationen in den elektrischen Merkmalen des Widerstandsfilms 8 aufgrund der Vielzahl von oberen Verdrahtungen 30 in geeigneter Weise unterdrückt werden.
  • In dieser Struktur kann die elektronische Komponente 101 mindestens eine dritte Verdrahtung 103 einschließen, die entfernt von dem Widerstandsfilm 8, der ersten unteren Verdrahtung 11 und der zweiten unteren Verdrahtung 12 innerhalb der Isolierschicht 5 angeordnet ist. Mit dieser Struktur kann die Zuverlässigkeit des Widerstandsfilms 8 in einer Struktur verbessert werden, in welcher der Widerstandsfilm 8, die erste untere Verdrahtung 11, die zweite untere Verdrahtung 12, die dritte untere Verdrahtung 103 und die Vielzahl von oberen Verdrahtungen 30 angeordnet sind. Die elektronische Komponente 101 kann die obere Isolierschicht 50 einschließen, welche die Isolierschicht 5 abdeckt. Vorzugsweise deckt die obere Isolierschicht 50 die oberen Verdrahtungen 30 auf der Isolierschicht 5 teilweise ab und deckt den Widerstandsfilm 8 über einen Abschnitt der Isolierschicht 5 ab.
  • Vorzugsweise ist mindestens eine der oberen Verdrahtungen 30 elektrisch mit dem Halbleiterchip 2 (insbesondere der funktionellen Vorrichtung) und dem Widerstandsfilm 8 oder beiden verbunden. Vorzugsweise ist mindestens eine der oberen Verdrahtungen 30 als die obere Dummy-Verdrahtung 104 gebildet, die sich in einem elektrisch schwebenden Zustand befindet.
  • Konfigurationen der verbotenen Bereiche 102, der Vielzahl von dritten Verdrahtungen 103 und der Vielzahl von oberen Verdrahtungen 30 gemäß der sechsten Ausführungsform können zusätzlich zu der ersten Ausführungsform auch auf jede der elektronischen Komponenten 101 der zweiten bis fünften Ausführungsform angewendet werden. In diesem Fall schließen die elektronischen Komponenten 1, 61, 71, 81 und 91 gemäß der zweiten bis fünften Ausführungsform jeweils den Isolierbereich 7, die verbotenen Bereiche 102, die Vielzahl von dritten Verdrahtungen 103 und die Vielzahl von oberen Verdrahtungen 30 ein und weisen die gleichen Aktionen und Wirkungen auf wie die Aktionen und Wirkungen der sechsten Ausführungsform.
  • Die jeweiligen Ausführungsformen der vorliegenden Erfindung können in noch anderen Ausführungsformen implementiert werden. Mit jeder der vorstehend beschriebenen Ausführungsformen wurde ein Beispiel beschrieben, bei dem der einzelne Widerstandsfilm 8 innerhalb der Isolierschicht 5 angeordnet wurde. Eine Vielzahl der Widerstandsfilme 8 kann jedoch innerhalb der Isolierschicht 5 angeordnet sein. In diesem Fall ist die Vielzahl von Widerstandsfilmen 8 vorzugsweise in Abständen in derselben Schicht angeordnet. Es ist besonders bevorzugt, dass die Vielzahl von Widerstandsfilmen 8 ausschließlich eine Hauptoberfläche eines beliebigen des Zwischenschichtisolierfilms 6 einnimmt. Die Vielzahl von Widerstandsfilmen 8 kann in der Isolierschicht 5 innerhalb eines Abschnitts angeordnet sein, der den Außenbereich 4 abdeckt. In der Draufsicht kann die Vielzahl von Widerstandsfilmen 8 innerhalb desselben Außenbereichs 4 angeordnet sein oder kann innerhalb unterschiedlicher Außenbereiche 4 angeordnet sein. In diesem Fall sind der Isolierbereich 7 und die verbotenen Bereiche 102 vorzugsweise für jeden der Vielzahl von Widerstandsfilmen 8 bereitgestellt.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen wurde ein Beispiel beschrieben, bei dem der Widerstandsfilm 8 innerhalb eines Abschnitts angeordnet ist, der den Außenbereich 4 der Isolierschicht 5 abdeckt. Der Widerstandsfilm 8 kann jedoch innerhalb eines Abschnitts angeordnet sein, der den Vorrichtungsbereich 3 in der Isolierschicht 5 abdeckt. Wenn eine Vielzahl von Widerstandsfilmen 8 gebildet wird, kann die Vielzahl von Widerstandsfilmen 8 einen Widerstandsfilm 8 einschließen, der innerhalb eines Abschnitts angeordnet ist, der den Außenbereich 4 in der Isolierschicht 5 abdeckt, und den anderen Widerstandsfilm 8, der innerhalb eines Abschnitts angeordnet ist, der den Vorrichtungsbereich 3 in der Isolierschicht 5 abdeckt. In diesem Fall sind der Isolierbereich 7 und die verbotenen Bereiche 102 jeweils vorzugsweise in dem Bereich der Vorrichtung 3 bereitgestellt.
  • In jeder der vorstehend beschriebenen Ausführungsformen kann eine Konfiguration übernommen werden, die den Vorrichtungsbereich 3 nicht aufweist. Das heißt, die elektronischen Komponenten 1, 61, 71, 81, 91 und 101 können jeweils eine Dekretkomponente sein, die nur eine einzige oder eine Vielzahl von Widerstandsfilmen 8 einschließt.
  • In jeder der vorstehend beschriebenen Ausführungsformen kann anstelle des Halbleiterchips 2 ein Isolatorchip aus Glas oder Keramik verwendet werden. Der Widerstandsfilm 8 gemäß einer der Ausführungsformen, die vorstehend beschrieben sind, kann ein Schmelzwiderstandsfilm sein, der durchschmilzt, wenn ein Strom durchfließt, der nicht geringer ist als eine Nennleistung. Spezifische Ausführungsformen dieses Falles können erhalten werden, indem „Widerstandsfilm 8“ durch „Schmelzwiderstandfilm (8)“ in den jeweiligen vorstehend beschriebenen Ausführungsformen ersetzt wird.
  • Merkmale der vorstehend beschriebenen ersten bis sechsten Ausführungsformen können in beliebigen Modi miteinander kombiniert werden, und eine elektronische Komponente, die mindestens zwei Merkmale unter den Merkmalen der ersten bis sechsten Ausführungsform gleichzeitig einschließt, kann verwendet werden. Das heißt, die Merkmale der zweiten Ausführungsform können mit den Merkmalen der ersten Ausführungsform kombiniert werden. Außerdem können die Merkmale der dritten Ausführungsform mit einem der Merkmale der ersten und der zweiten Ausführungsform kombiniert werden. Außerdem können die Merkmale der vierten Ausführungsform mit einem der Merkmale der ersten bis dritten Ausführungsform kombiniert werden. Außerdem können die Merkmale der fünften Ausführungsform mit einem der Merkmale der ersten bis vierten Ausführungsform kombiniert werden. Außerdem können die Merkmale der sechsten Ausführungsform mit einem der Merkmale der ersten bis fünften Ausführungsform kombiniert werden.
  • Beispiele für Merkmale, die aus dieser Beschreibung und den Zeichnungen extrahiert werden, sind nachstehend angegeben. Die folgenden [A1] bis [A29] und [B1] bis [B22] stellen jeweils eine elektronische Komponente bereit, mit der die Zuverlässigkeit eines Widerstandsfilms, der einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist, verbessert werden kann.
    • [A1] Elektronische Komponente, umfassend: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die mit einer Dicke, die 2200 nm überschreitet, auf die Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer dem Chip gegenüberliegenden Seite aufweist; und einen Widerstandsfilm, der innerhalb der Isolierschicht so angeordnet ist, dass er sich nicht innerhalb eines Dickenbereichs von weniger als 2200 nm auf Basis des ersten Endes bzw. ausgehend von dem ersten Ende befindet, und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
    • [A2] Elektronische Komponente gemäß A1, wobei der Widerstandsfilm eine Dicke von nicht weniger als 0,1 nm und nicht mehr als 100 nm aufweist.
    • [A3] Elektronische Komponente gemäß A1 oder A2, ferner umfassend: einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und auf eine Dicke von nicht weniger als 2200 nm innerhalb der Isolierschicht gebildet ist; wobei der Widerstandsfilm innerhalb der Isolierschicht angeordnet ist, um den Isolierbereich abzudecken.
    • [A4] Elektronische Komponente gemäß einem von A1 bis A3, ferner umfassend: eine Vielzahl von Verdrahtungen, die in einer Dickenrichtung der Isolierschicht innerhalb eines Dickenbereichs zwischen der Hauptoberfläche und dem Widerstandsfilm innerhalb der Isolierschicht laminiert und angeordnet sind.
    • [A5] Elektronische Komponente gemäß A4, wobei die Verdrahtungen nicht innerhalb eines Dickenbereichs zwischen dem zweiten Ende und dem Widerstandsfilm innerhalb der Isolierschicht angeordnet sind.
    • [A6] Elektronische Komponente gemäß einem von A1 bis A5, wobei eine Dicke zwischen dem ersten Ende und dem Widerstandsfilm innerhalb der Isolierschicht nicht kleiner als eine Dicke zwischen dem zweiten Ende und dem Widerstandsfilm innerhalb der Isolierschicht ist.
    • [A7] Elektronische Komponente gemäß einem von A1 bis A6, wobei die Isolierschicht eine Dicke von mehr als 3100 nm aufweist und der Widerstandsfilm innerhalb der Isolierschicht so angeordnet ist, dass er sich nicht innerhalb eines Dickenbereichs von weniger als 3100 nm auf der Basis des ersten Endes befindet.
    • [A8] Elektronische Komponente gemäß einem von A1 bis A7, wobei die Isolierschicht eine laminierte Struktur aufweist, die nicht weniger als drei Schichten von Zwischenschichtisolierfilmen einschließt, und der Widerstandsfilm auf dem Zwischenschichtisolierfilm der dritten Schicht oder höher angeordnet ist.
    • [A9] Elektronische Komponente nach A8, wobei die Isolierschicht nicht weniger als vier Schichten der Zwischenschichtisolierfilme einschließt und der Widerstandsfilm auf dem Zwischenschichtisolierfilm der vierten Schicht oder höher angeordnet ist.
    • [A10] Elektronische Komponente gemäß A8 oder A9, wobei jede der Zwischenschichtisolierfilme eine Dicke von nicht weniger als 100 nm und nicht mehr als 3000 nm aufweist.
    • [A11] Elektronische Komponente gemäß einem von A1 bis A10, ferner umfassend: eine obere Verdrahtung, die auf dem zweiten Ende angeordnet ist.
    • [A12] Elektronische Komponente gemäß A11, ferner umfassend: eine obere Isolierschicht, welche die obere Verdrahtung teilweise abdeckt.
    • [A13] Elektronische Komponente gemäß einem von A1 bis A12, wobei ein Koeffizient erster Ordnung eines Temperaturkoeffizienten des Widerstandes des Widerstandsfilms nicht weniger als -20 ppm/°C und nicht mehr als +60 ppm/°C beträgt.
    • [A14] Elektronische Komponente gemäß A13, wobei der Koeffizient erster Ordnung nicht mehr als +25 ppm/°C beträgt.
    • [A15] Elektronische Komponente gemäß einem von A1 bis A14, wobei ein Koeffizient zweiter Ordnung eines Temperaturkoeffizienten des Widerstandsfilms nicht weniger als -0,23 ppm/°C2 und nicht mehr als -0,08 ppm/°C2 beträgt.
    • [A16] Elektronische Komponente gemäß A15, wobei der Koeffizient zweiter Ordnung nicht weniger als -0,16 ppm/°C2 beträgt.
    • [A17] Elektronische Komponente nach einem von A1 bis A16, wobei der Widerstandsfilm mindestens einen von einem CrSi-Film, einem CrSiN-Film, einem CrSiO-Film, einem TaN-Film und einem TiN-Film einschließt.
    • [A18] Elektronische Komponente, die Folgendes umfasst: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die mit einer Dicke laminiert ist, die 2200 nm auf der Hauptoberfläche überschreitet und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer dem Chip gegenüberliegenden Seite aufweist; einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und auf eine Dicke von nicht weniger als 2200 nm innerhalb der Isolierschicht gebildet ist; und einen Widerstandsfilm, der in einem Bereich zwischen dem zweiten Ende und dem Isolierbereich innerhalb der Isolierschicht angeordnet ist, sodass er den Isolierbereich direkt abdeckt, und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
    • [A19] Elektronische Komponente gemäß A18, ferner umfassend: eine erste Verdrahtung, die innerhalb der Isolierschicht angeordnet ist; und eine zweite Verdrahtung, die in einem Abstand von der ersten Verdrahtung in Draufsicht innerhalb der Isolierschicht angeordnet ist; wobei der Isolierbereich in einem Bereich zwischen der ersten Verdrahtung und der zweiten Verdrahtung in der Draufsicht abgegrenzt ist und der Widerstandsfilm innerhalb der Isolierschicht so angeordnet ist, dass er den Isolierbereich direkt abdeckt und sich mit der ersten Verdrahtung und der zweiten Verdrahtung in der Draufsicht überlappt.
    • [A20] Elektronische Komponente gemäß A19, ferner umfassend: eine erste Durchgangselektrode, die zwischen dem Widerstandsfilm und der ersten Verdrahtung innerhalb der Isolierschicht angeordnet ist; und eine zweite Durchgangselektrode, die zwischen dem Widerstandsfilm und der zweiten Verdrahtung innerhalb der Isolierschicht angeordnet ist.
    • [A21] Elektronische Komponente, umfassend: einen Halbleiterchip, der eine Hauptoberfläche einschließt und eine erste Wärmeleitfähigkeit aufweist; eine Isolierschicht, die mit einer Dicke von mehr als 3100 nm auf die Hauptoberfläche laminiert ist, ein erstes Ende auf der Seite des Halbleiterchips und ein zweites Ende auf einer dem Halbleiterchip gegenüberliegenden Seite einschließt und eine zweite Wärmeleitfähigkeit aufweist, die geringer als die erste Wärmeleitfähigkeit ist; einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und mit einer Dicke von nicht weniger als 3100 nm in einem beliebigen Bereich innerhalb der Isolierschicht gebildet ist; und einen CrSi-Widerstandsfilm, der innerhalb der Isolierschicht mit einer Dicke von nicht weniger als 0,1 nm und nicht mehr als 10 nm in einem Bereich zwischen dem zweiten Ende und dem Isolierbereich angeordnet ist, sodass er den Isolierbereich direkt abdeckt.
    • [A22] Elektronische Komponente gemäß A21, wobei der CrSi-Widerstandsfilm eine Dicke von nicht mehr als 5 nm aufweist.
    • [A23] Elektronische Komponente gemäß A21 oder A22, wobei der CrSi-Widerstandsfilm eine Dicke von nicht weniger als 1 nm aufweist.
    • [A24] Elektronische Komponente gemäß einem von A21 bis A23, wobei die Isolierschicht eine laminierte Struktur aufweist, die nicht weniger als drei Schichten von Zwischenschichtisolierfilmen einschließt, und der CrSi-Widerstandsfilm auf dem Zwischenschichtisolierfilm der dritten Schicht oder höher angeordnet ist.
    • [A25] Elektronische Komponente gemäß A24, wobei die Isolierschicht nicht weniger als vier Schichten der Zwischenschichtisolierfilme einschließt und der CrSi-Widerstandsfilm auf dem Zwischenschichtisolierfilm der vierten Schicht oder höher angeordnet ist.
    • [A26] Elektronische Komponente gemäß einem von A21 bis A25, ferner umfassend: eine Vielzahl von Verdrahtungen, die in einer Dickenrichtung der Isolierschicht innerhalb eines Dickenbereichs zwischen der Hauptoberfläche und dem CrSi-Widerstandsfilm innerhalb der Isolierschicht laminiert und angeordnet sind.
    • [A27] Elektronische Komponente gemäß A26, wobei die Verdrahtungen nicht innerhalb eines Dickenbereichs zwischen dem zweiten Ende und dem CrSi-Widerstandsfilm innerhalb der Isolierschicht angeordnet sind.
    • [A28] Elektronische Komponente gemäß A26, wobei die Verdrahtungen innerhalb eines Dickenbereichs zwischen dem zweiten Ende und dem CrSi-Widerstandsfilm innerhalb der Isolierschicht angeordnet sind.
    • [A29] Elektronische Komponente gemäß einem von A21 bis A28, wobei eine Dicke zwischen dem ersten Ende und dem CrSi-Widerstandsfilm innerhalb der Isolierschicht nicht kleiner als eine Dicke zwischen dem zweiten Ende und dem CrSi-Widerstandsfilm innerhalb der Isolierschicht ist.
    • [B1] Elektronische Komponente, umfassend: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die auf der Hauptoberfläche laminiert ist; einen Widerstandsfilm, der innerhalb der Isolierschicht angeordnet ist, einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist, und einen ersten Endabschnitt auf einer Seite und einen zweiten Endabschnitt auf einer anderen Seite aufweist; eine erste Verdrahtung, die zwischen der Hauptoberfläche und dem ersten Endabschnitt innerhalb der Isolierschicht angeordnet ist; eine zweite Verdrahtung, die von der ersten Verdrahtung getrennt und zwischen der Hauptoberfläche und dem zweiten Endabschnitt innerhalb der Isolierschicht angeordnet ist; und einen Isolierbereich, der in einem Bereich zwischen der ersten Verdrahtung und der zweiten Verdrahtung innerhalb der Isolierschicht abgegrenzt ist und nur aus einem Isolatorabschnitt gebildet ist, der innerhalb eines Dickenbereichs zwischen der Hauptoberfläche und dem Widerstandsfilm in der Isolierschicht positioniert ist.
    • [B2] Elektronische Komponente gemäß B1, ferner umfassend: einen verbotenen Bereich, der einen Isolationserweiterungsabschnitt einschließt, der den Isolatorabschnitt in einen Bereich außerhalb des Widerstandsfilms von einer Umfangskante des Widerstandsfilms erweitert und den Isolierbereich in den Bereich außerhalb des Widerstandsfilms erweitert; und eine Vielzahl von dritten Verdrahtungen, die innerhalb der Isolierschicht entfernt von dem Widerstandsfilm angeordnet sind, wobei die erste untere Verdrahtung und die zweite untere Verdrahtung so angeordnet sind, dass sie sich nicht in dem Isolierbereich und dem verbotenen Bereich befinden.
    • [B3] Elektronische Komponente gemäß B2, wobei der verbotene Bereich eine Erweiterungsbreite von nicht weniger als 2200 nm auf der Basis der Umfangskante des Widerstandsfilms in der Draufsicht aufweist und die Vielzahl von dritten Verdrahtungen nicht weniger als 2200 nm von der Umfangskante des Widerstandsfilms in der Draufsicht entfernt angeordnet ist.
    • [B4] Elektronische Komponente gemäß B3, wobei die Isolierschicht eine Dicke von mehr als 2200 nm aufweist und der Isolierbereich eine Dicke von nicht weniger als 2200 nm aufweist.
    • [B5] Elektronische Komponente gemäß B3 oder B4, wobei die Erweiterungsbreite nicht weniger als 3,5 µm beträgt und die Vielzahl von dritten Verdrahtungen in der Draufsicht nicht weniger als 3,5 µm von der Umfangskante des Widerstandsfilms entfernt angeordnet ist.
    • [B6] Elektronische Komponente gemäß einem von B3 bis B5, wobei die Erweiterungsbreite nicht mehr als 20 µm beträgt und mindestens eine der dritten Verdrahtungen innerhalb eines Bereichs innerhalb von 20 µm von der Umfangskante des Widerstandsfilms in der Draufsicht angeordnet ist.
    • [B7] Elektronische Komponente gemäß einem von B2 bis B6, wobei mindestens eine der dritten Verdrahtungen in der gleichen Schicht wie die erste Verdrahtung entfernt von der ersten Verdrahtung angeordnet ist, und mindestens eine der dritten Verdrahtungen in einer von der ersten Verdrahtung verschiedenen Schicht angeordnet ist.
    • [B8] Elektronische Komponente gemäß einem von B2 bis B7, wobei mindestens eine der dritten Verdrahtungen mit dem Chip oder dem Widerstandsfilm oder mit beiden elektrisch verbunden ist.
    • [B9] Elektronische Komponente gemäß einem von B2 bis B8, wobei mindestens eine der dritten Verdrahtungen als Dummy-Verdrahtung in einem elektrisch schwebenden Zustand gebildet ist.
    • [B10] Elektronische Komponente gemäß einem von B2 bis B9, wobei die Vielzahl von dritten Verdrahtungen nicht in einer Schicht angeordnet ist, in welcher der Widerstandsfilm angeordnet ist.
    • [B11] Elektronische Komponente gemäß einem von B1 bis B10, wobei die zweite Verdrahtung in derselben Schicht wie die erste Verdrahtung angeordnet ist.
    • [B12] Elektronische Komponente gemäß einem von B1 bis B11, wobei die Isolierschicht eine laminierte Struktur aufweist, in der eine Vielzahl von Zwischenschichtisolierfilmen laminiert ist, und der Isolatorabschnitt eine laminierte Struktur aufweist, die aus einem Abschnitt der Vielzahl von Zwischenschichtisolierfilmen aufgebaut ist.
    • [B13] Elektronische Komponente gemäß B12, wobei die Isolierschicht eine laminierte Struktur aufweist, die nicht weniger als drei Schichten der Zwischenschichtisolierfilme einschließt, und der Widerstandsfilm auf dem Zwischenschichtisolierfilm der dritten oder höheren Schicht angeordnet ist.
    • [B14] Elektronische Komponente gemäß einem von B1 bis B13, Folgendes umfassen: eine erste Durchkontaktierung, die mit dem ersten Ende des Abschnitts und der ersten Verdrahtung innerhalb der Isolierschicht verbunden ist; und eine zweite Durchkontaktierung, die mit dem zweiten Endabschnitt und der zweiten Verdrahtung innerhalb der Isolierschicht verbunden ist.
    • [B15] Elektronische Komponente gemäß einem von B1 bis B14, ferner umfassend: eine Vielzahl von oberen Verdrahtungen, die auf der Isolierschicht angeordnet sind; und eine obere Isolierschicht, welche die oberen Verdrahtungen teilweise abdeckt.
    • [B16] Elektronische Komponente, Folgendes umfassend: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die auf der Hauptoberfläche laminiert ist; einen Widerstandsfilm, der innerhalb der Isolierschicht angeordnet ist und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist; eine Vielzahl von oberen Verdrahtungen, die in einem Bereich außerhalb des Widerstandsfilms auf der Isolierschicht in einem Abstand von einer Umfangskante des Widerstandsfilms so angeordnet sind, dass sie nicht mit dem Widerstandsfilm in der Draufsicht überlappen.
    • [B17] Elektronische Komponente gemäß B 16, ferner umfassend: eine erste Verdrahtung, die zwischen der Hauptoberfläche und einem Endabschnitt des Widerstandsfilms innerhalb der Isolierschicht angeordnet ist; eine zweite Verdrahtung, die zwischen der Hauptoberfläche und einem anderen Endabschnitt des Widerstandsfilms innerhalb der Isolierschicht in einem Abstand von dem ersten Draht angeordnet ist; und einen Isolierbereich, der in einem Bereich zwischen der ersten Verdrahtung und der zweiten Verdrahtung innerhalb der Isolierschicht abgegrenzt ist und nur aus einem Isolatorabschnitt gebildet ist, der innerhalb eines Dickenbereichs zwischen der Hauptoberfläche und dem Widerstandsfilm in der Isolierschicht positioniert ist; wobei die Vielzahl von oberen Verdrahtungen in der Draufsicht in einem Bereich außerhalb des Isolierbereichs angeordnet sind.
    • [B18] Elektronische Komponente gemäß B17, ferner umfassend: einen verbotenen Bereich, der einen Isolationserweiterungsabschnitt einschließt, der den Isolatorabschnitt von einer Umfangskante des Widerstandsfilms hin in einen Bereich außerhalb des Widerstandsfilms erweitert und den Isolierbereich hin in den Bereich außerhalb des Widerstandsfilms erweitert; wobei die Vielzahl von oberen Verdrahtungen in der Draufsicht in einem Bereich außerhalb des Isolierbereichs und des verbotenen Bereichs angeordnet ist.
    • [B19] Elektronische Komponente gemäß B 18, ferner umfassend: eine dritte Verdrahtung, die innerhalb der Isolierschicht entfernt von dem Widerstandsfilm angeordnet ist, wobei die erste untere Verdrahtung und die zweite untere Verdrahtung so angeordnet sind, dass sie sich nicht innerhalb des Isolierbereichs und des verbotenen Bereichs befinden.
    • [B20] Elektronische Komponente gemäß einem von B16 bis B19, ferner umfassend: eine obere Isolierschicht, welche die oberen Verdrahtungen auf der Isolierschicht teilweise abdeckt und den Widerstandsfilm über einen Abschnitt der Isolierschicht abdeckt.
    • [B21] Elektronische Komponente gemäß einem von B16 bis B20, wobei mindestens einer der oberen Verdrahtungen mit dem Chip oder dem Widerstandsfilm oder beidem elektrisch verbunden ist.
    • [B22] Elektronische Komponente gemäß einem von B16 bis B21, wobei mindestens einer der oberen Verdrahtungen als obere Dummy-Verdrahtung in einem elektrisch schwebenden Zustand gebildet ist.
  • Die vorstehenden [A1] bis [A29] und die vorstehenden [B1] bis [B22] können in jeder Art und Weise miteinander kombiniert werden und eine elektronische Komponente, die mindestens zwei unter den vorstehenden [A1] bis [A29] und den vorstehenden [B1] bis [B22] gleichzeitig einschließt, kann angewendet werden.
  • Während Ausführungsformen vorstehend ausführlich beschrieben wurden, handelt es sich hierbei lediglich um spezifische Beispiele zur Verdeutlichung des technischen Inhalts, und die vorliegende Erfindung sollte nicht so ausgelegt werden, als sei sie auf diese spezifischen Beispiele beschränkt, und der Schutzumfang der Erfindung ist nur durch die beigefügten Ansprüche begrenzt.
  • LISTE DER BEZUGSZEICHEN
    • 1
    elektronische Komponente
    2
    Halbleiterchip
    2a
    erste Hauptoberfläche
    5
    Isolierschicht
    5a
    erstes Ende
    5b
    zweites Ende
    6
    Zwischenschichtisolierfilm
    7
    Isolierbereich
    7a
    Isolatorabschnitt
    8
    Widerstandsfilm
    10
    Zwischenschichtverdrahtung
    11
    erste untere Verdrahtung
    12
    zweite untere Verdrahtung
    21
    erste Durchgangselektrode
    22
    zweite Durchgangselektrode
    30
    obere Verdrahtung
    50
    obere Isolierschicht
    61
    elektronische Komponente
    71
    elektronische Komponente
    81
    elektronische Komponente
    91
    Elektronische Komponente
    101
    elektronische Komponente
    102
    verbotener Bereich
    102a
    Isoliererweiterungsabschnitt
    103
    dritte Verdrahtung
    103b
    Dummy-Verdrahtung
    TCR1
    Koeffizient erster Ordnung
    TCR2
    Koeffizient zweiter Ordnung
    TA
    Dicke der Isolierschicht
    TB
    Dicke des Isolierbereichs
    W
    Erweiterungsbreite des verbotenen Bereichs
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021002263 [0001]
    • US 2021073596 [0001]
    • WO 2006035377 [0003]

Claims (20)

  1. Elektronische Komponente, umfassend: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die mit einer Dicke, die 2200 nm überschreitet, auf der Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer dem Chip gegenüberliegenden Seite aufweist; und einen Widerstandsfilm, der innerhalb der Isolierschicht so angeordnet ist, dass er sich nicht innerhalb eines Dickenbereichs von weniger als 2200 nm auf Basis des ersten Endes befindet, und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
  2. Elektronische Komponente nach Anspruch 1, wobei der Widerstandsfilm eine Dicke von nicht weniger als 0,1 nm und nicht mehr als 100 nm aufweist.
  3. Elektronische Komponente nach Anspruch 1 oder 2, ferner umfassend: einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und auf eine Dicke von nicht weniger als 2200 nm innerhalb der Isolierschicht gebildet ist; wobei der Widerstandsfilm innerhalb der Isolierschicht angeordnet ist, um den Isolierbereich abzudecken.
  4. Elektronische Komponente nach einem der Ansprüche 1 bis 3, ferner umfassend: eine Vielzahl von Verdrahtungen, die in einer Dickenrichtung der Isolierschicht innerhalb eines Dickenbereichs zwischen der Hauptoberfläche und dem Widerstandsfilm innerhalb der Isolierschicht laminiert und angeordnet sind.
  5. Elektronische Komponente nach Anspruch 4, wobei die Verdrahtungen nicht innerhalb eines Dickenbereichs zwischen dem zweiten Ende und dem Widerstandsfilm innerhalb der Isolierschicht angeordnet sind.
  6. Elektronische Komponente nach einem der Ansprüche 1 bis 5, wobei eine Dicke zwischen dem ersten Ende und dem Widerstandsfilm innerhalb der Isolierschicht nicht kleiner als eine Dicke zwischen dem zweiten Ende und dem Widerstandsfilm innerhalb der Isolierschicht ist.
  7. Elektronische Komponente nach einem der Ansprüche 1 bis 6, wobei die Isolierschicht eine Dicke von mehr als 3100 nm aufweist, und wobei der Widerstandsfilm innerhalb der Isolierschicht so angeordnet ist, dass er sich auf der Basis des ersten Endes nicht innerhalb eines Dickenbereichs von weniger als 3100 nm befindet.
  8. Elektronische Komponente nach einem der Ansprüche 1 bis 7, wobei die Isolierschicht eine laminierte Struktur aufweist, die nicht weniger als drei Schichten von Zwischenschichtisolierfilmen einschließt, und der Widerstandsfilm auf dem Zwischenschichtisolierfilm der dritten Schicht oder höher angeordnet ist.
  9. Elektronische Komponente nach Anspruch 8, wobei die Isolierschicht eine laminierte Struktur aufweist, die nicht weniger als drei Schichten von Zwischenschichtisolierfilmen einschließt, und der Widerstandsfilm auf dem Zwischenschichtisolierfilm der vierten Schicht oder höher angeordnet ist.
  10. Elektronische Komponente nach Anspruch 8 oder 9, wobei jede der Zwischenschichtisolierfilme eine Dicke von nicht weniger als 100 nm und nicht mehr als 3000 nm aufweist.
  11. Elektronische Komponente nach einem der Ansprüche 1 bis 10, ferner umfassend: eine obere Verdrahtung, die auf dem zweiten Ende angeordnet ist.
  12. Elektronische Komponente nach Anspruch 11, ferner umfassend: eine obere Isolierschicht, welche die obere Verdrahtung teilweise abdeckt.
  13. Elektronische Komponente nach einem der Ansprüche 1 bis 12, wobei ein Koeffizient erster Ordnung eines Temperaturkoeffizienten des Widerstandes des Widerstandsfilms nicht weniger als -20 ppm/°C und nicht mehr als +60 ppm/°C beträgt.
  14. Elektronische Komponente nach Anspruch 13, wobei der Koeffizient erster Ordnung nicht mehr als +25 ppm/°C beträgt.
  15. Elektronische Komponente nach einem der Ansprüche 1 bis 14, wobei ein Koeffizient zweiter Ordnung eines Temperaturkoeffizienten des Widerstandes des Widerstandsfilms nicht weniger als -0,23 ppm/°C2 und nicht mehr als -0,08 ppm/°C2 beträgt.
  16. Elektronische Komponente nach Anspruch 15, wobei der Koeffizient zweiter Ordnung nicht weniger als -0,16 ppm/°C2 beträgt.
  17. Elektronische Komponente nach einem der Ansprüche 1 bis 16, wobei der Widerstandsfilm mindestens einen von einem CrSi-Film, einem CrSiN-Film, einem CrSiO-Film, einem TaN-Film und einem TiN-Film einschließt.
  18. Elektronische Komponente, umfassend: einen Chip, der eine Hauptoberfläche aufweist; eine Isolierschicht, die mit einer Dicke, die 2200 nm überschreitet, auf der Hauptoberfläche laminiert ist und ein erstes Ende auf der Chipseite und ein zweites Ende auf einer dem Chip gegenüberliegenden Seite aufweist; einen Isolierbereich, der nur einen Isolator in einer Dickenrichtung der Isolierschicht aufweist und auf eine Dicke von nicht weniger als 2200 nm innerhalb der Isolierschicht gebildet ist; und einen Widerstandsfilm, der in einem Bereich zwischen dem zweiten Ende und dem Isolierbereich innerhalb der Isolierschicht angeordnet ist, sodass er den Isolierbereich direkt abdeckt, und einen Legierungskristall einschließt, der aus einem Metallelement und einem Nichtmetallelement aufgebaut ist.
  19. Elektronische Komponente nach Anspruch 18, ferner umfassend: eine erste Verdrahtung, die innerhalb der Isolierschicht angeordnet ist; und eine zweite Verdrahtung, die in einem Abstand von der ersten Verdrahtung in der Draufsicht innerhalb der Isolierschicht angeordnet ist; wobei der Isolierbereich in einem Bereich zwischen der ersten Verdrahtung und der zweiten Verdrahtung in der Draufsicht abgegrenzt ist, und der Widerstandsfilm innerhalb der Isolierschicht angeordnet ist, um den Isolierbereich direkt abzudecken und mit der ersten Verdrahtung und der zweiten Verdrahtung in der Draufsicht zu überlappen.
  20. Elektronische Komponente nach Anspruch 19, ferner umfassend: eine erste Durchgangselektrode, die zwischen dem Widerstandsfilm und der ersten Verdrahtung innerhalb der Isolierschicht angeordnet ist; und eine zweite Durchgangselektrode, die zwischen dem Widerstandsfilm und der zweiten Verdrahtung innerhalb der Isolierschicht angeordnet ist.
DE112021006302.2T 2021-01-08 2021-11-29 Elektronische komponente Pending DE112021006302T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021002263 2021-01-08
JP2021-002263 2021-01-08
JP2021-073596 2021-04-23
JP2021073596 2021-04-23
PCT/JP2021/043701 WO2022149371A1 (ja) 2021-01-08 2021-11-29 電子部品

Publications (1)

Publication Number Publication Date
DE112021006302T5 true DE112021006302T5 (de) 2023-09-21

Family

ID=82357405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006302.2T Pending DE112021006302T5 (de) 2021-01-08 2021-11-29 Elektronische komponente

Country Status (4)

Country Link
US (1) US20230343702A1 (de)
JP (1) JPWO2022149371A1 (de)
DE (1) DE112021006302T5 (de)
WO (1) WO2022149371A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014473A1 (ja) * 2022-07-15 2024-01-18 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035377A2 (en) 2004-09-28 2006-04-06 Koninklijke Philips Electronics, N.V. Integrated sicr metal thin film resistors for sige rf-bicmos technology
JP2021002263A (ja) 2019-06-24 2021-01-07 株式会社事業性評価研究所 設備評価システム、プログラム、及び方法
US20210073596A1 (en) 2019-09-05 2021-03-11 Yandex Europe Ag Method and system for determining response for digital task executed in computer-implemented crowd-sourced environment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181710A1 (ja) * 2015-05-13 2016-11-17 株式会社村田製作所 薄膜デバイス
JP7340948B2 (ja) * 2018-09-05 2023-09-08 ローム株式会社 電子部品
JP7440212B2 (ja) * 2019-03-27 2024-02-28 ローム株式会社 薄膜抵抗およびその製造方法、ならびに、薄膜抵抗を備えた電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035377A2 (en) 2004-09-28 2006-04-06 Koninklijke Philips Electronics, N.V. Integrated sicr metal thin film resistors for sige rf-bicmos technology
JP2021002263A (ja) 2019-06-24 2021-01-07 株式会社事業性評価研究所 設備評価システム、プログラム、及び方法
US20210073596A1 (en) 2019-09-05 2021-03-11 Yandex Europe Ag Method and system for determining response for digital task executed in computer-implemented crowd-sourced environment

Also Published As

Publication number Publication date
JPWO2022149371A1 (de) 2022-07-14
WO2022149371A1 (ja) 2022-07-14
US20230343702A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
DE2101609C3 (de) Kontaktanordnung für ein Halbleiterbauelement
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE112018000289T5 (de) Kondensator
DE102018124171A1 (de) Halbleitervorrichtung
DE10294243T5 (de) Kaskadenkondensator
DE102014212521B4 (de) Halbleitervorrichtungen
DE112010003252T5 (de) Rippen-Antisicherung mit verringerter Programmierspannung
EP3437112B1 (de) Kondensatoranordnung
DE102020121783A1 (de) Isolationsummantelung für eine obere spule eines isolierten transformators
DE4032841A1 (de) Halbleitervorrichtung
DE112021006302T5 (de) Elektronische komponente
DE10330490B4 (de) Integrierte MIM-Kondensatorstruktur
DE19512799C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE2238185A1 (de) Metalloxid-varistorkoerper mit elektronischer schaltungseinheit
DE112009005017T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004048688A1 (de) Halbleitervorrichtung
DE102020105175B4 (de) Ringstruktur für filmwiderstand und verfahren zu dessen herstellung
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
WO2021004957A1 (de) Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors
EP1520299B1 (de) Satz integrierter kondensatoranordnungen, insbesondere integrierter gitterkondensatoren
DE102019117711A1 (de) Widerstandselement und herstellungsverfahren eines widerstandselements
DE102005040342A1 (de) Halbleitervorrichtung
DE102020005807A1 (de) Halbleitersicherungsstruktur und verfahren zum herstellen einer halbleitersicherungsstruktur
DE112021000786B4 (de) Elektronische bauelemente und verfahren zu deren herstellung
DE3840410C2 (de)

Legal Events

Date Code Title Description
R012 Request for examination validly filed