JP6319467B2 - 薄膜デバイス - Google Patents

薄膜デバイス Download PDF

Info

Publication number
JP6319467B2
JP6319467B2 JP2016574686A JP2016574686A JP6319467B2 JP 6319467 B2 JP6319467 B2 JP 6319467B2 JP 2016574686 A JP2016574686 A JP 2016574686A JP 2016574686 A JP2016574686 A JP 2016574686A JP 6319467 B2 JP6319467 B2 JP 6319467B2
Authority
JP
Japan
Prior art keywords
thin film
constraining
resin layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016574686A
Other languages
English (en)
Other versions
JPWO2016129304A1 (ja
Inventor
智行 芦峰
智行 芦峰
卓 小宮山
卓 小宮山
俊幸 中磯
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016129304A1 publication Critical patent/JPWO2016129304A1/ja
Application granted granted Critical
Publication of JP6319467B2 publication Critical patent/JP6319467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、薄膜抵抗素子を備える薄膜デバイスに関する。
従来、薄膜抵抗素子を備える種々の薄膜デバイスが提供されている（例えば特許文献１参照）。例えば、図７に示す従来の薄膜デバイス５００は、半導体基板５０１上に形成された集積回路５０２と、集積回路５０２上に配置された複数の電極パッド５０３と、各電極パッド５０３間に設けられたパッシベーション膜５０４上に形成された樹脂層５０５とを備えている。また、樹脂層５０５はポリイミド樹脂やエポキシ樹脂等により形成され、樹脂層５０５の電極パッド５０３に重なる位置に貫通孔が設けられている。また、貫通孔内においてバリアメタル層５０６を介して電極パッド５０３に接続される再配線５０７が樹脂層５０５上に形成されている。そして、樹脂層５０５上の再配線５０７に挟まれた位置に薄膜抵抗素子５０８が設けられている。
図７に示す薄膜デバイス５００では、薄膜抵抗素子５０８は、バリアメタル層５０６と、バリアメタル層５０６上に積層されたシード層５０９とを備えている。バリアメタル層５０６は、Ｔｉ、ＴｉＮ、Ｎｉ等により形成され、電極パッド５０３と再配線５０７との密着性を向上させるために設けられている。また、シード層５０９は、再配線５０７をめっき法により形成する際の電極として機能するものであり、Ｃｕ、Ａｌ等により形成されている。そして、バリアメタル層５０６およびシード層５０９それぞれの膜厚が適宜調整されることにより、薄膜抵抗素子５０８の抵抗値が調整されている。
特開２００９−２６７２４８号公報（段落００１２，００１６，００１７、図１など）
ところで、図７に示す薄膜デバイス５００が、他の基板などに実装等される際の熱サイクルにおいて加熱された場合に、樹脂層５０５が膨張すること等により薄膜抵抗素子５０８に曲げ応力が加わり、薄膜抵抗素子５０８が破損するおそれがある。
この発明は、上記した課題に鑑みてなされたものであり、樹脂層が膨張することにより生じる応力等により薄膜抵抗素子が破損するのを防止して、信頼性の高い薄膜デバイスを得ることができる技術を提供することを目的とする。
上記した目的を達成するために、本発明の薄膜デバイスは、基板と、前記基板の一方主面側に積層された複数の樹脂層と、を備え、前記複数の樹脂層は、薄膜形成プロセスによって形成された薄膜抵抗素子が一方主面に設けられた第１の樹脂層と、前記第１の樹脂層の前記基板と反対側に配置され、薄膜形成プロセスにより形成された第１の拘束用薄膜が一方主面に設けられた第２の樹脂層とを含み、前記薄膜抵抗素子と前記第１の拘束用薄膜とが平面視で重なるように配置されており、前記薄膜抵抗素子は、その一端部から他端部までの全体が、平面視で前記第１の拘束用薄膜と重なることを特徴としている。
このように構成された発明では、他の基板などに実装等される際の熱サイクルにおいて薄膜デバイスが加熱された場合に、薄膜抵抗素子が形成された第１の樹脂層は、熱膨張率が小さい基板と反対側に向って膨張しようとするが、第１の樹脂層の基板と反対側に配置された第２の樹脂層に、第１の樹脂層に形成された薄膜抵抗素子と平面視で重なるように第１の拘束用薄膜が形成されている。したがって、薄膜抵抗素子が第１の拘束用薄膜により基板に対して押さえ込まれた状態になり、高温状態において樹脂層が膨張することにより薄膜抵抗素子に加わる曲げ応力を緩和することができるので、樹脂層が膨張することにより生じる応力により薄膜抵抗素子が破損するのを防止することができる。また、前記薄膜抵抗素子は、複数の薄膜抵抗素子であり、前記複数の薄膜抵抗素子の全ては、その一端部から他端部までの全体が、平面視で前記第１の拘束用薄膜と重なっていてもよい。
また、前記第２の樹脂層の一方主面に、薄膜形成プロセスにより形成されて前記薄膜抵抗素子に電気的に接続された配線用薄膜電極が形成されていてもよい。
このようにすると、第１の拘束用薄膜を、配線用薄膜電極と同一の薄膜形成プロセスにより同一の材料を用いて形成することができるので、第１の拘束用薄膜を形成するための工程を簡略化することができ、製造工程を増大させることなく従来の製造工程を用いて、薄膜抵抗素子のクラックや断線が防止された信頼性の高い薄膜デバイスを提供することができる。
また、前記第１の拘束用薄膜と前記配線用薄膜電極とが分離して形成されているとよい。
このようにすると、第１の拘束用薄膜により吸収された応力が配線用薄膜電極に加わるのを抑制することができる。
また、前記第１の拘束用薄膜と前記配線用薄膜電極とが一体形成されていてもよい。
このようにしても、第１の拘束用薄膜により薄膜抵抗素子が破損するのが防止された信頼性の高い薄膜デバイスを提供することができる。
また、前記複数の樹脂層は、前記第１の樹脂層の前記基板側に配置され、薄膜形成プロセスにより形成された第２の拘束用薄膜が一方主面に設けられた第３の樹脂層をさらに含み、前記薄膜抵抗素子と前記第２の拘束用薄膜とが平面視で重なるように配置されているとよい。
このように構成すると、薄膜抵抗素子が、第２の樹脂層の第１の拘束用薄膜と第３の樹脂層の第２の拘束用薄膜の間に挟み込まれた状態となり、高温状態において樹脂層が膨張することにより薄膜抵抗素子に加わる曲げ応力をさらに緩和することができるので、樹脂層が膨張することにより生じる応力により薄膜抵抗素子が破損するのをさらに確実に防止することができる。
また、前記薄膜抵抗素子は、Ｓｉを含有していてもよい。
このようにしても、Ｓｉを含有することにより脆くなった薄膜抵抗素子の破損を防止した信頼性の高い薄膜デバイスを提供することができる。
また、第１〜第４外部電極と、前記第１、第２外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、一端が前記第３外部電極に接続された第１の前記薄膜抵抗素子と、一端が前記第４外部電極に接続された第２の前記薄膜抵抗素子と、を備え、前記第１、第２の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第１、第２の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されているとよい。
このように構成すると、第１、第２外部電極を入出力端子とする可変容量型の薄膜キャパシタ素子を備える薄膜デバイスを提供することができる。すなわち、第３、第４外部電極間の電圧を調整して第１、第２の薄膜抵抗素子を介して薄膜キャパシタ素子の両端に印加される電圧を任意に調整することにより薄膜キャパシタ素子の容量を調整することができる。
また、所定電圧以上の静電気放電が生じた場合に前記第１、第２の薄膜抵抗素子および前記薄膜キャパシタ素子を経由しない電流パスを形成するＥＳＤ保護素子をさらに備えていてもよい。
このように構成すると、所定電圧以上の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に起因する過電圧が生じると、第１、第２の薄膜抵抗素子および薄膜キャパシタ素子を経由しない電流パスがＥＳＤ保護素子により形成されるので、第１、第２の薄膜抵抗素子および薄膜キャパシタ素子を過電圧から保護することができる。
本発明によれば、第１の樹脂層の基板と反対側に配置された第２の樹脂層に薄膜抵抗素子と平面視で重なるように形成された第１の拘束用薄膜により、薄膜抵抗素子を基板に対し押さえ込むことができるので、高温状態において樹脂層が膨張することにより薄膜抵抗素子に加わる曲げ応力等を緩和することができ、樹脂層が膨張することにより生じる応力等によって薄膜抵抗素子が破損するのを防止し、信頼性の高い薄膜抵抗素子付きの薄膜デバイスを得ることができる。
本発明の第１実施形態にかかる薄膜デバイスの断面図である。 図１の薄膜デバイスの平面図である。 図１の薄膜デバイスが備える電気回路を示す図である。 本発明の第２実施形態にかかる薄膜デバイスの断面図である。 図４の薄膜デバイスの平面図である。 本発明の第３実施形態にかかる薄膜デバイスの断面図である。 従来の薄膜デバイスを示す要部拡大図であって、上側の図面は要部の概略断面図であり、下側の図面は要部の概略上面透視図を示す図である。
＜第１実施形態＞
本発明の第１実施形態について図１〜図３を参照して説明する。なお、図１および図２では、説明を簡易なものとするために本発明にかかる主要な構成のみが図示されている。また、後の説明で参照する図４〜図６についても、図１および図２と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
（構成）
薄膜デバイス１００の概略構成について説明する。
薄膜デバイス１００は、ガラス基板やセラミック基板、樹脂基板、Ｓｉ基板（Ｓｉの線膨張係数：３．４×１０−６／Ｋ）、ＧａＡｓ基板などの基板１と、基板１の一方主面１ａ側に積層された複数の樹脂層２，３，４と、基板１の一方主面１ａ上に設けられた可変容量型の複数（この実施形態では１０個）の薄膜キャパシタ素子Ｃと、複数（この実施形態では７個）の第１の薄膜抵抗素子Ｒ１（本発明の「薄膜抵抗素子」に相当）と、複数（この実施形態では６個）の第２の薄膜抵抗素子Ｒ２（本発明の「薄膜抵抗素子」に相当）と、複数（この実施形態では２個）のＥＳＤ保護素子Ｄ１，Ｄ２とを備えている。
薄膜キャパシタ素子Ｃは、基板１の一方主面１ａ上の所定領域にＰｔ薄膜により形成されたキャパシタ電極層５と、（Ｂａ，Ｓｒ）ＴｉＯ３（以下「ＢＳＴ」と称する）誘電体層６と、ＢＳＴ誘電体層６上にＰｔ薄膜により形成されたキャパシタ電極層７とにより形成される。
また、薄膜キャパシタ素子Ｃは、ＳｉＯ２耐湿保護膜により形成された保護層８により被覆され、保護層８上に樹脂層２が積層されている。樹脂層２（本発明の「第３の樹脂層」に相当）の一方主面２ａには、保護層８および樹脂層２に形成された透孔を介して薄膜キャパシタ素子Ｃの上側のキャパシタ電極層７に接続されたＣｕ／Ｔｉ引出電極９と、薄膜キャパシタ素子Ｃの下側のキャパシタ電極層５に接続されたＣｕ／Ｔｉ引出電極１０と、第２の拘束用薄膜１１とが形成されている。
第２の拘束用薄膜１１は、同一の薄膜形成プロセスにより同一の材質を用いて引出電極９，１０と同時に形成されている。また、樹脂層２に、引出電極９，１０および第２の拘束用薄膜１１を被覆して樹脂層３が積層されている。なお、この実施形態では、第２の拘束用薄膜１１と引出電極１０とが一体形成されているが、第２の拘束用薄膜１１と引出電極１０とが分離して形成されていてもよいし、第２の拘束用薄膜１１が樹脂層２の一方主面２ａに形成された他の引出電極と一体的に形成されていてもよい。
各薄膜抵抗素子Ｒ１，Ｒ２は、それぞれ、樹脂層３（本発明の「第１の樹脂層」に相当）（樹脂層３の線膨張係数：５４．０×１０−６／Ｋ）の一方主面３ａの所定領域に薄膜形成プロセスにより形成されたＮｉ、Ｃｒ、Ｓｉを主成分とする抵抗薄膜１２により形成される。なお、この実施形態では、各薄膜抵抗素子Ｒ１，Ｒ２の全てが樹脂層３上に形成されているが、各薄膜抵抗素子Ｒ１，Ｒ２が、それぞれ、異なる樹脂層上に分散して配置されていてもよい。
また、各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）は、樹脂層３の一方主面３ａ上に積層された樹脂層４により被覆されている。また、樹脂層４（本発明の「第２の樹脂層」に相当）（樹脂層４の線膨張係数：５４．０×１０−６／Ｋ）の一方主面４ａには、樹脂層３，４に形成された透孔を介して引出電極９，１０や薄膜抵抗素子Ｒ１〜Ｒ１３に電気的に接続されたＣｕ／Ｔｉ引出電極１３（本発明の「配線用薄膜電極」に相当）（Ｃｕの線膨張係数：１６．５×１０−６／Ｋ、Ｔｉの線膨張係数：８．６×１０−６／Ｋ）と、第１の拘束用薄膜１４とが形成されている。第１の拘束用薄膜１４は、同一の薄膜形成プロセスにより同一の材質を用いて引出電極１３と同時に形成されている。また、第１の拘束用薄膜１４と引出電極１３とは分離して形成されている。
また、図１および図２に示すように、樹脂層３の基板１と反対側に配置された樹脂層４の第１の拘束用薄膜１４と、各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）とが平面視で重なるように配置され、樹脂層３の基板１側に配置された樹脂層２の第２の拘束用薄膜１１と、各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）とが平面視で重なるように配置されている。なお、各抵抗薄膜１２の全てと平面視で重なるように第１、第２の拘束用薄膜１１，１４が形成されているが、各抵抗薄膜１２それぞれと個別に平面視で重なるように、もしくは、複数個の抵抗薄膜１２のグループごとに平面視で重なるように、第１、第２の拘束用薄膜１１，１４それぞれが複数個に分離して形成されていてもよい。
また、引出電極１３上に複数のＡｕ／Ｎｉ外部電極１５が形成され、引出電極１３および第１の拘束用薄膜１４と、各外部電極１５それぞれの端縁部分とを被覆するように樹脂により形成された保護層１６が樹脂層４の一方主面４ａ上に積層されている。
ＥＳＤ保護素子Ｄ１，Ｄ２それぞれは、図３に示すように、双方向ツェナーダイオードにより形成されている。双方向ツェナーダイオードの形成方法については特に限定されるものではなく、図示省略されているが、例えば、ｐ型およびｎ型のいずれか一方の導電型の第１の半導体薄膜と他方の導電型の第２の半導体薄膜とがｐｎ接合されて形成されたものや、例えば、Ｂドープされてｐ型に形成されたＳｉから成る基板１上にｎ型ａ−Ｓｉにより半導体膜が成膜されて形成されたものにより、ＥＳＤ保護素子Ｄ１，Ｄ２を形成することができる。
以上のように構成された薄膜デバイス１００は、図３に示すように、それぞれ外部電極１５により形成された第１〜第４外部電極Ｐ１〜Ｐ４を有し、第１、第２外部電極Ｐ１，Ｐ２間に１０個の薄膜キャパシタ素子Ｃが直列接続されている。また、一端が第３外部電極Ｐ３に接続された複数の第１の薄膜抵抗素子Ｒ１のうちのいずれかの他端と、一端が第４外部電極Ｐ４に接続された第２の薄膜抵抗素子Ｒ２のうちのいずれかの他端との間に複数の薄膜キャパシタ素子Ｃのうちのいずれか１個が挿入されるように、各第１の薄膜抵抗素子Ｒ１それぞれの他端および各第２の薄膜抵抗素子Ｒ２それぞれの他端が各薄膜キャパシタ素子Ｃそれぞれの両端に接続されている。
また、所定電圧以上の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）が生じた場合に、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを経由しない電流パスＷ１，Ｗ２が形成されるように、第１、第３外部電極Ｐ１，Ｐ３間にＥＳＤ保護素子Ｄ１が直列接続され、第２、第３外部電極Ｐ２，Ｐ３間にＥＳＤ保護素子Ｄ２が直列接続されている。
したがって、所定電圧以上の静電気放電に起因する過電圧が生じると、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを経由しない電流パスＷ１，Ｗ２がＥＳＤ保護素子Ｄ１，Ｄ２により形成されるので、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを過電圧から保護することができる。
（製造方法）
薄膜デバイス１００の製造方法の一例について説明する。なお、この実施形態では、大面積の基板１が用いられて複数の薄膜デバイス１００の集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００が同時に形成される。なお、以下の説明においては、ＥＳＤ保護素子Ｄ１，Ｄ２の形成方法の説明は省略する。
まず、例えばＳｉにより形成された基板１上の所定領域に下側のキャパシタ電極層５、誘電体層６、上側のキャパシタ電極層７が形成されて複数の薄膜キャパシタ素子Ｃが形成され、各薄膜キャパシタ素子Ｃを被覆する保護層８が形成される。次に、フォトリソグラフィによって透孔が形成されたポリベンゾオキサゾール系感光性樹脂絶縁膜から成る樹脂層２が形成され、樹脂層硬化のための熱処理が行われる。
続いて、樹脂層２の透孔内のＳｉＯ２耐湿保護膜をドライエッチングにより除去し、スパッタ法を用いて、引出電極９，１０および第２の拘束用薄膜１１を形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。そして、フォトリソグラフィによるエッチングによりパターン形成されて、引出電極９，１０および第２の拘束用薄膜１１が形成される。次に、フォトリソグラフィによって透孔が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層３が形成され、樹脂層硬化のための熱処理が行われる。
次に、リフトオフレジストが形成され、Ｎｉ、Ｃｒ、Ｓｉを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により抵抗薄膜１２が蒸着形成される。このとき、各抵抗薄膜１２は、それぞれ、第２の拘束用薄膜１１に平面視で重なるように配置される。なお、複数の抵抗薄膜１２のうちの一部または全てが、第２の拘束用薄膜１１の代わりに、引出電極９，１０と平面視で重なるように配置されていてもよい。
続いて、フォトリソグラフィによって透孔が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層４が形成され、樹脂層硬化のための熱処理が行われる。そして、スパッタ法を用いて、引出電極１３および第１の拘束用薄膜１４を形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。
次に、形成されたＣｕ／Ｔｉ膜上に所定位置に開口が設けられたレジストがパターン形成されて、めっき法により第１〜第４外部電極Ｐ１〜Ｐ４を成す外部電極１５がＣｕ／Ｔｉ膜上の所定位置に形成される。そして、レジストが除去された後に、フォトリソグラフィによるエッチングによりＣｕ／Ｔｉ膜がパターン形成されて、引出電極１３および第１の拘束用薄膜１４が形成される。このとき、第１の拘束用薄膜１４は、各抵抗薄膜１２それぞれと平面視で重なるように配置される。なお、複数の抵抗薄膜１２のうちの一部が、第１の拘束用薄膜１４の代わりに、引出電極１３と平面視で重なるように配置されていてもよい。
そして、フォトリソグラフィによって外部電極露出部が形成されたフェノール系感光性樹脂絶縁膜からなる保護層１６が形成され、樹脂層硬化のための熱処理が行われた後に、ダイシングにより各薄膜デバイス１００ごとに個片化されることによって、薄膜デバイス１００が完成する。
このように構成された薄膜デバイス１００は、他の配線基板等にはんだやワイヤボンディング等を用いて実装されることにより、第１、第２外部電極Ｐ１，Ｐ２を入出力端子とする可変容量素子として使用される。すなわち、第３、第４外部電極Ｐ３，Ｐ４間の電圧を調整して第１、第２の薄膜抵抗素子Ｒ１，Ｒ２を介して各薄膜キャパシタ素子Ｃそれぞれの両端に印加される電圧を任意に調整することにより各薄膜キャパシタ素子Ｃそれぞれの容量を調整することができる。なお、図３に示す電気回路は一例であって、可変キャパシタ素子Ｃの数や第１、第２の薄膜抵抗素子Ｒ１，Ｒ２の数、ＥＳＤ保護素子Ｄ１，Ｄ２の数は図３に示す例に限定されるものではない。
以上のように、この実施形態では、他の基板などに実装等される際の熱サイクルにおいて薄膜デバイス１００が加熱された場合に、薄膜抵抗素子が形成された樹脂層３は、熱膨張率が小さい基板１と反対側に向って膨張しようとするが、樹脂層３よりも上層側に配置された樹脂層４に、樹脂層３に形成された薄膜抵抗素子と平面視で重なるように第１の拘束用薄膜１４が形成されている。したがって、各薄膜抵抗素子Ｒ１，Ｒ２が第１の拘束用薄膜１４により基板１に対して押さえ込まれた状態になり、高温状態において樹脂層３が膨張することにより各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）に加わる曲げ応力を緩和することができるので、各樹脂層２〜４が膨張することにより生じる応力により各薄膜抵抗素子Ｒ１，Ｒ２が破損するのを防止することができる。
また、基板１と第１の拘束用薄膜１４との間に各薄膜抵抗素子Ｒ１，Ｒ２が配置されているので、薄膜デバイス１００が他の基板等にマウントされた際の衝撃により生じる応力が各薄膜抵抗素子Ｒ１，Ｒ２に直接的に加わるのを防止することができる。
また、この実施形態では、図２に示すように、第１の拘束用薄膜１４は、薄膜デバイス１００の側面に露出するように、樹脂層３の端縁部まで引き伸ばされて形成されている。したがって、第１の拘束用薄膜１４により吸収した応力を薄膜デバイス１００の側面に効果的に逃がすことができる。
また、第１の拘束用薄膜１４を、引出電極１３と同一の薄膜形成プロセスにより同一の材料を用いて樹脂層３の一方主面３ａ上に形成することができるので、第１の拘束用薄膜１４を形成するための工程を簡略化することができる。したがって、製造工程を増大させることなく従来の製造工程を用いて、各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）のクラックや断線が防止された信頼性の高い薄膜デバイス１００を提供することができる。
また、第１の拘束用薄膜１４と引出電極１３とが分離して形成されているので、第１の拘束用薄膜１４により吸収された応力が引出電極１３に加わるのを抑制することができる。
また、樹脂層３よりも基板１側に配置された樹脂層２の一方主面２ａ上に、各薄膜抵抗素子Ｒ１，Ｒ２と平面視で重なるように第２の拘束用薄膜１１が配置されているので、各薄膜抵抗素子Ｒ１，Ｒ２が、樹脂層４の第１の拘束用薄膜１４と樹脂層２の第２の拘束用薄膜１１の間に挟み込まれた状態となる。そのため、高温状態において樹脂層２〜４が膨張することにより各薄膜抵抗素子Ｒ１，Ｒ２に加わる曲げ応力をさらに緩和することができるので、樹脂層２〜４の膨張によって生じる応力により各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）が破損するのをさらに確実に防止することができる。
また、上記した構成とすることにより、Ｓｉを含有することにより脆くなった各薄膜抵抗素子Ｒ１，Ｒ２の破損を防止した信頼性の高い薄膜デバイス１００を提供することができる。
＜第２実施形態＞
本発明の第２の実施形態について図４および図５を参照して説明する。
この実施形態が上記した第１実施形態と異なるのは、図４および図５に示すように、第１の拘束用薄膜１４と引出電極１３とが一体形成されている点である。その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
このように、第１の拘束用薄膜１４と引出電極１３とが一体形成されていても、第１の拘束用薄膜１４により第１、第２の薄膜抵抗素子Ｒ１，Ｒ２が破損するのが防止された信頼性の高い薄膜デバイス１００を提供することができる。
＜第３実施形態＞
本発明の第３の実施形態について図６を参照して説明する。
この実施形態が上記した第１実施形態と異なるのは、図６に示すように、第２の拘束用薄膜１１が設けられていない点である。以下の説明においては、上記した第１実施形態と異なる点を中心に説明し、その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
（構成）
薄膜デバイス１００ａの概略構成について説明する。
薄膜デバイス１００ａは、基板１と、基板１の一方主面１ａ側に積層された複数の樹脂層３，４と、薄膜抵抗素子Ｒとを備えている。
薄膜抵抗素子Ｒは、基板１の一方主面１ａに積層された樹脂層３の一方主面３ａの所定領域に薄膜形成プロセスにより形成されたＮｉ、Ｃｒ、Ｓｉを主成分とする抵抗薄膜１２により形成される。そして、薄膜抵抗素子Ｒ（抵抗薄膜１２）は、樹脂層３の一方主面３ａ上に積層された樹脂層４により被覆されている。また、樹脂層４の一方主面４ａには、樹脂層４に形成された透孔（図示省略）を介して薄膜抵抗素子Ｒに電気的に接続されたＣｕ／Ｔｉ引出電極１３と、第１の拘束用薄膜１４とが形成されている。なお、上記した第１実施形態と同様に、第１の拘束用薄膜１４と、薄膜抵抗素子Ｒ（抵抗薄膜１２）とが平面視で重なるように配置されている。また、この実施形態では、第１の拘束用薄膜１４と引出電極１３とが一体形成されているが、第１の拘束用薄膜１４と引出電極１３とが分離して形成されていてもよい。
また、引出電極１３上に複数のＡｕ／Ｎｉ外部電極１５が形成され、引出電極１３および第１の拘束用薄膜１４と、各外部電極１５それぞれの端縁部分とを被覆するように樹脂により形成された保護層１６が樹脂層４の一方主面４ａ上に積層されている。
（製造方法）
薄膜デバイス１００ａの製造方法の一例について説明する。なお、上記した第１実施形態と同様に、大面積の基板１が用いられて複数の薄膜デバイス１００ａの集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００ａが同時に形成される。
まず、例えばＳｉにより形成された基板１上にポリベンゾオキサゾール系感光性樹脂絶縁膜から成る樹脂層３が形成され、樹脂層硬化のための熱処理が行われる。次に、リフトオフレジストが形成され、Ｎｉ、Ｃｒ、Ｓｉを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により抵抗薄膜１２が蒸着形成される。続いて、フォトリソグラフィによって透孔（図示省略）が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層４が形成され、樹脂層硬化のための熱処理が行われる。そして、スパッタ法を用いて、引出電極１３および第１の拘束用薄膜１４を形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。
次に、形成されたＣｕ／Ｔｉ膜上に所定位置に開口が設けられたレジストがパターン形成されて、めっき法により外部電極１５がＣｕ／Ｔｉ膜上の所定位置に形成される。そして、レジストが除去された後に、フォトリソグラフィによるエッチングによりＣｕ／Ｔｉ膜がパターン形成されて、引出電極１３および第１の拘束用薄膜１４が形成される。このとき、上記した第１実施形態と同様に、第１の拘束用薄膜１４は、各抵抗薄膜１２それぞれと平面視で重なるように配置される。なお、複数の抵抗薄膜１２のうちの一部が、第１の拘束用薄膜１４の代わりに、引出電極１３と平面視で重なるように配置されていてもよい。
そして、フォトリソグラフィによって外部電極露出部が形成されたフェノール系感光性樹脂絶縁膜からなる保護層１６が形成され、樹脂層硬化のための熱処理が行われた後に、ダイシングにより各薄膜デバイス１００ａごとに個片化されることによって、薄膜デバイス１００ａが完成する。
以上のように、この実施形態では、上記した第１実施形態と同様に、薄膜抵抗素子Ｒが第１の拘束用薄膜１４により基板１に対して押さえ込まれた状態になり、例えば高温状態において樹脂層３が膨張しても、薄膜抵抗素子Ｒ（抵抗薄膜１２）に加わる曲げ応力を緩和することができるので、各樹脂層３，４が膨張することにより生じる応力により薄膜抵抗素子Ｒが破損するのを防止することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した各実施形態がどのように組み合わされてもよい。例えば、薄膜抵抗素子Ｒ，Ｒ１，Ｒ２（抵抗薄膜１２）の材質は上記した例に限定されるものではなく、例えばＣｒＳｉ合金により薄膜抵抗素子Ｒ，Ｒ１，Ｒ２が形成されてもよいし、例えば図７に示す従来の薄膜デバイス５００のように、Ｐｔ等の導電材料により薄膜抵抗素子Ｒ，Ｒ１，Ｒ２が形成されてもよい。
また、薄膜抵抗素子Ｒ，Ｒ１，Ｒ２（抵抗薄膜１２）の全体を平面視で被覆する（重なる）ように、第１の拘束用薄膜１４および／または第２の拘束用薄膜１１が配置されているとよい。このようにすると、樹脂層２〜４が膨張した際に、薄膜抵抗素子Ｒ，Ｒ１，Ｒ２に対して、抵抗薄膜１２の全体に応力が均一に加わるようにすることができるため、抵抗薄膜１２（薄膜抵抗素子Ｒ，Ｒ１，Ｒ２）に曲げ応力が加わるのをさらに確実に防止することができ、より確実に薄膜抵抗素子Ｒ，Ｒ１，Ｒ２が破損するのを防止することができる。
また、薄膜抵抗素子に追加して、薄膜キャパシタ素子や薄膜インダクタ素子、薄膜サーミスタ素子等の薄膜回路素子が適宜組み合わされることにより、薄膜抵抗素子を備える各種の回路が構成された薄膜デバイスを提供することができる。この場合には、薄膜キャパシタ素子、薄膜インダクタ素子、薄膜サーミスタ素子の構成は、一般的な薄膜回路素子の構成を有していればよい。具体的には、例えば、近距離通信装置のアンテナ感度調整用のデバイスや、フォトダイオード用ノイズフィルタデバイスを本発明の薄膜デバイスにより構成することができる。
また、誘電体層を形成する誘電体材料は上記した例に限定されるものではない。たとえば、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３などの誘電体材料により誘電体層が形成されていてもよい。
薄膜抵抗素子を備える薄膜デバイスに本発明を広く適用することができる。
１ 基板
２，３，４ 樹脂層
１ａ，２ａ，３ａ，４ａ 一方主面
１１ 第２の拘束用薄膜
１３ 引出電極（配線用薄膜電極）
１４ 第１の拘束用薄膜
１００，１００ａ 薄膜デバイス
Ｃ 薄膜キャパシタ素子
Ｄ１，Ｄ２ ＥＳＤ保護素子
Ｐ１ 第１外部電極
Ｐ２ 第２外部電極
Ｐ３ 第３外部電極
Ｐ４ 第４外部電極
Ｒ 薄膜抵抗素子
Ｒ１ 第１の薄膜抵抗素子（薄膜抵抗素子）
Ｒ２ 第２の薄膜抵抗素子（薄膜抵抗素子）
Ｗ１，Ｗ２ 電流パス

Claims (9)

  1. 基板と、
    前記基板の一方主面側に積層された複数の樹脂層と、を備え、
    前記複数の樹脂層は、
    薄膜形成プロセスによって形成された薄膜抵抗素子が一方主面に設けられた第１の樹脂層と、
    前記第１の樹脂層の前記基板と反対側に配置され、薄膜形成プロセスにより形成された第１の拘束用薄膜が一方主面に設けられた第２の樹脂層とを含み、
    前記薄膜抵抗素子と前記第１の拘束用薄膜とが平面視で重なるように配置されており、
    前記薄膜抵抗素子は、その一端部から他端部までの全体が、平面視で前記第１の拘束用薄膜と重なる、
    ことを特徴とする薄膜デバイス。
  2. 前記薄膜抵抗素子は、複数の薄膜抵抗素子であり、
    前記複数の薄膜抵抗素子の全ては、その一端部から他端部までの全体が、平面視で前記第１の拘束用薄膜と重なる、
    ことを特徴とする請求項１に記載の薄膜デバイス。
  3. 前記第２の樹脂層の一方主面に、薄膜形成プロセスにより形成されて前記薄膜抵抗素子に電気的に接続された配線用薄膜電極が形成されている、ことを特徴とする請求項１または２に記載の薄膜デバイス。
  4. 前記第１の拘束用薄膜と前記配線用薄膜電極とが分離して形成されている、ことを特徴とする請求項３に記載の薄膜デバイス。
  5. 前記第１の拘束用薄膜と前記配線用薄膜電極とが一体形成されている、ことを特徴とする請求項３に記載の薄膜デバイス。
  6. 前記複数の樹脂層は、
    前記第１の樹脂層の前記基板側に配置され、薄膜形成プロセスにより形成された第２の拘束用薄膜が一方主面に設けられた第３の樹脂層をさらに含み、
    前記薄膜抵抗素子と前記第２の拘束用薄膜とが平面視で重なるように配置されている、
    ことを特徴とする請求項１ないし５のいずれか１項に記載の薄膜デバイス。
  7. 前記薄膜抵抗素子は、Ｓｉを含有する、ことを特徴とする請求項１ないし６のいずれか１項に記載の薄膜デバイス。
  8. 第１〜第４外部電極と、
    前記第１、第２外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、
    一端が前記第３外部電極に接続された第１の前記薄膜抵抗素子と、
    一端が前記第４外部電極に接続された第２の前記薄膜抵抗素子と、を備え、
    前記第１、第２の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第１、第２の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されている、
    ことを特徴とする請求項１ないし７いずれか１項に記載の薄膜デバイス。
  9. 所定電圧以上の静電気放電が生じた場合に前記第１、第２の薄膜抵抗素子および前記薄膜キャパシタ素子を経由しない電流パスを形成するＥＳＤ保護素子をさらに備える、ことを特徴とする請求項８に記載の薄膜デバイス。
JP2016574686A 2015-02-12 2016-01-08 薄膜デバイス Active JP6319467B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015024914 2015-02-12
JP2015024914 2015-02-12
PCT/JP2016/050477 WO2016129304A1 (ja) 2015-02-12 2016-01-08 薄膜デバイス

Publications (2)

Publication Number Publication Date
JPWO2016129304A1 JPWO2016129304A1 (ja) 2017-09-21
JP6319467B2 true JP6319467B2 (ja) 2018-05-09

Family

ID=56614581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016574686A Active JP6319467B2 (ja) 2015-02-12 2016-01-08 薄膜デバイス

Country Status (4)

Country Link
US (1) US10332872B2 (ja)
JP (1) JP6319467B2 (ja)
CN (1) CN207425835U (ja)
WO (1) WO2016129304A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190304905A1 (en) * 2018-03-28 2019-10-03 Qualcomm Incorporated Co-placement of resistor and other devices to improve area & performance
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子
JP7318279B2 (ja) * 2019-04-03 2023-08-01 株式会社村田製作所 キャパシタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801065A (en) * 1994-02-03 1998-09-01 Universal Semiconductor, Inc. Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection
JP2003243522A (ja) * 2002-02-20 2003-08-29 Mitsubishi Electric Corp 抵抗素子を使用した半導体装置
EP1832619A4 (en) * 2004-12-28 2009-04-29 Sumitomo Bakelite Co BENZOXAZOL RESIN, POLYBENZOXAZOLE RESIN, RESIN FILM AND SEMICONDUCTOR DEVICE
JP2006332428A (ja) * 2005-05-27 2006-12-07 Seiko Instruments Inc 半導体集積回路装置
JP2009266964A (ja) 2008-04-23 2009-11-12 Fujikura Ltd 半導体装置
JP5539624B2 (ja) 2008-04-28 2014-07-02 ラピスセミコンダクタ株式会社 薄膜抵抗素子、及び薄膜抵抗素子の製造方法
JP5589283B2 (ja) * 2009-01-30 2014-09-17 日本電気株式会社 配線基板及びその製造方法
GB2511233B (en) 2011-10-26 2015-06-24 Murata Manufacturing Co Variable capacitance element for wireless communication systems
CN204442303U (zh) * 2012-06-08 2015-07-01 株式会社村田制作所 可变电容元件、高频设备以及通信装置
JP6091855B2 (ja) * 2012-11-16 2017-03-08 太陽誘電株式会社 可変容量複合部品

Also Published As

Publication number Publication date
WO2016129304A1 (ja) 2016-08-18
CN207425835U (zh) 2018-05-29
JPWO2016129304A1 (ja) 2017-09-21
US10332872B2 (en) 2019-06-25
US20170345815A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP3843708B2 (ja) 半導体装置およびその製造方法ならびに薄膜コンデンサ
US7723837B2 (en) Semiconductor device
US10153267B2 (en) ESD-protective-function-equipped composite electronic component
CN105814687B (zh) 半导体封装及其安装结构
US20090283914A1 (en) Silicon interposer and method for manufacturing the same
TWI503856B (zh) 金屬薄膜表面安裝保險絲
JP6269639B2 (ja) Ｅｓｄ保護デバイス
JP6319467B2 (ja) 薄膜デバイス
US10770451B2 (en) Thin-film ESD protection device
JP6191804B2 (ja) 薄膜デバイス
WO2018034067A1 (ja) キャパシタ付半導体装置
CN108933087B (zh) 功率模块
US10410772B2 (en) Chip resistor
US20150162327A1 (en) Semiconductor module
KR20130128403A (ko) 세라믹 다층 소자 및 세라믹 다층 소자의 제조 방법
KR102255242B1 (ko) 임베디드 퓨즈를 가진 서지 보호 장치
WO2017124793A1 (zh) 一种电路保护器件
US9698092B2 (en) Electronic device
US20160064614A1 (en) Light emitting diode package and manufacturing method thereof
JP6819894B2 (ja) 電子部品
JP2002110923A (ja) 半導体集積回路装置及びその製造方法
JP4749181B2 (ja) 半導体装置とその製造方法
KR20020073821A (ko) 서지 보호 회로부를 포함하는 반도체 소자 및 그 제조방법
JP2010192499A (ja) 半導体装置
JP2019506741A (ja) Ｅｓｄ保護機能を有するデバイス担体とその製造のための方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6319467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150