CN104051429B - 用于晶圆级封装的方法和装置 - Google Patents

用于晶圆级封装的方法和装置 Download PDF

Info

Publication number
CN104051429B
CN104051429B CN201310294010.6A CN201310294010A CN104051429B CN 104051429 B CN104051429 B CN 104051429B CN 201310294010 A CN201310294010 A CN 201310294010A CN 104051429 B CN104051429 B CN 104051429B
Authority
CN
China
Prior art keywords
bond pad
layer
alignment mark
connector
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310294010.6A
Other languages
English (en)
Other versions
CN104051429A (zh
Inventor
于宗源
陈宪伟
吕文雄
林鸿仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051429A publication Critical patent/CN104051429A/zh
Application granted granted Critical
Publication of CN104051429B publication Critical patent/CN104051429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了用于晶圆级封装的方法和装置，其中一种半导体器件，包括：衬底、位于衬底上方的接合焊盘、位于衬底上方的保护环、在接合焊盘和保护环之间位于衬底上方的对准标记。该器件可以包括位于衬底上的钝化层、聚合物层、与接合焊盘接触的钝化后互连（PPI）层、以及位于PPI层上的连接件，其中连接件位于接合焊盘和保护环之间，并且对准标记位于连接件和保护环之间。对准标记可以位于PPI层中。可以在不同的层中具有多个对准标记。可以在被保护环环绕的区域的角部附近或边缘处存在器件的多个对准标记。

Description

用于晶圆级封装的方法和装置
相关申请交叉引用
本申请要求于2013年03月11日提交的美国临时专利申请第61/776,629号、名称为“Methods and Apparatus for Wafer Level Packaging”的优先权，其全部内容结合于此作为参考。
技术领域
本发明总的来说涉及集成电路，更具体地，涉及用于晶圆级封装的方法和装置。
背景技术
自发明集成电路（IC）以后，由于各种电子元件的集成密度的不断提高，半导体工业经历了快速的发展。在很大程度上，这种集成密度的提高源自最小部件尺寸的不断缩小，这允许将更多的元件集成到给定的区域。随着对更小的电子器件的需求的增加，对于半导体管芯的更小且更具创造性的封装技术的需求也日益增加。
传统的封装技术将晶圆切分成单独的管芯并封装每一个单独的管芯，随后将单个管芯放置在封装衬底上，通常通过引线接合或倒装芯片形成第一级互连、封装、测试、检验、并且在最终的组件中形成针对电路板的第二级互连。这些技术和工艺都是耗时的。
晶圆级封装（WLP）技术是一种以晶圆级封装管芯的技术，WLP技术可以生产尺寸小且电性能良好的管芯，并且由于其低成本和相对简单的工艺目前被广泛应用。WLP技术基本上将晶圆制造工艺扩展至包括器件互连和器件保护工艺。在WLP技术中，后段制程（BEOL）工艺涉及切割之前开始于聚合物介电层的一些掩模层、再分配层，凸块下金属化层和晶圆凸块。有时也在切割工艺中切割整个晶圆之前以晶圆级进行封装。
切割是一种将管芯与晶圆分离的工艺。可以通过划线和割断、机械锯切（通常通过称为切割锯的机器）或激光切割来完成切割工艺。在WLP技术中，诸如模塑料的封装材料会覆盖晶圆的划线并且降低管芯切割的精度。需要在芯片切割工艺中提高用于WLP封装的管芯切割精度的方法和装置。
发明内容
根据本发明的一个方面，提供了一种半导体器件，包括：衬底；第一接合焊盘，位于衬底上方；保护环，位于衬底上方；第一对准标记，在第一接合焊盘和保护环之间位于衬底上方。
优选地，第一对准标记的形状选自基本上包括圆形、正方形、菱形、L形或中空形状的组。
优选地，第一对准标记在衬底上方与第一接合焊盘处于同一层。
优选地，该器件进一步包括：钝化层，位于衬底上，覆盖第一接合焊盘的第一部分同时暴露第一接合焊盘的第二部分；第一聚合物层，位于钝化层上并且部分地暴露第一接合焊盘；钝化后互连（PPI）层，位于第一聚合物层上方并且与第一接合焊盘接触；以及其中，第一对准标记位于第一聚合物层上方的PPI层中。
优选地，该器件进一步包括与PPI层处于不同层的第二对准标记。
优选地，该器件进一步包括：连接件，位于PPI层上，连接件位于第一接合焊盘和保护环之间，并且第一对准标记位于连接件和保护环之间。
优选地，该器件进一步包括：第二聚合物层，位于第一聚合物层上和PPI层上，第二聚合物层具有开口以暴露PPI层；凸块下金属化（UBM）层，位于第二聚合物层上，覆盖第二聚合物层的开口并且电连接至PPI层；以及连接件，位于UBM层上，连接件位于第一接合焊盘和保护环之间，并且第一对准标记位于连接件和保护环之间。
优选地，该器件进一步包括：第二接合焊盘，位于衬底上方，第一接合焊盘和第二接合焊盘位于被保护环环绕的区域内；以及第二对准标记，在第二接合焊盘与保护环之间位于衬底上。
优选地，第一对准标记位于被保护环环绕的区域的角部，并且第一接合焊盘位于区域内。
优选地，第一对准标记靠近被保护环环绕的区域的边缘，并且第一接合焊盘位于区域内。
根据本发明的另一方面，提供了一种形成封装器件的方法，包括：提供具有衬底的晶圆；形成第一器件，第一器件包括：位于衬底上方的多个第一接合焊盘、位于衬底上方环绕多个第一接合焊盘的保护环、在多个第一接合焊盘与保护环之间位于衬底上方的多个第一对准标记；将第一连接件放置在第一接合焊盘上方并将第一连接件电连接至第一接合焊盘，连接件位于第一器件的第一对准标记与第一接合焊盘之间；以及形成模塑料层，模塑料层覆盖第一接合焊盘、第一对准标记和连接件。
优选地，第一器件进一步包括：第二接合焊盘，位于衬底上方，第一接合焊盘和第二接合焊盘位于被保护环环绕的区域内；第二对准标记，在第二接合焊盘与保护环之间位于衬底上。该方法进一步包括：将第二连接件放置在第二接合焊盘上方并将第二连接件电连接至第二接合焊盘，其中第二连接件位于第二对准标记与第二接合焊盘之间；以及形成模塑料层以覆盖第一对准标记、第二对准标记、第一连接件和第二连接件。
根据本发明的又一方面，提供了一种半导体器件，包括：衬底；第一接合焊盘，位于衬底上方；保护环，位于衬底上方；钝化层，位于衬底上，覆盖第一接合焊盘的一部分同时暴露第一接合焊盘；第一聚合物层，位于钝化层上并部分地暴露第一接合焊盘；钝化后互连（PPI）层，位于第一聚合物层上方并与第一接合焊盘接触；以及第一对准标记，在第一接合焊盘与保护环之间位于衬底上方。
优选地，第一对准标记位于第一聚合物层上方的PPI层中。
优选地，该器件进一步包括：与第一对准标记处于不同层的第二对准标记。
优选地，该器件进一步包括：连接件，位于PPI层上，连接件位于第一接合焊盘和保护环之间，第一对准标记位于连接件和保护环之间。
优选地，该器件进一步包括：第二聚合物层，位于第一聚合物层上和PPI层上，第二聚合物层具有开口以暴露PPI层；凸块下金属化（UBM）层，位于第二聚合物层上方，覆盖第二聚合物层的开口并且电连接至PPI层；以及连接件，位于UBM层上，连接件位于第一接合焊盘与保护环之间，第一对准标记位于连接件与保护环之间。
根据本发明的又一方面，提供了一种形成封装器件的方法，包括：接收具有多个管芯的衬底，多个管芯中的每一个管芯都具有保护环和位于被保护环环绕的区域内的对准标记；参考对准标记来对准切割锯；以及切割衬底以分离多个管芯。
优选地，具有多个管芯的衬底被模塑料覆盖；并且通过模塑料将对准标记与切割锯对准。
优选地，该方法进一步包括：多个管芯中的每一个都具有位于被保护环环绕的区域内的第二对准标记；参考对准标记和第二对准标记来对准切割锯；以及切割衬底以分离管芯。
附图说明
为了更充分地理解本发明及其优点，现将结合附图所作的以下描述作为参考，其中：
图1（a）和图1（b）示出了根据一些实施例的包括被模塑料覆盖的多个管芯的晶圆级封装件（WLP）的俯视图；
图2（a）至2（e）示出了根据一些实施例的用于辅助WLP封装件的切割的管芯上的对准标记的截面图；
图3（a）至3（e）示出了根据一些实施例的管芯上的多个对准标记的俯视图；以及
图4（a）至4（d）示出了根据一些实施例的形成具有管芯上的对准标记的晶圆级封装件（WLP）的工艺。
除非另有指明，不同附图中相应的编号和符号通常指相应的部件。绘制附图以清楚地示出各种实施例的相关方面，并且附图不必按比例绘制。
具体实施方式
以下详细论述了本发明的实施例的制造和使用。然而，应该理解，本发明的实施例提供了许多可以在各种具体环境中实现的可应用的构思。所论述的具体实施例仅仅是制造和使用实施例的示例性具体方式，而不用于限制实施例的范围。
以下详细论述了实施例的制造和使用。一种半导体器件包括：衬底、位于衬底上方的接合焊盘、位于衬底上方的保护环、位于衬底上方并位于接合焊盘和保护环之间的对准标记。该器件可以进一步包括位于衬底上的钝化层、位于钝化层上的聚合物层、位于聚合物层上方并与接合焊盘接触的钝化后互连（PPI）层以及位于PPI层上的连接件，其中连接件位于接合焊盘和保护环之间，并且对准标记位于连接件和保护环之间。对准标记可以位于聚合物层上方的PPI层。在不同的层可以有多个对准标记。在保护环所环绕的区域的角部周围和边缘处可以具有用于器件的多个对准标记。对准标记可以用于提高将管芯与晶圆级封装件（WLP）分离的切割工艺期间的精度。
在以下的描述中，本发明公开了在形成用于金属栅极晶体管的接触件从而使金属栅极具有较小的电阻的条件下的实施例。该器件可以包括包含源极、漏极以及源极与漏极之间的沟道的有源区、环绕有源区的隔离区、位于隔离区上方和沟道上方的金属栅极，其中金属栅极包括导电层。该器件进一步包括接触件，其中接触件包括在没有与有源区垂直重叠的隔离区上方形成在金属栅极的导电层内的第一接触部分、以及位于第一接触部分上方、连接至第一接触部分并基本上垂直地包含在第一接触部分内的第二接触部分。由于去除了金属栅极的导电层的较大部分从而形成了较大的第一接触部分，因此降低了金属栅极的电阻。
应当理解，当称一个元件或层位于另一个元件或层“上”或一个元件或层被“连接至”或“耦合至”另一个元件或层时，这个元件或层可以直接位于其他元件或层上或被连接至或耦合至其他元件或层或者存在介入的元件或层。相反，当称一个元件直接位于另一个元件或层“上”，被“直接连接至”或“直接耦合至”另一个元件或层时，不存在介入的元件或层。
应当理解，虽然这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应当被这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区别开。因此在不背离本发明构思的教导下可以将第一元件、部件、区域、层或部分称为第二元件、部件、区域、层或部分。
诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”等的空间相对术语在本文中可以用于方便地描述如附图所示的一个元件或部件与另一个（或另一些）元件或部件的关系。应当理解，这些空间相对术语意图涵盖除图中描述的方位之外的在使用或操作中器件的不同方位。例如，如果翻转附图中的器件，描述为在其他元件或部件“下方”或“下面”的元件将调整为在其他元件或部件的“上方”。因此，示例性术语“在…上方”或“在…下方”可以包括“在……上方”和“在……下方”两种方位。器件可以调整为其他朝向（旋转90度或其他方位），并相应地解释本文中使用的空间相对术语。
这里所使用的术语仅用于描述特定的示例实施例，并不打算限制本发明的发明构思。除非文中另外清楚的说明，如这里使用的单数形式“一个”、“某个”和“该”也预期包括复数形式。应当进一步理解，当本说明书使用术语“包括”和/或“包含”时，具体指出了存在所列举的部件、整数、步骤、操作、元件和/或部件，但不排除一个或多个其他部件、整数、步骤、操作、元件、部件和/或组的存在或添加。
整个本说明书中参考“一个实施例”或“某个实施例”意味着结合该实施例描述的特定的部件、结构或特征包括在至少一个实施例中。因此，在本说明书各个位置出现的短语“在一个实施中”或“在某个实施例中”不一定指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式结合特定的部件、结构或特征。应当理解，下述附图没有按比例绘制；相反，这些附图仅用于说明。
图1（a）示出了根据一些实施例的包括在晶圆20上制造并被模塑料52覆盖的多个管芯11的晶圆级封装件（WLP）的俯视图。图1（b）示出了管芯11及其周围区域的更多细节。
图1（a）示出了WLP封装件25。WLP封装件25可以是晶圆级芯片尺寸封装件（WLCSP）、扇出型晶圆级封装件（FO-WLP）、嵌入式晶圆级封装件（嵌入式WLP）、三维晶圆级封装件（3DWLP）或晶圆级MEMS（WLP MEMS）。WLP封装件25可以是在各种其他技术中开发并用于各种应用的任何其他的WLP封装件。
管芯11可以通过诸如CMOS芯片、GaAs芯片、SiGe芯片或集成无源器件（IPD）的各种技术形成。管芯11可以用于任何功能，诸如处理器、存储芯片、功率放大器、诸如图像传感器的光电器件或A/D转换器。
封装件25包括形成在晶圆20上并被划线37隔开的多个管芯11。晶圆20用作生产管芯期间的制造载体。在半导体制造工艺之后，形成多个管芯11。随后，通过管芯切割或单一化工艺将这些管芯11分离，通常使用机械切割或激光切割来切断各个管芯11之间的晶圆。为了便于管芯切割工艺，在晶圆20上设置相对窄的牺牲划线37，沿该划线进行切割来分离管芯11。划线37是两个管芯之间的区域。划线37可以包括用于测试目的的多个测试焊盘（未示出）。图1（b）示出了管芯11与环绕管芯11的划线37。
模塑料52覆盖管芯11和划线37的顶部。在一个实施例中，模塑料52可以是非导电材料，诸如环氧树脂、树脂、可塑聚合物等。可以形成模塑料52从而为形成在管芯11上的结构（诸如连接件）提供横向支撑。可以使用模具成形或模制模塑料52。可以可选地向模具施加脱模剂以阻止模塑料52粘附到模具上。
图1（b）示出了管芯11及其周围区域的更多细节。如图1（b）所示，划线37环绕管芯11，其中，划线37位于管芯11的边缘的外侧。管芯11包括保护环34。多个接合焊盘32位于保护环34所环绕的区域内。接合焊盘32环绕有源区12。对准标记36可以位于接合焊盘32和保护环34之间。可以有多个对准标记（未示出）。
如图1（b）所示，保护环34环绕管芯11。保护环34通常可以由类似于接合焊盘32的导电材料（例如铝（Al）、铝-铜（Al-Cu）合金或铝-铜-硅（Al-Cu-Si）合金）形成。保护环34放置在接合焊盘32的外侧并且保护管芯11。保护环34也可以称为密封环。在一些实施例中，保护环34的从边缘到边缘的尺寸可以是约10μm。
有源区12可以由数百万个部件组成，诸如位于衬底上的有源器件和无源器件。有源区12包括管芯11的大部分高密度有源电路。最初可以将形成在下面的衬底上的这些部件相互隔离，之后通过金属互连线将这些部件互连在一起以形成功能电路。典型的互连结构包括横向互连件（诸如金属线或导线）和垂直互连件（诸如通孔和接触件）。衬底上形成有器件的面可以被称为管芯的顶面。
接合焊盘32可以用来为有源区12内的电路提供电压信号。这些电压信号通过集成电路器件11所附接的封装件提供给接合焊盘32。一般来说，在制造器件之后，接合焊盘32位于介电层下方并且为了测试和接合至合适的封装件必须暴露接合焊盘32。根据半导体器件的功能，将来自有源区12的电信号经由金属层的网络路由至一个或多个接合焊盘32，并且接合焊盘32进一步连接至焊料凸块或其他连接件。
对准标记36位于接合焊盘32和保护环34之间。可以形成多个对准标记（未示出）。对准标记36可以与接合焊盘32形成在同一层处并位于衬底（未示出）上方。对准标记36可用于提高将管芯11与WLP25分离的切割工艺期间的精度。在WLP技术中，图1（a）所示的模塑料52可以覆盖划线37并降低管芯切割的精度。对准标记36的使用可以提高WLP封装件25的管芯切割的精度。对准标记36可以不是用于执行管芯11的任何功能的管芯11的功能块。相反，可以形成对准标记36以辅助管芯切割并且对准标记36与管芯11的任何其他的功能块电隔离。
图2（a）至2（e）示出了根据一些实施例的位于接合焊盘32和保护环34之间的管芯11上的对准标记36的截面图。图2（a）至2（e）可以是沿图1（b）的线C-C’截取的截面图，其中仅示出一个接合焊盘32。可以在管芯11上形成多个对准标记36（将在图3（a）至3（e）中示出）。
如图2（a）至2（c）所示，管芯11包括形成在衬底30上的接合焊盘32和保护环34。对准标记36在接合焊盘32与保护环34之间形成在衬底30上方。可以在衬底30内形成诸如有源器件和无源器件301的器件。管芯11进一步包括位于衬底30上的钝化层40，钝化层40覆盖接合焊盘32的一部分同时暴露接合焊盘32。管芯11进一步包括位于钝化层40上并部分暴露接合焊盘32的聚合物层45。管芯11进一步包括位于聚合物层45上方并与接合焊盘32接触的钝化后互连（PPI）层47。管芯11进一步包括位于PPI层47上的连接件49，其中，连接件49位于接合焊盘32和保护环34之间，并且对准标记36位于连接件49和保护环34之间。以下给出了每个元件的更多细节。
衬底30可以包括掺杂或无掺杂的块状硅，或绝缘体上硅（SOI）衬底的有源层。一般来说，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗（SGOI）或它们的组合的半导体材料层。可以用于衬底30的其他衬底包括多层衬底、梯度衬底或混合定向衬底。
可以在衬底30上形成诸如有源器件和无源器件301的器件。本领域技术人员将认识到，可以使用诸如电容器、电阻器、电感器等的各种有源器件和无源器件来形成用于管芯11的设计的期望的结构性和功能性要求。可以使用任何合适的方法在衬底30内或衬底表面上形成器件301。
可以在衬底30和器件301上方形成多个金属化层（未示出）并且金属化层被设计为连接器件301以形成功能电路。可以由电介质和导电材料（诸如铜）的交替层形成金属化层，并且可以通过任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形成金属化层。
可以在器件301上方形成接合焊盘32并通过金属化层将接合焊盘32电连接至器件301。接合焊盘32可以包括铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其他导电材料。接合焊盘32可通过以下工艺形成：可以使用诸如溅射的沉积工艺形成材料层（未示出），然后通过合适的工艺（诸如光刻掩蔽和蚀刻）去除该材料层的部分从而形成接合焊盘32。然而，可以使用任何其它合适的方法来形成接合焊盘32。可以形成具有约0.5μm至约4μm之间（诸如1.45μm）的厚度的接合焊盘32。接合焊盘32的尺寸、形状和位置仅用于说明目的而不用于限制。多个接合焊盘32（未示出）可以具有相同的尺寸或不同的尺寸。
在衬底30的表面上方和接合焊盘32的顶部上形成用于结构支撑和物理隔离的钝化层40。在一些实施例中，如图2（a）至2（c）所示，钝化层40在保护环34之前停止。在一些可选的实施方式中，可以在保护环34和有源区上方形成钝化层40但不在划线37上形成钝化层40。可以由氮化硅（SiN）、二氧化硅（SiO2）、氮氧化硅（SiON）、聚酰亚胺（PI）、苯并环丁烯（BCB）、聚苯并恶唑（PBO）或其他绝缘材料形成钝化层40。可以通过使用掩模限定的光刻胶蚀刻工艺去除钝化层40的一部分来形成钝化层40的开口，从而暴露接合焊盘32。开口的尺寸、形状和位置仅用于说明目的而不用于限制。如图2（a）至2（c）所示，优选为暴露接合焊盘32的部分顶面。
在钝化层40上方和钝化层40的开口上方形成聚合物层45以覆盖接合焊盘32。在一些实施例中，如图2（a）至2（c）所示，在保护环34之前停止聚合物层45。在一些可选的实施方式中，可以在保护环34和有源区上方形成聚合物层45但不在划线37上形成聚合物层45。可以由诸如环氧树脂、聚酰亚胺、苯并环丁烯（BCB）、聚苯并恶唑（PBO）等的聚合物形成聚合物层45，但是也可以使用其他相对柔软通常为有机的介电材料。形成方法包括旋涂或其他常用的方法。聚合物层45的厚度优选在约5μm和约30μm之间。整个说明书中列举的尺寸仅是实例，并将随着集成电路的按比例缩小而变化。
在聚合物层45上方形成钝化后互连（PPI）层47并且钝化后互连层47与接合焊盘32接触。PPI层47也可以被称为再分配层。可以由电介质和导电材料的交替层形成PPI层47，并且可以通过任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形成PPI层47。可以由例如Al、Cu或Cu合金形成PPI层47。可以通过电镀、溅射、PVD或化学镀工艺制成PPI层47。根据管芯11的功能，管芯11可以包括多个PPI层47以便形成可以电连接至接合焊盘32的层间互连网络。
形成连接件49并使其与PPI层47接触。连接件49可以是焊料凸块、焊球或任何其他类似的实现两个物体之间的电连接的连接器件。那些连接器件的任何一个都可以被简单的称为连接件。连接件49可以是包括锡、铅、银、铜、镍、铋等的合金的焊球。可选地，连接件49可以是通过例如镀、印刷等形成的铜凸块。连接件49位于接合焊盘32和保护环34之间，并且对准标记36位于连接件49和保护环34之间。
对准标记36位于衬底30上方并位于接合焊盘32与保护环34之间。连接件49位于接合焊盘32和对准标记36之间。对准标记36可位于管芯11的各个层，诸如钝化层40或PPI层47。如图2（a）所示，对准标记36可与被钝化层40覆盖的接合焊盘32处于相同的层，其中钝化层40进一步被聚合物层45覆盖。可选地，如图2（b）所示，对准标记36可以与聚合物层45上方的PPI层47处于相同的层。可以在多个层中存在多个对准标记。在图2（c）所示的实施例中，第一对准标记361与被钝化层40覆盖的接合焊盘32处于相同的层。第二对准标记363位于PPI层47。第一对准标记361和第二对准标记363可以处于纵向的不同位置上。
图2（d）示出了具有位于接合焊盘32和保护环34之间的对准标记36的管芯11的可选实施例。如图2（d）所示，除了图2（a）至2（c）所示的层外，管芯11进一步包括覆盖PPI层47和第一聚合物层45的第二聚合物层46，第二聚合物层46具有开口以暴露PPI层47。凸块下金属（UBM）层43位于第二聚合物层46上方，覆盖第二聚合物层46的开口，并且可以电连接至PPI层47，该PPI层47进一步连接至接合焊盘32。将连接件49放置在UBM层43上。连接件49位于接合焊盘32和保护环34之间，并且对准标记36位于连接件49和保护环34之间。对准标记36与PPI层47处于相同的层。第二聚合物层46进一步覆盖对准标记36。每个部件的更多细节与图2（a）至2（c）中描述的基本相同。
如图2（d）所示，可以围绕第二聚合物层46的开口形成UBM层43。UBM层43可以由铜或铜合金形成，其可以包括银、铬、镍、锡、金和它们的组合。可以在铜层上方形成诸如镍层、无铅预焊层或它们的组合的额外的层。UBM层43可以具有约1μm至20μm之间的厚度。
图2（e）示出了在图2（d）所示的管芯11上放置模塑料层52的实施例。模塑料52覆盖第二聚合物层46、UBM层43、连接件49、对准标记36、保护环34以及划线37。在一个实施例中，模塑料52可以是非导电材料，诸如环氧树脂、树脂、可塑聚合物等。可以形成模塑料52从而为形成在管芯11上的结构（诸如连接件）提供横向支撑。可以使用模具来成形或模制模塑料52。可以可选地向模具施加脱模剂以防止模塑料52粘附到模具上。类似地，可以在图2（a）至2（c）所示的管芯11上放置模塑料层52。
图3（a）至3（b）示出了根据一些实施例位于管芯11上的多个对准标记36的俯视图，而图2（a）至2（e）仅示出了一个接合焊盘32。
如图3（a）所示，在被保护环34环绕的区域的角部附近形成多个对准标记36。将多个连接件49进一步放置在该区域内。对准标记36位于连接件49和保护环34之间。如图2（a）至2（e）所示，可以通过PPI层和UBM层将连接件49连接至接合焊盘。
如图3（b）所示，在保护环34环绕的区域的边缘附近形成多个对准标记38。将多个连接件49进一步放置在该区域内。对准标记38位于连接件49和保护环34之间。如图2（a）至2（e）所示，可以通过PPI层和UBM层将连接件49连接至接合焊盘。
如图3（c）所示，对准标记36可与保护环的边缘相距距离Q。距离Q可以在约80μm至约100μm的范围内。连接件49可与对准标记36相距距离P。距离P可以在约80μm至约120μm的范围内。
如图3（d）至3（e）所示，对准标记36可以具有各种形状。如图3（d）所示，对准标记36可以是“L”形。对准标记36的顶边长度为W3，底边的长度为W2，长边的高度为W1，以及短边的高度为W4。长度W3可以在约10μm至约15μm的范围内。长度W2可以在约20μm至约25μm的范围内。高度W1可以在约20μm至约25μm的范围内。高度W4可以在约2μm至约5μm的范围内。
如图3（e）所示，对准标记36可以是中空的形状。对准标记36的外部形状可以是宽为W1且长为W2的长方形。中空部分可以是边长为W3的正方形。宽度W2和长度W1可以在约20μm至约25μm的范围内。长度W3可以在约10μm至约15μm的范围内。尺寸和形状仅用于说明的目的而不用于限制。例如，对准标记36可以是正方形、圆形、长方形、菱形和许多其他类型的形状和尺寸。
图4（a）至4（d）示出了根据一些实施例形成具有位于管芯上的对准标记的晶圆级封装件（WLP）的工艺。
如图4（a）所示，提供了包括管芯11的晶圆。管芯11包括衬底30、位于衬底30上方的接合焊盘32、位于衬底30上方的保护环34。对准标记36位于衬底30上方并且位于接合焊盘32与保护环34之间。管芯11可以是图2（a）至2（d）所示的管芯11的任意一个。管芯11可以进一步包括位于衬底30上的钝化层40、位于钝化层40上的聚合物层45、位于聚合物层45上方并与接合焊盘32接触的钝化后互连（PPI）层47。对准标记36可以位于聚合物层45上方的PPI层47处。
如图4（b）所示，将连接件49放置在接合焊盘32上方并通过PPI层47将连接件49电连接至接合焊盘32，其中连接件49位于对准标记36和接合焊盘32之间。在晶圆上方制备好管芯11之后，可以在用于晶圆的凸块工艺中放置连接件49。
如图4（c）所示，形成模塑料层52以覆盖第二聚合物层46、UBM层43、连接件49、对准标记36、保护环34和划线37。在一个实施例中，模塑料52可以是非导电材料，诸如环氧树脂、树脂、可塑聚合物等。可以形成模塑料52，从而为形成在管芯11上的结构（诸如连接件）提供横向支撑。可以使用模具来成形或模制模塑料52。可以可选地向模具施加脱模剂以防止模塑料52粘附到模具上。
图4（d）示出了在被模塑料52覆盖的管芯11上形成多个对准标记36的实施例。管芯11包括连接至多个连接件49的多个接合焊盘，其中连接件被放置在保护环34环绕的区域内。多个对准标记36在连接件49与保护环34之间形成在衬底上。形成模塑料层52以覆盖对准标记36、连接件49、保护环34和划线37。
如图4（d）所示，切割是一种用于切割包含管芯11的晶圆的工艺。切割工艺将管芯11与晶圆分离。可以通过划线和切断、通过机械锯切（通常通过被称为切割锯的机器）或通过激光切割来完成切割工艺。模塑料52可以是透明的，从而可以从模塑料52上方看到对准标记36。形成为与接合焊盘或PPI层处于相同层的对准标记36更加接近管芯11的表面，从而更加容易看到。可选地，可以使用诸如激光的一些其他技术来检测对准标记36的位置，对准标记36将用作切割晶圆的参考点。可以使用对准标记36以及在不同时间形成在其他区域中的其他的对准标记来进一步提高对准的精度。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为一名本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (19)

1.一种半导体器件，包括：
衬底；
第一接合焊盘，位于所述衬底上方；
钝化层，位于所述衬底上，覆盖所述第一接合焊盘的第一部分同时暴露所述第一接合焊盘的第二部分；
保护环，位于所述衬底上方；
第一对准标记，在所述第一接合焊盘和所述保护环之间位于所述衬底上方。
2.根据权利要求1所述的器件，其中，所述第一对准标记的形状选自包括圆形、正方形、菱形、L形或中空形状的组。
3.根据权利要求1所述的器件，进一步包括：
第一聚合物层，位于所述钝化层上并且部分地暴露所述第一接合焊盘；
钝化后互连层，位于所述第一聚合物层上方并且与所述第一接合焊盘接触；以及
其中，所述第一对准标记在所述衬底上方与所述第一接合焊盘处于同一层。
4.根据权利要求3所述的器件，进一步包括与所述钝化后互连层处于不同层的第二对准标记。
5.根据权利要求3所述的器件，进一步包括：
连接件，位于所述钝化后互连层上，所述连接件位于所述第一接合焊盘和所述保护环之间，并且所述第一对准标记位于所述连接件和所述保护环之间。
6.根据权利要求3所述的器件，进一步包括：
第二聚合物层，位于所述第一聚合物层上和所述钝化后互连层上，所述第二聚合物层具有开口以暴露所述钝化后互连层；
凸块下金属化层，位于所述第二聚合物层上，覆盖所述第二聚合物层的开口并且电连接至所述钝化后互连层；以及
连接件，位于所述凸块下金属化层上，所述连接件位于所述第一接合焊盘和所述保护环之间，并且所述第一对准标记位于所述连接件和所述保护环之间。
7.根据权利要求1所述的器件，进一步包括：
第二接合焊盘，位于所述衬底上方，所述第一接合焊盘和所述第二接合焊盘位于被所述保护环环绕的区域内；以及
第二对准标记，在所述第二接合焊盘与所述保护环之间位于所述衬底上。
8.根据权利要求1所述的器件，其中，所述第一对准标记位于被所述保护环环绕的区域的角部，并且所述第一接合焊盘位于所述区域内。
9.根据权利要求1所述的器件，其中，所述第一对准标记靠近被所述保护环环绕的区域的边缘，并且所述第一接合焊盘位于所述区域内。
10.一种形成封装器件的方法，包括：
提供具有衬底的晶圆；
形成第一器件，所述第一器件包括：
多个第一接合焊盘，位于所述衬底上方；
保护环，位于所述衬底上方环绕多个所述第一接合焊盘；
多个第一对准标记，在多个所述第一接合焊盘与所述保护环之间位于所述衬底上方；
将第一连接件放置在所述第一接合焊盘上方并将所述第一连接件电连接至所述第一接合焊盘，所述连接件位于所述第一器件的所述第一对准标记与所述第一接合焊盘之间；以及
形成模塑料层，所述模塑料层覆盖所述第一接合焊盘、所述第一对准标记和所述连接件。
11.根据权利要求10所述的方法，进一步包括：
所述第一器件进一步包括：
第二接合焊盘，位于所述衬底上方，所述第一接合焊盘和所述第二接合焊盘位于被所述保护环环绕的区域内；
第二对准标记，在所述第二接合焊盘与所述保护环之间位于所述衬底上；
将第二连接件放置在所述第二接合焊盘上方并将所述第二连接件电连接至所述第二接合焊盘，其中所述第二连接件位于所述第二对准标记与所述第二接合焊盘之间；以及
形成所述模塑料层以覆盖所述第一对准标记、所述第二对准标记、所述第一连接件和所述第二连接件。
12.一种半导体器件，包括：
衬底；
第一接合焊盘，位于所述衬底上方；
保护环，位于所述衬底上方；
钝化层，位于所述衬底上，覆盖所述第一接合焊盘的一部分同时暴露所述第一接合焊盘；
第一聚合物层，位于所述钝化层上并部分地暴露所述第一接合焊盘；
钝化后互连层，位于所述第一聚合物层上方并与所述第一接合焊盘接触；以及
第一对准标记，在所述第一接合焊盘与所述保护环之间位于所述衬底上方。
13.根据权利要求12所述的器件，其中，所述第一对准标记位于所述第一聚合物层上方的所述钝化后互连层中。
14.根据权利要求12所述的器件，进一步包括：与所述第一对准标记处于不同层的第二对准标记。
15.根据权利要求12所述的器件，进一步包括：
连接件，位于所述钝化后互连层上，所述连接件位于所述第一接合焊盘和所述保护环之间，所述第一对准标记位于所述连接件和所述保护环之间。
16.根据权利要求12所述的器件，进一步包括：
第二聚合物层，位于所述第一聚合物层上和所述钝化后互连层上，所述第二聚合物层具有开口以暴露所述钝化后互连层；
凸块下金属化层，位于所述第二聚合物层上方，覆盖所述第二聚合物层的开口并且电连接至所述钝化后互连层；以及
连接件，位于所述凸块下金属化层上，所述连接件位于所述第一接合焊盘与所述保护环之间，所述第一对准标记位于所述连接件与所述保护环之间。
17.一种形成封装器件的方法，包括：
接收具有多个管芯的衬底，所述多个管芯中的每一个管芯都具有保护环和位于被所述保护环环绕的区域内的对准标记，其中，所述衬底上方设置有第一接合焊盘，并且钝化层位于所述衬底上且覆盖所述第一接合焊盘的第一部分同时暴露所述第一接合焊盘的第二部分；
参考所述对准标记来对准切割锯；以及
切割所述衬底以分离所述多个管芯。
18.根据权利要求17所述的方法，其中，
具有所述多个管芯的所述衬底被模塑料覆盖；并且
通过所述模塑料将所述对准标记与所述切割锯对准。
19.根据权利要求17所述的方法，进一步包括：
所述多个管芯中的每一个都具有位于被所述保护环环绕的区域内的第二对准标记；
参考所述对准标记和所述第二对准标记来对准所述切割锯；以及
切割所述衬底以分离管芯。
CN201310294010.6A 2013-03-11 2013-07-12 用于晶圆级封装的方法和装置 Active CN104051429B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361776629P 2013-03-11 2013-03-11
US61/776,629 2013-03-11
US13/802,306 2013-03-13
US13/802,306 US8987922B2 (en) 2013-03-11 2013-03-13 Methods and apparatus for wafer level packaging

Publications (2)

Publication Number Publication Date
CN104051429A CN104051429A (zh) 2014-09-17
CN104051429B true CN104051429B (zh) 2016-12-28

Family

ID=51486834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310294010.6A Active CN104051429B (zh) 2013-03-11 2013-07-12 用于晶圆级封装的方法和装置

Country Status (2)

Country Link
US (2) US8987922B2 (zh)
CN (1) CN104051429B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987922B2 (en) * 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9472523B2 (en) 2014-01-14 2016-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9484318B2 (en) * 2014-02-17 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9343385B2 (en) 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer
US9331023B1 (en) * 2014-11-28 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Device packaging
US9502272B2 (en) 2014-12-29 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods of packaging semiconductor devices
US9871013B2 (en) 2014-12-29 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact area design for solder bonding
US9461106B1 (en) * 2015-03-16 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor and method forming the same
US10340258B2 (en) * 2015-04-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US10396001B2 (en) * 2015-08-20 2019-08-27 Adesto Technologies Corporation Offset test pads for WLCSP final test
US9685411B2 (en) * 2015-09-18 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
US9773768B2 (en) 2015-10-09 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure of three-dimensional chip stacking
US9935047B2 (en) 2015-10-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods forming the same
US9711458B2 (en) 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US9780046B2 (en) 2015-11-13 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Seal rings structures in semiconductor device interconnect layers and methods of forming the same
US9786617B2 (en) 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9893028B2 (en) 2015-12-28 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bond structures and the methods of forming the same
US9576929B1 (en) 2015-12-30 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strike process for bonding
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10115686B2 (en) 2016-03-25 2018-10-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and fabricating method thereof
US9865566B1 (en) 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10854579B2 (en) 2016-06-23 2020-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US9941186B2 (en) 2016-06-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
US9953863B1 (en) 2016-10-07 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming an interconnect structure
US10276525B2 (en) 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10685896B2 (en) * 2017-04-13 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of fabricating the same
US10276481B2 (en) 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist
US10269587B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10515921B2 (en) 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10276428B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10861773B2 (en) 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10861705B2 (en) 2017-08-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of line wiggling
US11417569B2 (en) 2017-09-18 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having integrated circuit component with conductive terminals of different dimensions
US10170441B1 (en) * 2017-11-07 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10797007B2 (en) 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11177142B2 (en) 2017-11-30 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dicing integrated fan-out packages without seal rings
US10658315B2 (en) 2018-03-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer metallic structure and method
US10879166B2 (en) 2018-06-25 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having redistribution structure with photosensitive and non-photosensitive dielectric materials and fabricating method thereof
US20200035629A1 (en) * 2018-07-26 2020-01-30 Nanya Technology Corporation Packaged semiconductor device and method for preparing the same
US11164839B2 (en) 2018-09-11 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11024593B2 (en) 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Metal bumps and method forming same
US11069642B2 (en) 2018-12-24 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11694967B2 (en) * 2019-03-14 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US10867944B2 (en) 2019-03-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11081447B2 (en) 2019-09-17 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US11476201B2 (en) 2019-09-27 2022-10-18 Taiwan Semiconductor Manufacturing Company. Ltd. Package-on-package device
DE102020108481B4 (de) 2019-09-27 2023-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Die-Package und Herstellungsverfahren
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11145614B2 (en) 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10978405B1 (en) * 2019-10-29 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US11404316B2 (en) 2019-12-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. System, device and methods of manufacture
CN113053802A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的形成方法
US11482461B2 (en) 2019-12-31 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method for making the same
US11616026B2 (en) 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11462418B2 (en) 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11243573B2 (en) 2020-04-28 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, display apparatus and manufacturing method of semiconductor package
CN111430313A (zh) * 2020-05-11 2020-07-17 上海天马微电子有限公司 半导体封装及其制作方法
US11456256B2 (en) 2020-05-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, stacked semiconductor device and manufacturing method of semiconductor device
US11948918B2 (en) 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
US11373971B2 (en) 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11456223B2 (en) 2020-10-14 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor stress monitoring structure and semiconductor chip
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11600592B2 (en) 2021-01-21 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package
CN113078147B (zh) * 2021-02-22 2023-08-15 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
US11862599B2 (en) 2021-03-26 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding to alignment marks with dummy alignment marks
US11756870B2 (en) 2021-04-29 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked via structure disposed on a conductive pillar of a semiconductor die
US11942451B2 (en) 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW405191B (en) * 1999-05-24 2000-09-11 Ind Tech Res Inst Wafer level packaging method and device formed
CN1604316A (zh) * 2003-09-30 2005-04-06 株式会社东芝 利用多层布线防止低介电常数膜剥离的半导体器件
CN1820359A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 具有凹陷的对准标记的平面磁隧道结衬底
CN1971903A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 具有对准标记层的半导体器件及其制造方法
JP2010108989A (ja) * 2008-10-28 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
DE102011004921A1 (de) 2011-03-01 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
US8779556B2 (en) * 2011-05-27 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
US8987922B2 (en) * 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW405191B (en) * 1999-05-24 2000-09-11 Ind Tech Res Inst Wafer level packaging method and device formed
CN1820359A (zh) * 2003-06-24 2006-08-16 国际商业机器公司 具有凹陷的对准标记的平面磁隧道结衬底
CN1604316A (zh) * 2003-09-30 2005-04-06 株式会社东芝 利用多层布线防止低介电常数膜剥离的半导体器件
CN1971903A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 具有对准标记层的半导体器件及其制造方法
JP2010108989A (ja) * 2008-10-28 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9396973B2 (en) 2016-07-19
US8987922B2 (en) 2015-03-24
US20140252558A1 (en) 2014-09-11
CN104051429A (zh) 2014-09-17
US20150179522A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
CN104051429B (zh) 用于晶圆级封装的方法和装置
CN103579114B (zh) 集成半导体器件及其晶圆级制造方法
CN103151333B (zh) 后钝化互连结构
CN103681606B (zh) 三维(3d)扇出封装机制
CN102376595B (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
CN103972191B (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
CN103915412B (zh) 用于集成电路的金属布线结构
CN103515260B (zh) 封装内封装及其形成方法
US9111870B2 (en) Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
CN103545249B (zh) 形成后钝化互连件的方法
CN102456653B (zh) 凸点下金属化层(ubm)结构及其形成方法
CN103295997B (zh) 用于芯片尺寸封装的电连接件
KR102664356B1 (ko) 칩 패키지 구조체 및 그 제조 방법
CN110504247A (zh) 集成电路封装件及其形成方法
KR100343030B1 (ko) 랩-어라운드플랜지인터페이스를위한콘택트프로세싱을갖춘반도체제조방법및장치
US9018757B2 (en) Mechanisms for forming bump structures over wide metal pad
CN104576584B (zh) 半导体器件及其制造方法
CN103489844B (zh) 封装半导体器件的方法和装置
CN106898596A (zh) 半导体结构及其制造方法
CN107180814A (zh) 电子装置
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN205452284U (zh) Esd保护器件
CN103377955A (zh) 叠层封装件结构及其形成方法
CN103426858A (zh) 具有金属绝缘体金属电容器的封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant