CN1820359A - 具有凹陷的对准标记的平面磁隧道结衬底 - Google Patents

具有凹陷的对准标记的平面磁隧道结衬底 Download PDF

Info

Publication number
CN1820359A
CN1820359A CNA038269627A CN03826962A CN1820359A CN 1820359 A CN1820359 A CN 1820359A CN A038269627 A CNA038269627 A CN A038269627A CN 03826962 A CN03826962 A CN 03826962A CN 1820359 A CN1820359 A CN 1820359A
Authority
CN
China
Prior art keywords
alignment recess
metal
metal layer
level
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038269627A
Other languages
English (en)
Other versions
CN100426476C (zh
Inventor
迈克尔·C.·盖蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1820359A publication Critical patent/CN1820359A/zh
Application granted granted Critical
Publication of CN100426476C publication Critical patent/CN100426476C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种形成用于半导体器件的对准标记结构(148)的方法，该方法包括：在半导体器件衬底的选定层面处形成对准凹陷(130)。在所述选定的衬底层面上方以及在所述对准凹陷(130)内形成第一金属层(140)，其中所述对准凹陷(130)被形成为使得所述第一金属层(140)仅部分地填充所述对准凹陷(130)的深度。在所述第一金属(140)上方形成第二金属层(142)，使得所述对准凹陷(130)被完全填充。对所述第二金属层(142)和所述第一金属层(140)平面化，向下达到所述选定的衬底层面，从而在所述对准凹陷内产生所述第二层材料的牺牲柱塞(144)。按照基本上不使所述选定的衬底层面处经平面化后的表面变粗糙的方式去除所述牺牲柱塞(144)。

Description

具有凹陷的对准标记的平面磁隧道结衬底
技术领域
本发明一般地涉及半导体器件处理，并且更具体地涉及一种用于形成凹陷的对准标记的方法，该凹陷的对准标记用于在磁存储器中使用的平面磁隧道结衬底。
背景技术
磁(或磁电阻)随机存取存储器(MRAM)是有潜力代替动态随机存取存储器(DRAM)作为用于计算装置的标准存储器的非易失随机存取存储器技术。使用MRAM作为非易失的RAM将最终实现“立即开机”(“instant on”)系统，只要系统开启，该系统即恢复，从而节省传统PC例如在系统加电期间将引导数据从硬盘驱动器传输到易失DRAM所需的时间量。
磁存储器元件(也称作隧道磁电阻或TMR器件)包括具有由非磁性层(势垒)分隔的铁磁性层、并设置成磁隧道结(MTJ)的结构。在存储器元件中数字信息被存储和表示成磁性层的磁化矢量方向。更具体地，一个磁性层(也被称作参考层)的磁矩被固定或钉扎，而另一个磁性层(也被称作“自由”层)的磁矩可以在相对于参考层的固定磁化方向相同的方向和相反的方向之间转换。自由层的磁矩的取向也已知为“平行”和“反平行”状态，其中平行状态指的是自由层和参考层的相同磁排列，而反平行状态指的是二者之间的相反磁排列。
取决于自由层的磁性状态(平行或反平行)，磁存储器元件响应于跨越隧道结势垒施加的电压而表现出两种不同的电阻值。从而TMR器件的特定电阻反映自由层的磁化状态，其中当磁化为平行时，电阻为“低”，而当磁化为反平行时则为“高”。因此对电阻变化的检测使得MRAM器件能够提供在磁存储器元件中存贮的信息(即读操作)。此外，通过沿特定的方向施加两个方向的电流从而将自由层磁排列成平行或反平行状态，写入MRAM单元。
类似于通常的半导体器件，MRAM器件的尺寸持续地变小，并要求能够制造这些器件的制作工艺。在制作工艺期间实施对准技术，从而确保半导体器件内各种层的正确对准。典型地，在所述层中使用对准标记以帮助对准各种特征。
在MRAM器件的情形中，MTJ叠层要求非常光滑的衬底以在其上沉积，从而产生近似平面的隧道势垒，使得自旋极化电子的非常小的相干长度沿着器件是均匀的。由于这种MTJ叠层对光不透明，因此在该层顶部上的光刻需要用于对准并经过该层进行覆盖测量的形貌(而不是材料对比)特征。因为下面的层典型地被化学机械抛光(CMP)，该化学机械抛光作为MTJ叠层沉积之前的最后步骤，因此按此方式的常规的对准标记形成也典型地在对准标记形貌内残留来自光滑CMP操作的浆料残余物。这种残余物颗粒难以按照清洁的方式去除。
发明内容
通过采用对半导体器件形成具有对准标记结构的形貌的方法，克服或减轻了现有技术的上述缺点和不足。在示例性的实施方式中，该方法包括在半导体器件衬底的选定层面处形成对准凹陷。在选定的衬底层面上方和对准凹陷内形成第一金属层，其中对准凹陷被形成为使得第一金属层仅部分地填充对准凹陷的深度。在第一金属层上方形成第二金属层，使得对准凹陷被完全填充。然后，对第二金属层和第一金属层平面化，向下到达选定的衬底层面，从而在对准凹陷内产生第二层材料的牺牲柱塞。按照基本上不使选定衬底层面处平面化后的表面变粗糙的方式去除牺牲柱塞。
附图说明
参照示例性的附图，其中在多个图中类似的要素被以类似方式标号。
图1是适合于按照本发明的实施方式使用的基于FET的MRAM器件的截面图；
图2是对于图1中器件早期处理步骤的截面图；
图3(a)至3(d)说明在MRAM器件的情形中的常规对准标记形成步骤；以及
图4(a)至4(d)说明按照本发明的实施方式形成用于平面磁隧道结衬底的凹陷对准标记的方法。
具体实施方式
本文公开了形成用于磁存储器的对准标记的改进方法。简言之，该工艺包括产生适合于在其上形成磁隧道结的光滑平整表面，而同时在该表面中产生使得在不透明材料被沉积在该表面上时能够直接对准光刻掩模的凹陷。因而，没有附加的光刻掩模层面被用于实现该对准特征。该工艺本质上是清洁的，没有使器件成品率降低的残余浆料颗粒。
尽管在下文中所述的示例性实施方式存在于MRAM器件的情形中，应当理解其原理能应用到采用非常光滑的衬底、并在衬底的某些区域也包括允许经过不透明层的光刻对准的形貌的其它类型集成电路器件和/或特征(例如隧道势垒、外延薄膜等)。并且，尽管此处的示例性实施方式是对于基于场效应晶体管(FET)的磁存储元件的情形而具体描述的，但应当进一步理解，所述原理也可应用到MRAM器件的交叉类型的结构(crosspoint-style architectures)。
开始参照图1，示出了(为了背景技术的目的)适合于按照本发明的实施方式使用的基于FET的MRAM器件100的截面图。更具体地，图1说明设置在下金属化层面和上金属化层面(未示出)之间的基于FET的存储元件102的一部分。在所述的例子中，下金属化层面对应于MRAM器件100的第一金属化层面(M1)。然而，本领域的技术人员将认识到也可以在器件100内的其它层上(例如在M2、M3等上)形成单独的存储元件。
如图1所示，存储元件102包括具有非磁性层(例如氧化物)的下磁性层104以及在顶部形成的上磁性层(统称为层106)的MTJ叠层。尽管单元102位于字线108和位线(未示出)之间的对应交叉点处，但单元102的底部没有与字线108直接电接触，这不同于XPC结构。代替地，单元102形成在金属带112的顶部，该金属带用于经由通道柱116将单元102互连到下层金属化线114。反过来，线114通过接触区柱118完成了单元102到相应的衬底层面存取晶体管(未示出)的连接。较厚的金属硬掩模120用作上金属化层面(未示出)处的位线(未示出)与单元102顶层之间的互连。
与图1所示的存储单元相关的一个问题是MTJ叠层通常被沉积成覆盖的膜，然后(为了最佳的性能和成品率)需要很小对准容许误差的光刻，以使MTJ器件102高精度地相对于下面的特征108或116定位。覆盖膜在许多情形下是不透明的并且是高度反射性的，并防止光刻工具透视到前面的层面(例如图中的M1)。因而，适当的对准工具没有用于对准MTJ元件102的参考图案。图2说明关于图1的早期处理步骤，其中MTJ保护硬掩模120既没有被蚀刻，也没有由光刻限定。由于在形成硬掩模120中使用的硬掩模层126是金属的且不透明，例如，光刻工具被阻止“透视”到通道柱116或M1层面，从而阻止硬掩模图案相对于那些先前层面的精确对准。
在诸如此类的情形中，一种先前用于允许对准的常规方法是产生提供足够视觉对比以允许光刻工具与不透明层对准的表面形貌(例如，其中的凹陷，或从其突出的凸起)。在图3(a)到3(d)中描述了这种常规的方法。图3(a)说明了MRAM器件100的处理步骤，其中通道开口128被限定用于连接到M1的通道柱116(图1、2)。此外，在未用于有源器件的晶片区域(例如对准标记区)内限定另一个凹陷130。应当注意，“对准”凹陷130形成得比通道128更深。因而，通过合适地选择用于凹陷130的金属填充，通道128可以被完全地填充，而没有完全地填充由凹陷130产生的整个对准标记。如同可以看出的那样，凹陷132留在凹陷130中，随后在沉积硬掩模金属膜之后适合于对准的目的。
图3(c)说明金属带、MTJ和硬掩模层(分别是134、136、126)的随后沉积，其中留下的凹陷138仍然由于凹陷132而存在，并提供足够的视觉对比以用作对准特征。然后，如图3(d)中所示，MTJ硬掩模120被图案化，类似于图1，在去除过多的硬掩模金属之后仅有残余的凹陷特征139。
图3(a)到3(d)的常规对准标记形成的一个重要的缺点源自试图既产生初始的对准凹陷130，又留下适合于作为诸如磁隧道结(即不透明的覆盖膜)的器件元件的衬底的超光滑表面(例如小于10埃()的粗糙度)。在图3(a)中产生凹陷130的第一方法是例如通过过蚀刻(overetch)与限定通道116同时限定该凹陷。然后采用金属填充通道116，并进行化学机械平面化(CMP)步骤以隔离通道116形状并留下超光滑的表面。作为代替，第二方法是在通道116被完全地限定、填充和平滑之后，采用附加的光刻掩模和附加的蚀刻步骤形成初始对准凹陷130。
不幸的是，在实施第一方法时，通常遇到CMP浆料残余方面的问题，所述浆料被俘获在对准标记凹陷之中。浆料颗粒非常难以按照清洁的方式去除，并可能引起对准标记边缘的变形，使得光刻工具不能很好地对准。此外，部分浆料残余物可能在随后的处理步骤期间(例如在高温步骤期间)从标记处逸出，从而产生电路缺陷和成品率损失。
第二方法也受其自身缺点的影响，特别是关于使用附加的光刻层面的费用以及设计合适的蚀刻和抗蚀剂去除步骤方面的困难，所述蚀刻和抗蚀剂去除步骤也不应导致衬底的粗糙化达几埃的程度。随着器件基本规则减小，并且随着存储器阵列密度的提高，消除诸如浆料俘获和/或额外的光刻层面引起的费用和成品率损失之类的问题变得越来越重要。由上述内容可见，期望提供一种其中可以可靠地产生超光滑的表面、并且也包括适合于未来的光刻层面对准的凹陷的工艺。
因此，按照本发明的实施方式，公开了一种形成对准结构的方法，该方法使用附加的牺牲金属以防止CMP期间的浆料俘获，并使用附加的(轻微的)蚀刻步骤以在CMP之后去除牺牲金属，而没有粗糙化表面。所使用的特殊步骤是较直接的通用工艺，对于器件制作的成本添加了很少的费用。然而，在按照本发明中描述的特定方式使用时，它们导致了用于形成由不透明材料制成的灵敏元件的理想结构。本发明的各方面也具有如下优点：在选择用于防止浆料俘获的金属方面、以及在选择蚀刻以去除牺牲金属方面具有许多灵活性。
现在参照图4(a)，其中开始示出了已经形成了通道116和初始对准凹陷130的处理步骤，类似于图3(a)。在这方面，应当再次强调下文所讨论的对准形成技术可以用于集成电路制作中的任何有关层面。因而，尽管由于示例性的目的，该对准只制作在M1金属层面上方，但也可以形成在任何合适的位置，在晶片表面处或上方。
如图4(b)所示，该示例性的方法的实施方式使用其中按照多层的方式进行在通道116和初始对准凹陷130中填充金属的方法。第一金属层140被用作通道116的填充材料，而第二金属层142被沉积用作随后形成的对准标记的牺牲柱塞。也可以沉积粘接层以确保牺牲材料(层142)足够好地粘附到通道金属填充(层140)上。可以通过任何数量的手段沉积牺牲材料，包括但不限于物理气相沉积(PVD)、化学气相沉积(CVD)、镀覆等。
在示例性的实施方式中，通道116填充是氮化钽(TaN)，而牺牲材料142是薄Ta(用于粘附的目的)以及之后的铜的双层。然而牺牲层142也可以是任何数量的材料(金属或介质都是可接受的)，并不限于在示例性实施方式中所描述的那些材料，只要所述牺牲层：(1)在对准标记中产生适度的共形填充，以防止CMP期间的浆料俘获；(2)允许对材料的直接CMP；以及(3)可以采用不粗糙化周围的介质表面的轻微蚀刻来去除。
在沉积金属填充材料140、142之后，进行CMP以留下适合于形成灵敏电路元件如磁隧道结的超光滑表面。如图4(c)所示，留下的牺牲材料形成对准标记中的柱塞，以防止在CMP期间俘获浆料颗粒。为了便于按照这种方式的成功CMP步骤，对于通道116的示例性优选材料选择包括TaN，而牺牲柱塞144包括Cu/Ta。然而，再次地，可以使用这些材料的其它选择。
最后，图4(d)说明应用蚀刻以去除牺牲对准标记柱塞144。通过对柱塞144的合适的材料选择，可以采用轻微的蚀刻去除柱塞，而不导致有源器件表面146的粗糙化，否则该粗糙化导致形成灵敏器件时的性能或成品率损失。在此处给出的示例性实施方式中(对于牺牲柱塞144选择铜)，使用合适的介质膜(例如氮化硅)作为通道116周围的绝缘体，使得其对于用于去除柱塞144的蚀刻不敏感。可以从形成的对准标记去除铜而不损害氮化硅表面的任何轻微蚀刻都是合适的。这可以包括但不限于例如稀释的磷酸蚀刻。一旦去除柱塞144，则产生凹陷的对准标记结构148，可以按照常规的处理方法继续沉积不透明膜以及随后使灵敏器件特征与下面的特征对准(具有高精度)。
正如将理解的那样，可以按照如下方式执行上述的技术：特定的灵敏元件可以被放置在相对于硅表面的多个选择的位置，并且对于此，使用术语“M1”不意味着将灵敏元件限制到仅在硅表面上第一布线层面上方的位置。并且，尽管上述的实施方式涉及形成在超光滑衬底上的磁存储元件，但本发明不限于磁存储元件。而是，任何要求光滑衬底并且对于光刻对准也不透明的器件或膜都可以从该方法受益。此外，尽管示例性的实施方式也描述了相对于存储元件水平转置(transposed horizontally)的对准和通道特征，该工艺流程也可用于实现具有各种其它位置的对准特征的工艺(包括通道和对准功能组合成单个特征)。
尽管已经参照优选的一种实施方式或多种实施方式描述了本发明，但本领域的技术人员应当理解可以进行各种变化以及将其要素替换成等价物，而不背离本发明的范围。此外，可以对本发明的教授进行各种变更以适应特定的情形或材料，而不背离其必要的范围。因此，希望本发明不限于作为执行本发明设想的最佳方式而公开的特定实施方式，本发明将包括落入权利要求范围内的所有实施方式。
工业应用性
本发明具有半导体器件处理领域的工业应用性，并具体地涉及诸如磁随机存取存储器(MRAM)的半导体存储器的形成。

Claims (13)

1.一种形成用于半导体器件的对准标记结构(148)的方法，该方法包括：
在半导体器件衬底的选定层面处形成对准凹陷(130)；
在所述选定的衬底层面上方以及在所述对准凹陷(130)内形成第一金属层(140)，其中所述对准凹陷(130)被形成为使得所述第一金属层(140)仅部分地填充所述对准凹陷(130)的深度；
在所述第一金属(140)上方形成第二金属层(142)，使得所述对准凹陷(130)被完全填充；
对所述第二金属层(142)和所述第一金属层(140)平面化，向下达到所述选定的衬底层面，从而在所述对准凹陷内产生所述第二层材料的牺牲柱塞(144)；以及
按照基本上不使所述选定的衬底层面处经平面化后的表面变粗糙的方式去除所述牺牲柱塞(144)。
2.根据权利要求1的方法，其中所述第二金属层(142)具有相对于所述第一金属层(140)的蚀刻选择性。
3.根据权利要求3的方法，其中所述第二金属层(142)还具有相对于围绕所述对准凹陷(130)的介质材料的蚀刻选择性。
4.根据权利要求2的方法，其中：
所述第一金属层(140)包括氮化钽；以及
第二金属层(142)是钽和铜的牺牲双层。
5.根据权利要求2的方法，还包括沉积用于将所述第二金属层(142)粘附到所述第一金属层(140)的粘接层。
6.根据权利要求2的方法，其中所述第二金属层(142)通过以下方式之一来沉积：物理气相沉积(PVD)、化学气相沉积(CVD)和镀覆。
7.根据权利要求2的方法，其中采用稀释磷酸蚀刻去除所述牺牲柱塞(144)。
8.根据权利要求1的方法，其中所述半导体器件包括磁随机存取存储器(MRAM)。
9.根据权利要求8的方法，其中所述MRAM是基于场效应晶体管(FET)的MRAM器件(102)。
10.根据权利要求8的方法，其中所述对准凹陷(130)被形成得比通道(116)更深，该通道用于将MRAM器件的金属带(112)连接到MRAM器件的下金属化层面线(114)。
11.根据权利要求10的方法，其中：
所述选定的器件层面是限定所述金属带(112)的层面；以及
用于形成所述金属带(112)的材料是金属性的且不透明。
12.根据权利要求10的方法，其中所述对准凹陷(130)与所述通道(116)被同时限定，并且所述对准凹陷(130)通过过蚀刻而被完全形成。
13.根据权利要求9的方法，其中所述对准凹陷(130)在形成所述通道(116)之后被限定。
CNB038269627A 2003-06-24 2003-06-24 具有凹陷的对准标记的平面磁隧道结衬底 Expired - Lifetime CN100426476C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2003/019773 WO2005010975A1 (en) 2003-06-24 2003-06-24 Planar magnetic tunnel junction substrate having recessed alignment marks

Publications (2)

Publication Number Publication Date
CN1820359A true CN1820359A (zh) 2006-08-16
CN100426476C CN100426476C (zh) 2008-10-15

Family

ID=34102326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038269627A Expired - Lifetime CN100426476C (zh) 2003-06-24 2003-06-24 具有凹陷的对准标记的平面磁隧道结衬底

Country Status (5)

Country Link
US (1) US7241668B2 (zh)
EP (1) EP1642330A4 (zh)
CN (1) CN100426476C (zh)
AU (1) AU2003243743A1 (zh)
WO (1) WO2005010975A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623456A (zh) * 2011-02-01 2012-08-01 三星电子株式会社 具有参考特征的垂直非易失性存储装置
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104752323A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105336850A (zh) * 2014-06-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mram器件形成工艺中的对准方法
CN111261773A (zh) * 2018-11-30 2020-06-09 联华电子股份有限公司 半导体存储器元件及其制作方法
TWI730799B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 影像感測器的製造方法及對準標記結構

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223612B2 (en) * 2004-07-26 2007-05-29 Infineon Technologies Ag Alignment of MTJ stack to conductive lines in the absence of topography
US7442624B2 (en) * 2004-08-02 2008-10-28 Infineon Technologies Ag Deep alignment marks on edge chips for subsequent alignment of opaque layers
KR100750802B1 (ko) * 2006-07-27 2007-08-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7550379B2 (en) * 2006-10-10 2009-06-23 Asml Netherlands B.V. Alignment mark, use of a hard mask material, and method
US8896136B2 (en) 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
US8772888B2 (en) 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
KR102323357B1 (ko) 2015-07-21 2021-11-09 삼성디스플레이 주식회사 표시 장치
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US10658589B2 (en) * 2018-06-27 2020-05-19 International Business Machines Corporation Alignment through topography on intermediate component for memory device patterning
US11145602B2 (en) * 2020-02-10 2021-10-12 United Microelectronics Corp. Alignment mark structure and method of fabricating the same
US11424403B2 (en) 2020-02-21 2022-08-23 International Business Machines Corporation Magnetoresistive random-access memory cell having a metal line connection
US20220271087A1 (en) * 2021-02-24 2022-08-25 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and method for forming thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567304B2 (zh) * 1972-08-28 1981-02-17
MY109605A (en) * 1990-06-29 1997-03-31 Canon Kk Method for producing semiconductor device having alignment mark.
US6307273B1 (en) 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US6020263A (en) * 1996-10-31 2000-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of recovering alignment marks after chemical mechanical polishing of tungsten
US5899738A (en) * 1997-05-23 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
US5972793A (en) 1997-06-09 1999-10-26 Vanguard International Semiconductor Corporation Photolithography alignment mark manufacturing process in tungsten CMP metallization
US5933744A (en) * 1998-04-02 1999-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment method for used in chemical mechanical polishing process
US6140233A (en) * 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
US6242770B1 (en) 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
TW393725B (en) * 1998-10-22 2000-06-11 United Microelectronics Corp Reproduction method of the alignment mark in the shallow trench isolation process
JP2000294490A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
US6271602B1 (en) 1999-08-31 2001-08-07 Advanced Micro Devices, Inc. Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
JP2001351837A (ja) 2000-06-02 2001-12-21 Nec Corp 半導体装置の製造方法
JP3588582B2 (ja) * 2000-10-20 2004-11-10 松下電器産業株式会社 半導体装置の製造方法
JP4623819B2 (ja) * 2000-12-12 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
US6492269B1 (en) 2001-01-08 2002-12-10 Taiwan Semiconductor Manufacturing Company Methods for edge alignment mark protection during damascene electrochemical plating of copper
US6780775B2 (en) * 2001-01-24 2004-08-24 Infineon Technologies Ag Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
US6709874B2 (en) 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6562691B2 (en) 2001-03-06 2003-05-13 Macronix International Co., Ltd. Method for forming protrusive alignment-mark
JP2002353161A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
US6979526B2 (en) * 2002-06-03 2005-12-27 Infineon Technologies Ag Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US6858441B2 (en) * 2002-09-04 2005-02-22 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
US6972209B2 (en) * 2002-11-27 2005-12-06 International Business Machines Corporation Stacked via-stud with improved reliability in copper metallurgy
US20050196951A1 (en) * 2004-03-08 2005-09-08 Benjamin Szu-Min Lin Method of forming dual damascene structures

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623456A (zh) * 2011-02-01 2012-08-01 三星电子株式会社 具有参考特征的垂直非易失性存储装置
CN102623456B (zh) * 2011-02-01 2016-06-29 三星电子株式会社 具有参考特征的垂直非易失性存储装置
CN104051429A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
US9396973B2 (en) 2013-03-11 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
CN104051429B (zh) * 2013-03-11 2016-12-28 台湾积体电路制造股份有限公司 用于晶圆级封装的方法和装置
CN104752323A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104752323B (zh) * 2013-12-27 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105336850A (zh) * 2014-06-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mram器件形成工艺中的对准方法
CN105336850B (zh) * 2014-06-12 2018-04-10 中芯国际集成电路制造(上海)有限公司 Mram器件形成工艺中的对准方法
CN111261773A (zh) * 2018-11-30 2020-06-09 联华电子股份有限公司 半导体存储器元件及其制作方法
CN111261773B (zh) * 2018-11-30 2023-05-12 联华电子股份有限公司 半导体存储器元件及其制作方法
TWI730799B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 影像感測器的製造方法及對準標記結構

Also Published As

Publication number Publication date
US20060141737A1 (en) 2006-06-29
US7241668B2 (en) 2007-07-10
EP1642330A1 (en) 2006-04-05
AU2003243743A1 (en) 2005-02-14
EP1642330A4 (en) 2011-09-28
WO2005010975A1 (en) 2005-02-03
CN100426476C (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US9525126B1 (en) Magnetic tunnel junction and 3-D magnetic tunnel junction array
CN100426476C (zh) 具有凹陷的对准标记的平面磁隧道结衬底
US11631806B2 (en) Method of integration of a magnetoresistive structure
EP2392029B1 (en) Magnetic tunnel junction comprising a tunnel barrier, pinned layer and top electrode formed in a damascene-type process
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
TWI393281B (zh) 形成磁通道接面裝置之方法
EP2491575B1 (en) Fabrication of mram bit lines
EP1793433B1 (en) Spacer structure in MRAM cell and method of its fabrication
US9722174B1 (en) Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
US20060276034A1 (en) Forming via contacts in MRAM cells
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
US9837603B1 (en) Post-etch encapsulation for a magnetoresistive device
WO2004023551A1 (en) Mram mtj stack to conductive line alignment method
CN108288670B (zh) 磁存储器装置
WO2004114373A2 (en) Stud formation for mram manufacturing
WO2005096371A1 (en) Method of fabricating a mram device
US10770652B2 (en) Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US6551852B2 (en) Method of forming a recessed magnetic storage element
JP2011238679A (ja) 磁気記憶装置の製造方法及び磁気記憶装置
CN1820375A (zh) 用于磁性随机存取存储装置的自对准导电线及其形成方法
US20040105320A1 (en) Semiconductor memory device including magneto resistive element and method of fabricating the same
KR20040015175A (ko) 최소 간격 마그네틱 램 구조를 형성하는 개선된 방법
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081015