JP5843049B2 - Ｅｓｄ保護デバイス - Google Patents

Ｅｓｄ保護デバイス Download PDF

Info

Publication number
JP5843049B2
JP5843049B2 JP2015509950A JP2015509950A JP5843049B2 JP 5843049 B2 JP5843049 B2 JP 5843049B2 JP 2015509950 A JP2015509950 A JP 2015509950A JP 2015509950 A JP2015509950 A JP 2015509950A JP 5843049 B2 JP5843049 B2 JP 5843049B2
Authority
JP
Japan
Prior art keywords
esd protection
protection device
semiconductor substrate
substrate
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015509950A
Other languages
English (en)
Other versions
JPWO2014162795A1 (ja
Inventor
加藤　登
登 加藤
俊幸 中磯
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015509950A priority Critical patent/JP5843049B2/ja
Application granted granted Critical
Publication of JP5843049B2 publication Critical patent/JP5843049B2/ja
Publication of JPWO2014162795A1 publication Critical patent/JPWO2014162795A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電子回路を静電気放電などのサージから保護するＥＳＤ保護デバイスに関する。
各種電子機器にはＩＣが備えられている。このＩＣをＥＳＤ（静電気放電）によって生じるサージから保護するために、ＩＣの入出力部には、例えば特許文献１に記載されているＥＳＤ保護デバイスが接続されている。特許文献１は、半導体基板上に集積回路が形成されたＥＳＤ保護デバイスが開示されていて、ＥＳＤ保護デバイスの小型化を実現している。
特表２００８−５０７１２４号公報
しかしながら、特許文献１に記載のように、半導体基板上に集積回路が形成された構成のＥＳＤ保護デバイスにおいて、半導体基板が露出した状態である場合、半導体基板が外部の導体と接触して、ＥＳＤまたはノイズ電流が半導体基板を介して集積回路へ流れ込み、さらには、ＥＳＤ保護デバイスが接続されている回路（信号ライン）に流れる現象が生じるおそれがある。
そこで、本発明の目的は、外部からのノイズなどの影響を抑制できるＥＳＤ保護デバイスを提供することにある。
本発明は、ＥＳＤ保護回路が形成された半導体基板と、前記半導体基板の第１面に形成され、前記ＥＳＤ保護回路の第１の入出力端と導通している第１の金属膜と、前記半導体基板の第１面に形成され、前記ＥＳＤ保護回路の第２の入出力端と導通している第２の金属膜と、前記半導体基板の第１面に形成され、前記第１の金属膜と第１の外部電極とを導通させ、かつ、前記第２の金属膜と第２の外部電極とを導通させる再配線層と、前記半導体基板の第２面に形成された絶縁性樹脂膜と、を備えることを特徴とする。
この構成では、半導体基板を絶縁性樹脂膜で保護されるので、半導体基板が外部導体と接触しても、ノイズ（電流）が半導体基板を介して流れ込むことはない。
前記絶縁性樹脂膜は熱可塑性樹脂の膜であることが好ましい。
この構成では、例えばダイシングにより、ウェハーから個別のＥＳＤ保護デバイスを分離する場合に、絶縁性樹脂膜が、ダイシング時の熱により半導体基板の側面へ流れだし、半導体基板の第２面だけでなく、側面をも絶縁性樹脂膜で保護できる。
前記絶縁性樹脂膜は複数層形成されていて、複数層のうち、前記半導体基板寄りの少なくとも一層は熱硬化性樹脂であることが好ましい。
この構成では、ダイシング時の熱により絶縁性樹脂膜が溶けて膜厚が薄くなる箇所が生じても、熱硬化性樹脂で、半導体基板の露出が防止できる。
前記絶縁性樹脂膜は前記再配線層に含まれる樹脂層と同じ厚みであることが好ましい。
この構成では、半導体基板の熱収縮の影響による反りを抑制でき、半導体基板の精密なダイシングを行える。
本発明によれば、半導体基板を絶縁性樹脂膜で保護することで、半導体基板が外部導体と接触して、ノイズ（電流）が半導体基板を介して流れ込むことを防止できる。
実施形態に係るＥＳＤ保護デバイスの正面断面図 Ｓｉ基板に形成されたＥＳＤ保護回路の平面構成を示す図 ＥＳＤ保護回路の回路図 ＥＳＤ保護デバイスに流れる電流経路を示す図 ＥＳＤ保護デバイスに流れる電流経路を示す図 絶縁性樹脂膜を熱可塑性とした場合の、ＥＳＤ保護デバイスの切断部分を示す概略図 絶縁性樹脂膜を複数層形成した場合のＥＳＤ保護デバイスの断面図 実施形態に係るＥＳＤ保護デバイスの別の例の正面断面図 実施形態に係るＥＳＤ保護デバイスの接続例を示す図 実施形態に係るＥＳＤ保護デバイスの接続例を示す図
図１は本実施形態に係るＥＳＤ保護デバイスの正面断面図である。ＥＳＤ保護デバイス１は、ＣＳＰ（Chip Size Package）タイプのデバイスであり、ダイオードおよびツェナーダイオードを含むＥＳＤ保護回路１０Ａが構成されたＳｉ基板１０に、複数の樹脂層等を含む再配線層２０が形成されている。Ｓｉ基板１０は、本発明に係る半導体基板に相当するが、本発明に係る半導体基板はＳｉ基板には限定されず、ＧａＡｓ基板などであってもよい。
図２ＡはＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａの平面構成を示す図であり、図２ＢはＥＳＤ保護回路１０Ａの回路図である。Ｓｉ基板１０はｐ型基板であり、その表面にはｐ型エピタキシャル層が形成され、このｐエピタキシャル層内にｎウェル、ｐウェルが順に形成され、これらのウェルとｐ型拡散層またはｎ型拡散層によって、Ｓｉ基板１０にダイオードおよびツェナーダイオードが形成されている。
本実施形態では、Ｓｉ基板１０の表面に、ダイオードＤ１ａ，Ｄ１ｂ，Ｄ３ａ，Ｄ３ｂが形成されている。そして、Ｓｉ基板１０の厚み方向に、ダイオードＤ２，Ｄ４およびツェナーダイオードＤｚが形成されている。これら各素子は、図２Ｂに示す回路を形成している。なお、図２Ｂでは、ダイオードＤ１ａ、Ｄ１ｂを一つのダイオードＤ１として表し、ダイオードＤ３ａ，Ｄ３ｂを一つのダイオードＤ３として表している。
形成されたダイオードＤ１，Ｄ２は順方向が揃って直列接続され、ダイオードＤ３，Ｄ４は順方向が揃って直列接続されている。また、直列接続したダイオードＤ１，Ｄ２およびダイオードＤ３，Ｄ４それぞれは、順方向が揃ってツェナーダイオードＤｚに対し並列接続されている。さらに、ダイオードＤ１，Ｄ４の形成位置の間およびダイオードＤ２，Ｄ３の形成位置の間に、ツェナーダイオードＤｚが介在している。形成されたダイオードＤ１ａ，Ｄ１ｂとダイオードＤ２との接続点が、ＥＳＤ保護回路１０Ａの第１の入出力端となり、Ｓｉ基板１０に形成されたＡｌパッド（以下、パッドという。）Ｐ１に接続している。また、形成されたダイオードＤ３ａ，Ｄ３ｂとダイオードＤ４との接続点が、ＥＳＤ保護回路１０Ａの第２の入出力端となり、Ｓｉ基板１０に形成されたＡｌパッド（以下、パッドという。）Ｐ２に接続している。パッドＰ１，Ｐ２は、本発明に係る第１の金属膜および第２の金属膜に相当する。
Ｓｉ基板１０の表層に形成された再配線層２０は、パッドＰ１，Ｐ２の一部を覆うように、Ｓｉ基板１０の表面に形成されたＳｉＮ保護膜（不図示）と、ＳｉＮ保護膜を覆う樹脂層２１とを含んでいる。ＳｉＮ保護膜はスパッタリングにより形成され、樹脂層２１は、エポキシ系（またはポリイミド系）ソルダージレストのスピンコーティングにより形成されている。ＳｉＮ保護膜および樹脂層２１には、パッドＰ１，Ｐ２の一部を露出させる開口（コンタクトホール）が形成されている。
このコンタクトホールおよびそのコンタクトホール周辺領域には、ＴｉおよびＣｕからなる層が形成されていて、この層が層間配線２１Ａ，２１Ｂを構成している。層間配線２１Ａ，２１Ｂ層の表面の一部にはＣｕからなる柱状の層内電極２２Ａ，２２Ｂが形成されている。層内電極２２Ａ，２２Ｂは、エポキシ系（またはポリイミド系）樹脂からなる樹脂層２３中に立てられている。
層間配線２１Ａ，２１Ｂの表面には、Ｎｉ／ＡｕまたはＮｉ／Ｓｎなどの金属めっき膜２３Ａ，２３Ｂが形成されている。金属めっき膜２３Ａ，２３Ｂは、層内電極２２Ａ，２２Ｂと導通している。ＥＳＤ保護デバイス１は、この金属めっき膜２３Ａ，２３Ｂが、プリント配線板などのマザーボードへの接続面側となるように、マザーボードに実装される。また、本実施形態では、金属めっき膜２３Ａは、マザーボードの信号ライン用端子電極に接続され、金属めっき膜２３Ｂは、グランド用端子電極に接続される。
Ｓｉ基板１０の裏面（再配線層２０が形成された面とは反対側の面）には、例えば、１ＭΩ・ｃｍの抵抗率を有するエポキシ樹脂などのソルダーレジストが塗布されることで、絶縁性樹脂膜３０が形成されている。絶縁性樹脂膜３０を形成することで、外部からの電流がＥＳＤ保護デバイス１に影響を及ぼすことを防止できる。以下に、図２および図３を用いて、ＥＳＤ保護デバイス１の動作原理と共に説明する。
図３Ａおよび図３Ｂは、ＥＳＤ保護デバイス１に流れる電流経路を示す図である。なお、図３Ａでは、再配線層２０の図示は省略している。
上述のように、ＥＳＤ保護回路１０Ａの第１の入出力端に繋がるパッドＰ１は信号ラインに接続され、第２の入出力端に繋がるパッドＰ２はグランドに接続される。信号ラインからパッドＰ１へ入力されたサージ電流は、図３Ａおよび図３Ｂの破線経路に示すように、ダイオードＤ１、ツェナーダイオードＤｚからダイオードＤ４を通り、パッドＰ２へと流れる。そして、パッドＰ２から、ＥＳＤ保護デバイス１が接続されるマザーボードのグランドへ放電される。
上述したように、ＥＳＤ保護回路１０Ａの各素子は、ｐ型基板であるＳｉ基板１０に形成されている。このため、仮に絶縁性樹脂膜３０が形成されておらず、ＥＳＤ保護デバイス１のＳｉ基板１０に外部導体が接触すると、その外部導体から、Ｓｉ基板１０に電流Ｉoutが流入されるおそれがある。この場合、電流Ｉoutが、図３Ｂに示すように、ダイオードＤ２，Ｄ４からパッドＰ１，Ｐ２へ流入され、そこから信号ラインへ流れ込むおそれがある。この場合、信号ラインからのサージ電流をグランドへ放電するといったＥＳＤ保護デバイス１の機能が損なわれる。本発明によれば、Ｓｉ基板１０に絶縁性樹脂膜３０を形成することで、電流ＩoutのＳｉ基板１０への流入を防止できる。
なお、ＥＳＤ保護デバイス１は双方向型であって、例えば、パッドＰ２からサージ電流が入力された場合には、ダイオードＤ３、ツェナーダイオードＤｚ、ダイオードＤ２を通り、パッドＰ１からグランドへ放電される。
また、絶縁性樹脂膜３０は、再配線層２０とほぼ同じ厚みである。ＥＳＤ保護デバイス１は、シリコンウェハ上に集積回路が形成された状態でダイサーにより切削されて形成（チップ化）される。仮に絶縁性樹脂膜３０が形成されていない場合、絶縁性樹脂膜３０の硬化時にシリコンウェハは再配線層２０側に引っ張られて反りが生じ、シリコンウェハを平面状態でダイシングできないおそれがある。そこで、再配線層２０とほぼ同じ厚さで同材料の絶縁性樹脂膜３０を、Ｓｉ基板１０の裏面に形成することで、シリコンウェハの反りを抑制し、シリコンウェハを平坦な状態でダイシングすることができる。また、絶縁性樹脂膜３０により、Ｓｉ基板１０のチッピングを防止できる。なお、絶縁性樹脂膜３０の厚さは、再配線層２０と同じ厚さに限定されない。
この絶縁性樹脂膜３０は、熱可塑性であってもよく、この場合、電流Ｉoutによる影響をさらに抑制できる場合がある。図４は、絶縁性樹脂膜３０を熱可塑性とした場合の、ＥＳＤ保護デバイス１の切断部分を示す概略図である。シリコンウェハ上に集積回路が形成された状態でダイサーにより切削されて、ＥＳＤ保護デバイス１が形成（チップ化）される際に、図４に示すように、ダイシングの際の発熱によって、絶縁性樹脂膜３０がＳｉ基板１０の側面に垂れる。これにより、Ｓｉ基板１０の裏面だけでなく、側面も絶縁性樹脂膜３０により絶縁保護することができる。
また、Ｓｉ基板１０の裏面には、絶縁性樹脂膜を複数層形成するようにしてもよい。図５は、絶縁性樹脂膜を複数層形成した場合のＥＳＤ保護デバイスの断面図である。この例では、Ｓｉ基板１０の裏面に、熱硬化性樹脂３１が形成され、さらに、熱可塑性樹脂３２が形成されている。この場合、ダイシング時の熱により熱可塑性樹脂３２が溶けて膜厚が薄くなる箇所が生じても、熱硬化性樹脂３１で、Ｓｉ基板１０の露出が防止できる。
なお、絶縁性樹脂膜を三層以上形成してもよい。この場合、Ｓｉ基板１０の露出を防止するために、Ｓｉ基板１０寄りの少なくとも一層が熱硬化性樹脂であることが好ましい。
図６は本実施形態に係るＥＳＤ保護デバイス１の別の例の正面断面図である。ＥＳＤ保護デバイス１Ａは、図１と同様に、ＥＳＤ保護回路１０Ａが構成されたＳｉ基板１０を有し、そのＳｉ基板１０に再配線層４０が形成されてなる。
Ｓｉ基板１０の表層に形成された再配線層４０は、パッドＰ１，Ｐ２の周縁部の一部を覆うように、Ｓｉ基板１０の表面に形成されたＳｉＮ（又はＳｉＯ２）保護膜４１と、ＳｉＮ保護膜４１およびパッドＰ１，Ｐ２を覆う樹脂層４２とを含んでいる。ＳｉＮ保護膜４１はスパッタリングにより形成され、樹脂層４２は、エポキシ系（またはポリイミド系）ソルダージレストのスピンコーティングにより形成されている。樹脂層４２には、パッドＰ１，Ｐ２の一部を露出させるコンタクトホールが形成されている。
このコンタクトホールおよびその周辺領域には、Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂが形成されている。Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂは、Ｓｉ基板１０の表面に対向する平面部分を有し、かつ、樹脂層４２のコンタクトホールを通じてパッドＰ１，Ｐ２に導通している。Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂは、ＥＳＤ保護デバイス１Ａのサージ電流（ＥＳＤ電流）の電流経路である。
Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂの平面部分の一部には、Ａｕ／Ｎｉからなる外部電極４４Ａ，４４Ｂが形成されている。外部電極４４Ａ，４４Ｂが形成されるＴｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂの部分は、エッチングされてＣｕが露出されていて、外部電極４４Ａ，４４Ｂは、露出したＣｕ部分に選択的めっきされている。この外部電極４４Ａ，４４Ｂは、ＥＳＤ保護デバイス１の入出力端子用の端子電極であり、例えば、図１に示す金属めっき膜２３Ａ，２３Ｂに相当する。
再配線層４０は、樹脂層４２にさらに形成された樹脂層４６を含んでいる。樹脂層４６は、例えば低誘電率のエポキシ樹脂（または、ポリイミド樹脂、液晶ポリマー等）の層である。なお、Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂは表層にＴｉを有しているため、Ｔｉ／Ｃｕ／Ｔｉ電極４３Ａ，４３Ｂと樹脂層４６との接合強度は高い。この樹脂層４６には、外部電極４４Ａ，４４Ｂの一部を露出させる開口４６Ａ，４６Ｂが形成されている。
Ｓｉ基板１０の裏面には、例えば、１ＭΩ・ｃｍの抵抗率を有するエポキシ樹脂などのソルダーレジストが塗布されることで、絶縁性樹脂膜５０が形成されている。絶縁性樹脂膜５０は、再配線層４０とほぼ同じ厚みである。絶縁性樹脂膜５０を形成することで、外部からの電流がＥＳＤ保護デバイス１Ａに影響を及ぼすことを防止できる。また、絶縁性樹脂膜５０を形成することで、製造時のシリコンウェハの反りを抑制できる。
図７Ａおよび図７Ｂは、本実施形態に係るＥＳＤ保護デバイス１の接続例を示す図である。ＥＳＤ保護デバイス１は電子機器に搭載される。電子機器の例として、ノートＰＣ、タブレット型端末装置、携帯電話機、デジタルカメラ、携帯型音楽プレーヤなどが挙げられる。
図７Ａでは、Ｉ／Ｏポート１００と保護すべきＩＣ１０１とを接続する信号ラインと、ＧＮＤとの間にＥＳＤ保護デバイス１を接続した例を示す。Ｉ／Ｏポート１００は、例えばアンテナが接続されるポートである。本実施形態に係るＥＳＤ保護デバイス１は双方向型であって、第１入出力端および第２入出力端の何れが入力側であってもよい。例えば第１入出力端を入力側とした場合、信号ラインに第１入出力端が接続され、第２入出力端がＧＮＤに接続される。
図７Ｂでは、コネクタ１０２とＩＣ１０１とを接続する信号ラインと、ＧＮＤラインとの間にＥＳＤ保護デバイス１を接続した例を示す。この例の信号ラインは、例えば、高速伝送線路（差動伝送線路）であって、複数の信号ラインそれぞれと、ＧＮＤラインとの間にＥＳＤ保護デバイス１が接続されている。
以上説明したように、本実施形態に係るＥＳＤ保護デバイス１では、Ｓｉ基板１０に絶縁性樹脂膜３０を形成することで、Ｓｉ基板１０が外部導体と接触して、Ｓｉ基板１０を通じて信号ラインにノイズ（電流）が流れ込むことを防止できる。
１，１Ａ−ＥＳＤ保護デバイス
１０−Ｓｉ基板
１０Ａ−ＥＳＤ保護回路
２０−再配線層
２１−樹脂層
２１Ａ，２１Ｂ−層間配線
２２Ａ，２２Ｂ−層内電極
２３−樹脂層
２３Ａ−金属めっき膜（第１の外部電極）
２３Ｂ−金属めっき膜（第２の外部電極）
３０−絶縁性樹脂膜
３１−熱硬化性樹脂
３２−熱可塑性樹脂
４０−再配線層
４１−ＳｉＮ保護膜
４２−樹脂層
４３Ａ，４３Ｂ−Ｔｉ／Ｃｕ／Ｔｉ電極
４４Ａ，４４Ｂ−外部電極
４６−樹脂層
４６Ａ，４６Ｂ−開口
５０−絶縁性樹脂膜
Ｐ１−パッド（第１の金属膜）
Ｐ２−パッド（第２の金属膜）
Ｄ１〜Ｄ４−ダイオード
Ｄｚ−ツェナーダイオード

Claims (5)

  1. ＥＳＤ保護回路が形成された半導体基板と、
    前記半導体基板の第１面に形成され、前記ＥＳＤ保護回路の第１の入出力端と導通している第１の金属膜と、
    前記半導体基板の第１面に形成され、前記ＥＳＤ保護回路の第２の入出力端と導通している第２の金属膜と、
    前記半導体基板の第１面に形成され、前記第１の金属膜と第１の外部電極とを導通させ、かつ、前記第２の金属膜と第２の外部電極とを導通させる再配線層と、
    前記半導体基板の第２面の全面に、前記半導体基板に直接形成された絶縁性樹脂膜と、
    を備え、
    前記ＥＳＤ保護回路は、少なくとも前記半導体基板の厚み方向に形成された複数のダイオードを有する、
    ＥＳＤ保護デバイス。
  2. 前記絶縁性樹脂膜は熱可塑性樹脂の膜である、請求項１に記載のＥＳＤ保護デバイス。
  3. 前記絶縁性樹脂膜は複数層形成されていて、複数層のうち、前記半導体基板寄りの少なくとも一層は熱硬化性樹脂である、
    請求項１または２に記載のＥＳＤ保護デバイス。
  4. 前記第１および前記第２の金属膜と、前記第１および前記第２の外部電極との間に樹脂層を有する、
    請求項１〜３のいずれかに記載のＥＳＤ保護デバイス。
  5. 前記絶縁性樹脂膜は前記樹脂層と同じ厚みである、請求項４に記載のＥＳＤ保護デバイス。
JP2015509950A 2013-04-05 2014-02-25 Ｅｓｄ保護デバイス Active JP5843049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015509950A JP5843049B2 (ja) 2013-04-05 2014-02-25 Ｅｓｄ保護デバイス

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013079978 2013-04-05
JP2013079978 2013-04-05
JP2013126659 2013-06-17
JP2013126659 2013-06-17
JP2015509950A JP5843049B2 (ja) 2013-04-05 2014-02-25 Ｅｓｄ保護デバイス
PCT/JP2014/054403 WO2014162795A1 (ja) 2013-04-05 2014-02-25 Ｅｓｄ保護デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015221759A Division JP6269639B2 (ja) 2013-04-05 2015-11-12 Ｅｓｄ保護デバイス

Publications (2)

Publication Number Publication Date
JP5843049B2 true JP5843049B2 (ja) 2016-01-13
JPWO2014162795A1 JPWO2014162795A1 (ja) 2017-02-16

Family

ID=51658099

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015509950A Active JP5843049B2 (ja) 2013-04-05 2014-02-25 Ｅｓｄ保護デバイス
JP2015221759A Active JP6269639B2 (ja) 2013-04-05 2015-11-12 Ｅｓｄ保護デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015221759A Active JP6269639B2 (ja) 2013-04-05 2015-11-12 Ｅｓｄ保護デバイス

Country Status (4)

Country Link
US (2) US9741709B2 (ja)
JP (2) JP5843049B2 (ja)
CN (2) CN205452284U (ja)
WO (1) WO2014162795A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5843045B2 (ja) 2013-02-28 2016-01-13 株式会社村田製作所 半導体装置
CN205081096U (zh) 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
JPWO2014132938A1 (ja) 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件
JP6668771B2 (ja) * 2016-01-18 2020-03-18 株式会社村田製作所 電子部品
CN209249442U (zh) * 2017-08-10 2019-08-13 株式会社村田制作所 Esd保护器件以及信号传输线路
JP6929820B2 (ja) 2018-05-23 2021-09-01 ミネベアミツミ株式会社 回路基板、モータユニット、およびファン
JP7154913B2 (ja) 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252309A (ja) * 2001-02-23 2002-09-06 Denso Corp 半導体チップのパッケージ構造及びパッケージ方法
JP2009016882A (ja) * 2008-10-20 2009-01-22 Panasonic Corp 半導体装置およびその製造方法
WO2012023394A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906576B2 (ja) 1990-05-11 1999-06-21 日産自動車株式会社 半導体装置
FR2683947B1 (fr) 1991-11-18 1994-02-18 Sgs Thomson Microelectronics Sa Diode de protection monolithique basse tension a faible capacite.
JPH05266123A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 論理シミュレーション方法及び論理シミュレータ
JPH05268123A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 双方向給電回路
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH1154708A (ja) 1997-08-06 1999-02-26 Mitsubishi Electric Corp 半導体集積回路装置
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
JP2002270720A (ja) 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003124222A (ja) 2001-10-11 2003-04-25 Hitachi Ltd 半導体装置
JP3778152B2 (ja) 2002-09-27 2006-05-24 株式会社デンソー ダイオード
JP3945380B2 (ja) 2002-11-08 2007-07-18 カシオ計算機株式会社 半導体装置およびその製造方法
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004281898A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3983205B2 (ja) 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP2005340573A (ja) 2004-05-28 2005-12-08 Fujikura Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
EP1617473A1 (en) 2004-07-13 2006-01-18 Koninklijke Philips Electronics N.V. Electronic device comprising an ESD device
JP4735929B2 (ja) 2004-08-03 2011-07-27 株式会社村田製作所 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP4547247B2 (ja) 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7781826B2 (en) 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US7468545B2 (en) 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7489488B2 (en) 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
JP2007123538A (ja) 2005-10-27 2007-05-17 Matsushita Electric Ind Co Ltd サージ保護用半導体装置及びその製造方法
TWI303872B (en) 2006-03-13 2008-12-01 Ind Tech Res Inst High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
JP4267660B2 (ja) 2006-12-05 2009-05-27 日本特殊陶業株式会社 多層配線基板及び素子搭載装置
JP5118982B2 (ja) 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7579632B2 (en) 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
JP5301231B2 (ja) 2008-09-30 2013-09-25 株式会社テラミクロス 半導体装置
US8089095B2 (en) 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP4794615B2 (ja) 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
CN102341904A (zh) 2009-03-02 2012-02-01 株式会社村田制作所 反熔丝元件
US8456856B2 (en) 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP2010278040A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8710645B2 (en) * 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
CN203242609U (zh) 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
US8217462B2 (en) 2010-09-22 2012-07-10 Amazing Microelectronic Corp. Transient voltage suppressors
TWI403423B (zh) 2010-12-02 2013-08-01 Cal Comp Electronics & Comm Co 功能選項設定方法與應用其之多功能事務機
JP6002880B2 (ja) 2011-01-20 2016-10-05 株式会社ユピテル 電源制御装置
JP2012182381A (ja) 2011-03-02 2012-09-20 Panasonic Corp 半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JPWO2014132938A1 (ja) 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252309A (ja) * 2001-02-23 2002-09-06 Denso Corp 半導体チップのパッケージ構造及びパッケージ方法
JP2009016882A (ja) * 2008-10-20 2009-01-22 Panasonic Corp 半導体装置およびその製造方法
WO2012023394A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス

Also Published As

Publication number Publication date
JPWO2014162795A1 (ja) 2017-02-16
WO2014162795A1 (ja) 2014-10-09
US10020298B2 (en) 2018-07-10
US9741709B2 (en) 2017-08-22
CN205452284U (zh) 2016-08-10
CN205104477U (zh) 2016-03-23
JP6269639B2 (ja) 2018-01-31
JP2016058745A (ja) 2016-04-21
US20170317069A1 (en) 2017-11-02
US20150371984A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
JP6269639B2 (ja) Ｅｓｄ保護デバイス
JP5617980B2 (ja) Ｅｓｄ保護デバイス
JP6265256B2 (ja) 半導体装置およびｅｓｄ保護デバイス
JP4659488B2 (ja) 半導体装置及びその製造方法
JP5796692B2 (ja) Ｅｓｄ保護デバイス
JP6098697B2 (ja) 半導体装置
JP2008205145A (ja) 半導体装置およびその製造方法
JP2011086829A (ja) 半導体パッケージ及びその製造方法
TWM601902U (zh) 具有靜電放電保護的積體電路裝置
KR20100094943A (ko) 반도체 장치
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2014167987A (ja) 半導体装置
WO2014192429A1 (ja) 半導体装置
JP2009111333A (ja) 半導体装置
JP2007134552A (ja) 半導体装置
JP6098230B2 (ja) 半導体装置
WO2014192430A1 (ja) 半導体装置
JP2007318060A (ja) 半導体装置及びその製造方法
KR101140068B1 (ko) 메모리 카드 및 그 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5843049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150