JP2020537340A - 半導体デバイスにおけるリードフレーム - Google Patents

半導体デバイスにおけるリードフレーム Download PDF

Info

Publication number
JP2020537340A
JP2020537340A JP2020519680A JP2020519680A JP2020537340A JP 2020537340 A JP2020537340 A JP 2020537340A JP 2020519680 A JP2020519680 A JP 2020519680A JP 2020519680 A JP2020519680 A JP 2020519680A JP 2020537340 A JP2020537340 A JP 2020537340A
Authority
JP
Japan
Prior art keywords
openings
lead frame
bumps
metal strip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020519680A
Other languages
English (en)
Other versions
JP2020537340A5 (ja
JP7197849B2 (ja
Inventor
ケイ コドゥリ スリーニーバサン
ケイ コドゥリ スリーニーバサン
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2020537340A publication Critical patent/JP2020537340A/ja
Publication of JP2020537340A5 publication Critical patent/JP2020537340A5/ja
Application granted granted Critical
Publication of JP7197849B2 publication Critical patent/JP7197849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14163—Random layout, i.e. layout with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一例において、リードフレーム（１０２）を備える半導体パッケージを形成する方法が、曲線状であり得る第１の複数の開口（１１８）を形成するために、切断パターン（１４６）に従って第１の深さまで、レーザーを用いるなどして、金属ストリップ（１３８）の第１の側（１２８）を切断することを含む。この方法は更に、第２の複数の開口（１２０）を形成するために、フォトレジストパターンに従って第２の深さまで金属ストリップ（１３８）の第２の側（１３０）をエッチングすることを含む。第１の複数の開口（１１８）の少なくとも幾つかが、第２の複数の開口（１２０）の少なくとも幾つかと流体連通して、複数のリードフレームリード（１１６）を形成する。第１の深さは、金属ストリップ（１３８）の高さより浅く、第２の深さもこの高さより浅い。

Description

本願は、概して半導体デバイスに関し、より詳細には半導体デバイスにおけるリードフレームに関する。
幾つかのタイプの半導体パッケージにおいて、半導体ダイは、複数の相互接続バンプ又はポストを介して、直接的に、リードフレームに取り付けられる。複数の相互接続バンプは、半導体ダイをリードフレームに電気的に接続する。半導体ダイにおける各相互接続バンプのコンタクト表面エリアは、大抵、リードフレームにおける相互接続バンプのコンタクト表面エリアと同じ寸法である。
一例において、半導体パッケージを形成する方法が、半導体パッケージのためのリードフレームを形成することを含み、リードフレームを形成することは、切断パターンに従って金属ストリップの第１の側を深さＤ１まで切断して、第１の側に延在する第１の複数の開口を形成することを含む。深さＤ１は金属ストリップの高さＨより浅い。深さＤ１は、金属ストリップの第１の側から、第１の側とは反対の第２の側に向かっている。リードフレームを形成する方法は、金属ストリップの第２の側に延在する第２の複数の開口を形成するため、金属ストリップの第２の側をフォトレジストパターンに従って深さＤ２までエッチングすることを更に含み、深さＤ２は金属ストリップの高さＨより浅い。第１の複数の開口の少なくとも幾つかが、第２の複数の開口の上にあり、第２の複数の開口の少なくとも幾つかと流体連通して、リードフレーム上に複数のリードを形成する。第１の側を切断するための切断パターンは非線形部を含む。
半導体パッケージを形成するための方法は更に、半導体ダイと、リードフレームの複数のリード上の複数のバンプランディングサイトとの間で複数のバンプを結合することを含む。複数のバンプの少なくとも幾つかが、複数のリードの少なくとも最後のリードに沿った端部から見ると重なり合うように見える。また、半導体パッケージを形成するための方法は、半導体パッケージを形成するため、半導体ダイの少なくとも一部と、リードフレームの少なくとも一部とをモールディング化合物で覆うことを含む。
別の例によると、半導体パッケージを形成する方法が、半導体パッケージのためのリードフレームを形成することを含む。リードフレームを形成するこの工程は、金属ストリップの第１の側へ延在する第１の複数の開口を形成するため、切断パターンに従って金属ストリップの第１の側を切断することを含む。金属ストリップは、第１の側及び第２の側を有する。第２の側は第１の側とは反対側であり、金属ストリップは、第１の側と第２の側との間に高さＨを有する。リードフレームを形成することは更に、金属ストリップの第２の側にフォトレジストを適用することと、フォトレジストパターンに従って金属ストリップの第２の側に化学的エッチングを適用して、金属ストリップの第２の側へ延在する第２の複数の開口を形成することとを含み、第２の複数の開口の少なくとも一部が第１の複数の開口と整合する。第２の側からのエッチングによって深さＤ２が形成され、深さＤ２は金属ストリップの高さＨより小さい。
リードフレームを形成することは、金属ストリップの第２の側からフォトレジストを取り除くことも含む。金属ストリップの第１の側を切断することは、複数のバンプランディングサイトを有する複数のリードを形成することに関与し、これらは、対応するバンプのベースを受けるためのサイトである。また、この方法は、半導体ダイとリードフレーム上の複数のバンプランディングサイトとの間で複数のバンプを結合することを含む。複数のバンプの少なくとも幾つかが、複数のリードの少なくとも幾つかに沿った端部から見ると重なり合うように見える。また、この方法は半導体パッケージを形成するために、半導体ダイとリードフレームの少なくとも一部をモールディング化合物で覆うことを含む。
別の例によると、半導体パッケージが金属リードフレームを含み、金属リードフレームは、第１の側及び第１の側とは反対の第２の側を有する金属ストリップと、第１の側から金属ストリップ内へ部分的に延在し、第１の側に沿って延在する第１の複数の開口とを含む。第１の複数の開口の各々は、５０ミクロン又はそれより小さい横方向幅Ｗ１を有する。金属リードフレームは更に、第２の側から金属ストリップ内へ部分的に延在し、第２の側に沿って延在する第２の複数の開口を含み、第２の複数の開口の各々は、横方向幅Ｗ１より大きい横方向幅Ｗ２を有する。第１の複数の開口は、第２の複数の開口と交差して複数のリードを形成する。第１の複数の開口は、非線形であり、第２の複数の開口の上にある。また、金属リードフレームは、複数のリード上のリードフレームの第１の側に複数のバンプランディングサイトを含む。
半導体パッケージは更に、幅Ｗ３を有する複数の電力バンプであって、リードフレーム上の複数のバンプランディングサイトの少なくとも幾つかから半導体ダイ上のサイトまで延在する、複数の電力バンプと、幅Ｗ４を有する複数の信号バンプであって、リードフレーム上の複数のバンプランディングサイトの少なくとも幾つかから半導体ダイ上のサイトまで延在する、複数の信号バンプと、リードフレームの少なくとも一部及び半導体ダイの少なくとも一部を覆うモールディング化合物とを含む。Ｗ３はＷ４より大きく、複数の電力バンプの少なくとも幾つかと複数のバンプの少なくとも幾つかとは、複数のリードの少なくとも一つに沿った端部から見たときに重なり合うように見える。
更に別の例に従って、半導体パッケージが、第１の側と、第１の側とは反対の第２の側とを含むリードフレーム、及び、第１の側からの第１の複数の開口と、第２の側からの第２の複数の開口とを含む。第２の複数の開口の各々は、第１の複数の開口の各々より広く、第１の複数の開口の各々は、リードフレームの上面図から見て非線形である。また、半導体パッケージは、複数の第１のバンプ及び複数の第２のバンプを介してリードフレームに電気的に接続される半導体ダイを含む。複数の第１のバンプの各々は、半導体パッケージの所与の平面上の第２の複数のバンプの各々のエリアよりも大きいエリアを含む。第１の複数バンプのうちの少なくとも一つが、半導体パッケージの側面図から見たとき第２の複数のバンプのうちの少なくとも一つと重なる。その他の例及び配置も本明細書に開示される。
例示の半導体パッケージの概略の部分的に切断された斜視図である。
図１の半導体パッケージの一部の立面概略正面図である。
図２Ａの半導体パッケージの概略上面図である。
断面立面図で示される、例示のリードフレームを形成するためのプロセス工程を示す概略図である。 断面立面図で示される、例示のリードフレームを形成するためのプロセス工程を示す概略図である。 断面立面図で示される、例示のリードフレームを形成するためのプロセス工程を示す概略図である。 断面立面図で示される、例示のリードフレームを形成するためのプロセス工程を示す概略図である。 断面立面図で示される、例示のリードフレームを形成するためのプロセス工程を示す概略図である。
例示の半導体パッケージの一部の概略斜視図である。
図４Ａの半導体パッケージの概略の立面正面図である。
図４Ａの半導体パッケージの概略上面図である。
隠れたリードを介して示された開口を有する図４Ａの半導体パッケージの概略上面図である。
例示の半導体パッケージの一部の概略上面図である。
例示の半導体パッケージの一部の概略上面図である。
例示の半導体パッケージの一部の概略上面図である。
例示の半導体パッケージの一部の概略上面図である。
例示の半導体パッケージの一部の概略上面図である。
半導体パッケージを形成する例示の方法である。
幾つかの半導体パッケージは、半導体ダイが、複数の相互接続バンプ、ピラー、又はポストを介して、リードフレームに直接的に取り付けられるように構成される。このタイプのパッケージングは、ワイヤボンディングを用いるその他のタイプのリード（leaded）パッケージよりも改善された電気的及び熱的性能を提供し得る。また、半導体ダイをリードフレームに接続するワイヤボンドをなくすことにより、パッケージ寄生を抑えることができる。
しかしながら、半導体ダイは、概して、リードフレームと比較して、相互接続バンプに接続するために利用可能な表面エリアがより小さい。そして、電子機器の普及と機能性の増加に伴い、半導体ダイの寸法を更に低減することが望ましい。その結果、半導体ダイが縮小するにつれて、相互接続バンプ接続に利用可能な表面エリアの量も減る。相互接続バンプ接続のための半導体ダイ上で利用可能な表面エリアは、相互接続バンプの直径寸法と、半導体ダイをリードフレームに接続するために用いられ得る相互接続バンプの数とを決定する要因の１つである。
相互接続バンプは均一な円筒形状を有しており、例えば、相互接続バンプの直径は、相互接続バンプのダイ側とリードフレーム側との間で均一である。そのため、そのダイ接続側における相互接続バンプコンタクト表面エリアは、そのリードフレーム接続側におけるそのコンタクト表面エリアと同じである。相互接続バンプの直径を小さくすると、半導体ダイだけでなくリードフレーム上の相互接続バンプのコンタクト表面エリアも減る。
リードフレーム上の相互接続バンプのコンタクト表面エリアの低減は、電力及び電流密度を、相互接続バンプとリードフレームとの間の接合において増大させる傾向がある。電力及び電流密度を増加させることは、相互接続バンプとリードフレームとの間の接合におけるエレクトロマイグレーションに起因して、より高い温度及び早期の欠陥をもたらす可能性がある。相互接続バンプをリードフレームに取り付けるために用いられるはんだ材料は、相互接続バンプをリードフレームに取り付ける際に用いられるはんだ材料の特性により、エレクトロマイグレーションの問題に寄与し得る。
しかしながら、リードフレーム上の相互接続バンプコンタクト表面エリアの低減は、唯一の起こり得る問題ではない。半導体ダイとリードフレームとの間の電力及び電流の伝送の増加に伴い、電力及び電流伝送の増加を扱うために、より実質的な、又はより厚いリードフレームが必要とされ得る。言い換えると、ダイ接続側とＰＣＢ接続側との間でリードフレームをより厚くする必要がある場合がある。製造制約により、より厚いリードフレームは、近隣のリードフレームリード間のより大きな空間（横方向幅）をもたらす傾向がある。リードフレームリード間のより大きな空間又は開口は、相互接続バンプコンタクトのためのリードフレーム上の利用可能な表面エリアを減少させ、これはまた、相互接続バンプとリードフレームとの間の接合における電力及び電流密度の増大に寄与する。リードフレームリード間の間隔を小さくするか又はパターン化されたリードをつくることで、バンプ接続のためのリードフレーム上の利用可能な表面エリアを増大させ得る。
まず図１を参照すると、幾つかの態様に従った、半導体パッケージ１００の概略の部分切断斜視図が提示されている。半導体パッケージ１００は、リードフレーム１０２と、半導体ダイ１０４と、半導体ダイ１０４上のサイトをリードフレーム１０２に電気的に接続する複数のバンプ１０６とを含む。複数のバンプ１０６は、半導体ダイ１０４上のサイトに接続される第１の端部１０８と、リードフレーム１０２に接続される反対側の第２の端部１１０とを含む。第１の端部１０８は、ＣＯＡ（copper over anything）要素１０９を介して複数の銅に結合される。リードフレーム１０２は、複数のバンプ１０６の第２の端部１１０を受けるための複数のリードフレームリード１１６を含む。
複数のリードフレームリード１１６又はリードストリップは、物理的に互いに分離され、第１の複数の開口１１８及び第２の複数の開口１２０を用いて分離される。第１の複数の開口１１８は、複数のバンプ１０６を受けるためのリードフレームリード１１６上の利用可能なエリアを増大させる寸法とされる。リードフレームリード１１６上の利用可能なエリアは、ランディングエリア又はストリップ又はランディングサイト１３６と呼ばれ、これはバンプの端部を受けるためのリードフレームリード上のエリアである。リードフレーム１０４の種々の態様が、これ以降により詳細に記載される。
半導体パッケージ１００は、複数のバンプ１０６の第２の端部１１０とリードフレーム１０２との間に配置されるはんだ材料１１２を含む。はんだ材料１１２は、複数のバンプ１０６の第２の端部１１０をリードフレーム１０２に取り付けるために用いられる。幾つかの態様において、はんだ材料１１２は、錫銀（ＳｎＡｇ）合金で形成される。例えば、ＳｎＰｂ、Ｓｎ、ＳｎＡｇＣｕ、或いは、Ｓｎ又はＢｉのその他の合金など、その他のタイプのはんだが用いられる場合もある。
電力又は信号バンプ又はその他の接続バンプであり得る複数のバンプ１０６の第２の端部１１０と、はんだ材料１１６との間に、はんだバンプインタフェース１２６が形成される。はんだバンプインタフェース１２６は、ボイド伝搬を含むエレクトロマイグレーション問題を受け得る。電流密度の増大は、はんだバンプインタフェース１２６のブレークダウンに寄与し得、これは、信頼性の問題を起こし得、半導体ダイ１０４における幾つかのタイプの能動回路を複数のバンプ１０６の近隣に配置することを妨げ得る。幾つかの態様において、ランディングサイト１３６上の複数のバンプ１０６を受けるためのリードフレーム１０２上の利用可能な表面エリアを増大させることによって、はんだバンプインタフェース１２６を流れる電流密度が低減され得、それによって、はんだバンプインタフェース１２６及び半導体ダイ１０４の寿命が増加され得る。
依然として主として図１を参照すると、幾つかの態様において、半導体パッケージ１００は、半導体パッケージ１００内の構成要素を保護するためのモールディング化合物１１４を更に含む。モールディング化合物１１４は、半導体パッケージ１００に構造的支持を提供し、リードフレーム１０２、半導体ダイ１０４、複数のバンプ１０６、又はそれらの任意の組み合わせの少なくとも一部を覆う。幾つかの態様において、モールディング化合物１１４は更に、例えば、複数のバンプ１０６の間、又はリードフレームリード１１６の間など、半導体パッケージ１００の構成要素間のギャップを充填する。幾つかの態様において、モールディング化合物１１４は、エポキシ、ポリマー、又はその他の絶縁材料である。モールディング化合物１１４は、概して、半導体ダイ１０４とリードフレーム１０２が共にアセンブルされた後に付加される。
主として図２Ａ〜図２Ｂを参照し、引き続き図１を参照して、半導体パッケージ１００の一部が提示されている。図２Ａは概略の立面正面図を表し、図２Ｂは、リードフレーム１０２上の複数のバンプ１０６の概略上面図を表す。リードフレーム１０２は、第１の側１２８及び反対側の第２の側１３０を含み、複数のバンプ１０６は第１の側１２８に接続される。リードフレーム１０２は、第１の側１２８と第２の側１３０との間に延在する高さＨ３を有する。幾つかの態様において、Ｈ３は、意図されるパッケージアウトラインに依存する。一例において、一つの機能を行う単一シリコンダイを有するディスクリート半導体パッケージは、およそ０．３８〜０．６４ｍｍのリードフレーム厚みを有する傾向があり、多機能集積回路を有するパッケージは、０．１２７ｍｍ〜０．２６ｍｍの範囲であり得るが、当業者であれば、異なる応用例で様々な厚みが用いられ得、これらは幾つかの例に過ぎないことを理解するであろう。
リードフレーム１０２は、第１の側１２８からリードフレーム１０２内へ部分的に延在する第１の複数の開口１１８を含み、第２の側１３０からリードフレーム１０２内へ部分的に延在する第２の複数の開口１２０を含む。第１の複数の開口１１８及び第２の複数の開口１２０はいずれも、例えばｚ軸１２１に平行に、示される方位に対して垂直方向に、リードフレーム１０２内へ延在する。幾つかの態様において、第１の複数の開口１１８及び第２の複数の開口１２０は、垂直軸、例えばｚ軸１２１、に沿って整合される。第２の複数の開口１２０は、第１の複数の開口１１８よりも幅広である。
幾つかの態様において、第１の複数の開口１１８及び第２の複数の開口１２０は、例えば、複数のリードフレームリード１１６内へ、リードフレーム１０２の一部と交差し、リードフレーム１０２の一部を完全に分離又は隔離するように整合される。リードフレーム１０２の分離は、ｚ軸１２１、ｙ軸１２３、ｘ軸１２５、又はそれらの組み合わせに沿って成され、リードフレーム１０２の部分間に空間が形成される。
しかしながら、第１の複数の開口１１８の一部又は第２の複数の開口１２０の一部が完全に整合されないように、リードフレーム１０２の完全な分離が望まれない場合がある。同様に、第２の複数の開口１２０のうちの一つが、第１の複数の開口１１８のうちの一つと完全に整合していない、又はその逆の位置にあることが必要とされる場合もある。幾つかの態様において、第１の複数の開口１１８及び第２の複数の開口１２０は、線形に配置される。その他の態様において、第１の複数の開口１１８が、非線形であるか、又はそうでなければ、湾曲又は非線形パターンを有する（例えば、図４参照）。第１の複数の開口１１８は、切断パターン１４６に従って形成される（例えば、図３Ｅ及び図４参照）。開口１１８、１２０は、以下で更に説明するように、様々なパターンを可能にする。
第１の複数の開口１１８は、横方向幅Ｗ１（切断の幅）を有し、以下で更に説明するように、レーザー、ジェット、又はその他の手法を用いて形成される。幾つかの態様において、第１の複数の開口１１８の幅Ｗ１は、約７５マイクロメートル未満である。幾つかの態様において、第１の複数の開口１１８の幅Ｗ１は、約５０マイクロメートルであり、別の例では２５マイクロメートルである。対照的に、エッチングのみを用いる他の手法は、ほとんどの状況において１２５マイクロメートル以上の幅をつくることを理解されたい。上述したように、第１の複数の開口１１８は、第１の側１２８からリードフレーム１０２内へ部分的に延在する。そのため、第１の複数の開口１１８の幅Ｗ１は、複数のバンプ１０６との接続に利用可能な第１の側１２８のリードフレーム１０２上の表面エリアに影響を与える。より小さな幅Ｗ１をつくることにより、バンプ１０６に対してより多くの表面エリアを有する技術的利点が実現される。幾つかの態様において、第１の複数の開口１１８の各々の幅Ｗ１は寸法が異なる。一例において、第１の複数の開口１１８のうちの一つが約２５マイクロメートルの幅を有し、第１の複数の開口１１８のうちの別のものが約３５マイクロメートルの幅を有する。
第２の複数の開口１２０は、Ｗ１より大きい横方向幅Ｗ２を有する。幾つかの態様において、第２の複数の開口１２０の幅Ｗ２は、約１２５マイクロメートルより大きい。幾つかの態様において、第２の複数の開口１２０の幅Ｗ２は、２００マイクロメートル又はそれ以上である。第２の複数の開口１２０の各々の幅Ｗ２は、寸法が異なる場合もある。幾つかの態様において、第２の複数の開口１２０の各々の幅Ｗ２は、印刷回路基板（ＰＣＢ）仕様に依存する場合もある。一例において、第２の複数の開口１２０のうちの一つが約１２５マイクロメートルの幅を有し、第２の複数の開口１２０のうちの別の一つが、約２００マイクロメートルの幅を有する。この例では、第２の複数の開口１２０の幅Ｗ２は、第１の複数の開口１１８の幅Ｗ１より大きい。一態様において、第１の複数の開口１１８の平均横方向幅Ｗ１が、第２の複数の開口１２０の平均横方向幅Ｗ２より大きい。
第１の複数の開口１１８は、第１の側１２８から測定された高さＨ１（図２Ａ）又は深さＤ１を有し、第２の複数の開口１２０は、第２の側１３０から測定された高さＨ２又は深さＤ２を有する。第１の複数の開口１１８の高さＨ１及び第２の複数の開口１２０の高さＨ２は、リードフレーム１０２の高さＨに等しくなり得る。幾つかの態様において、第２の複数の開口１２０の高さＨ２は、リードフレーム１０２の高さＨの約５０〜８０パーセントである。一例において、リードフレーム１０２の高さＨは約２００マイクロメートルであり、第１の複数の開口１１８の高さＨ１は約５０マイクロメートルであり、第２の複数の開口１２０の高さＨ２は約１５０マイクロメートルである。幾つかの態様において、第１の複数の開口１１８の高さＨ１は約７５マイクロメートル又はそれ以下である。
主に図１〜図２Ｂを参照し、特に図２Ａを参照すると、リードフレーム１０２は複数のリードフレームリード１１６を含み、リードフレームリード１１６は、フルボディ部１３２と、フルボディ部１３２から横方向に延在するカンチレバー部１３４とを有する。ｚ方向１２１に対して、フルボディ部１３２は、リードフレーム１０２の第１の側１２８と第２の側１３０との間に延在する。カンチレバー部１３４は、リードフレーム１０２の第１の側１２８上のフルボディ部１３２から横方向に延在し、これにより、複数のバンプ１０６を受けるためのリードフレーム１０２の第１の側１２８上のより大きな表面エリアがつくられる。
カンチレバー部１３４は、第１の複数の開口１１８の高さＨ１と実質的に同じ厚み又は深さを有する。しかしながら、製造手法に起因して、時にはフルボディ部１３２に最も近いカンチレバー部１３４の断面が、第１の複数の開口１１８の高さＨ１より僅かに大きい高さ又は厚みを有することが理解されるべきである。カンチレバー部１３４の厚みは、複数のバンプ１０６を支持し、複数のバンプ１０６と複数のリード１１６との間の電力伝送の間、近隣のカンチレバー部の融着を防止するために充分な大きさであるべきである。
複数のリードフレームリード１１６は、第１の複数の開口１１８の部材間で、リードフレーム１０２の第１の側１２８上に、ランディングエリア、サイト、又はストリップ１３６を含む。ランディングエリア１３６は、リードフレームリード１１６のカンチレバー部１３４の上に延在し、それによって表面エリアが増大する。ストリップ１３６上のランディングエリアは、それぞれのバンプ１０６の第２の端部１１０が（付随するはんだ１１２とともに）取り付けられるための場所を提供する。すなわち、ランディングエリアは、対応するバンプのベースのための場所を提供する。
依然として主として図１〜図２Ｂを参照すると、複数の相互接続バンプ１０６は、ｚ方向１２１の長手方向軸１２４に平行に半導体ダイ１０４とリードフレーム１０２との間に延在する。複数の相互接続バンプ１０６は、ピラー又はバンプとも呼ばれる。幾つかの態様において、複数の相互接続バンプ１０６の各々は、長手方向軸１２４に沿った非線形形状を有する。複数の相互接続バンプ１０６の第１の端部１０８は、第２の端部１１０の幅又は直径より小さい幅又は直径を有している。同様に、複数の相互接続バンプ１０６の第１の端部１０８は、複数の相互接続バンプ１０６の第２の端部１１０の横方向表面エリアより小さい横方向表面エリア（長手方向軸に直角）を有する。
幾つかの態様において、複数の相互接続バンプ１０６の各々が第２の端部１１０（リード側）から第１の端部１０８（ダイ側）に向かって幅が減少するように、複数の相互接続バンプ１０６の各々が、第２の端部１１０から第１の端部１０８に先細りにされる。幾つかの態様において、複数の相互接続バンプ１０６の各々の第２の端部１１０の表面エリア（横方向端部）が、１〜３倍又はそれ以上、第１の端部１０８の表面エリア（横方向端部）の寸法より大きい。幾つかの態様において、第２の端部１１０の表面エリアは、第１の端部１０８の表面エリアの寸法の約２倍である。第２の端部１１０の表面エリアと第１の端部１０８の表面エリアとの間の比は、半導体ダイ１０４上の利用可能な表面エリア及び構成要素と、利用可能な表面エリア、例えば、相互接続バンプ接続のためのリードフレーム１０２上のバンプランディングサイトエリア１３６とに基づいて改変されることもある。
幾つかの態様において、複数の相互接続バンプ１０６の各々が、正方形（図９参照）、三角形、多角形、楕円形（図４Ｃ参照）、又はその他など他の幾何学形状を備えてもよいが、長手方向軸１２４を横切る円形断面形状又は他の曲線形状を有する、長手方向軸１２４に沿った又はそれに平行な切頭円錐又は錐台形状を有する。幾つかの態様において、複数の相互接続バンプ１０６は、長手方向軸１２４を横切る長円形断面形状を有する長手方向軸１２４に沿った非線形形状を有する。複数の相互接続バンプ１０６は、長手方向軸１２４に沿って多数の非線形形状をとり得るが、典型的に、第２の端部１１０の表面エリアが第１の端部１０８の表面エリアと異なっているようにされる。
幾つかの態様において、複数のバンプ１０６の第２の端部１１０が複数のバンプ１０６の第１の端部１０８より大きい（対向する横方向端部表面エリア）ことを可能にするように（ダイ側）（ダイ側）複数のバンプ１０６を成形することによって、第１の端部１０８を、半導体ダイ１０４上のランディングサイトに適合するために充分に小さくすることが可能になり、一方、第２の端部１１０が複数のリードフレームリード１１６上の利用可能なより大きな表面エリアを活用することが可能になる。ランディングエリア１３６は、場合によっては、リードフレームリード１１６間の間隔（例えば、第１の複数の開口１１８の幅Ｗ１）を減少させて、複数のバンプ１０６の更に大きな第２の端部１１０がリードフレームリード１１６に接続し得るようにすることによって、更に増大される。これは技術的利点である。また、複数のリード１１６上の利用可能な表面エリアを拡大することによって、複数のバンプ１０６の第２の端部１１０をより大きくすることができるだけでなく、場合によってはリードフレーム１０２に接続される複数のバンプ１０６の数が増大される。これらの態様の全ては、個々に又は共に、複数のバンプ１０６の第２の端部１１０とリードフレーム１０２との間に流れる電流及び電力密度を低減するのに役立ち得、熱的非効率性が低減され得る。同様に、複数のバンプ１０６の第２の端部１１０の寸法を増加させることは、電流交換の効率を増加させ得、はんだバンプインタフェース１２６における熱出力の低下をもたらし得る。
図３Ａ〜図３Ｅは、幾つかの態様に従った、例えば図１のリードフレーム１０２などのリードフレームを形成するためのプロセス工程を示す概略図である。図３Ａを参照すると、第１の側１２８、反対の第２の側１３０、及びそれらの間の深さ又は高さＨを有するリードフレーム１０２は、金属シート、ストリップ、又はフィルム１３８で形成される。リードフレーム１０２は、幾つかの態様において、これらの形成工程の間、その高さＨを維持し、そのため、第１の側１２８、第２の側１３０、及びそれらの間の高さＨは、金属ストリップ１３８にも適用され、金属ストリップ１３８の対応する側及び高さを示すために用いられ得る。幾つかの態様において、金属ストリップ１３８は、銅又は銅合金で形成される。他の適切な金属又は材料を用いることもできる。金属ストリップ１３８の第２の側１３０上にフォトレジスト１４０が堆積される。
図３Ｂ〜図３Ｃを参照すると、フォトレジストパターン１４２に従って、マスク（明示されていない）がフォトレジスト１４０上に配置される。フォトレジスト１４０は、フォトレジストパターン１４２に従って、フォトレジスト１４０内に複数の開口１４４を形成するために光に曝される。フォトレジストパターン１４２に従って、深さＤ２（図３Ｃ）まで金属ストリップ１３８の第２の側１３０に化学的エッチングが適用される。化学的エッチングは、第２の側１３０からの深さ又は高さＨ２を有する、第２の複数の開口１２０又はチャネルを形成する。
深さＤ２は、リードフレーム１０２の高さＨより浅い。幾つかの態様において、リードフレーム１０２（又は金属ストリップ１３８）の高さＨの５０〜９０パーセントが除去されるまで、金属ストリップ１３８の第２の側１３０にエッチングが適用される。幾つかの態様において、リードフレーム１０２（又は金属ストリップ１３８）の高さＨの８０パーセントが除去されるまで、金属ストリップ１３８の第２の側１３０にエッチングが適用される。このエッチング工程は、第１の複数の開口１１８の高さＨ１（図２Ａ）が複数のバンプ１０６（図１に示される）を支持し、近隣のリードフレームリード１１６間の融着を防止するために充分な厚さであるように、金属ストリップ１３８を充分に残すべきである。
第２の複数の開口１２０の各々は、横方向幅Ｗ２（図３Ｃ）を有する。幾つかの例において、第２の複数の開口１２０のうちの幾つかが、複数の開口１２０のうちの他のものとは異なる幅を有する。例えば、第２の複数の開口１２０のうちの一つ開口１２０の幅Ｗ２が２００マイクロメートル又はそれ以上であり、第２の複数の開口１２０のうちの別のものの幅Ｗ２が一つの例において約１５０マイクロメートルである。第２の複数の開口１２０の各々の幅Ｗ２は、印刷回路基板（ＰＣＢ）仕様に基づき得る。
主に図３Ｄに関して、フォトレジスト１４０が除去される。幾つかの態様において、フォトレジスト１４０は、形成プロセスにおいて後に除去され得る。
主に図３Ｅを参照すると、金属ストリップ１３８の第１の側１２８は、切断パターン１４６に従って、深さＤ１まで精密切断される。この切断は、深さＤ１又は高さＨ１を有する第１の複数の開口１１８を形成する。深さＤ１は、リードフレーム１０２の高さＨより浅い。深さＤ１は、第１の複数の開口１１８を第２の複数の開口１２０と接続するために充分であり、これにより、共通の空間が提供され、リードを形成するための隔離が提供される。すなわち、第１の複数の開口１１８は、リードフレーム１０２を複数のリードフレームリード１１６に分離するように（図示の向きに対して）垂直方向に第２の複数の開口１２０とつながる。第１の複数の開口１１８の少なくとも一部が、第２の複数の開口１２０の少なくとも一部に流体的に接続されている。
幾つかの態様において、金属ストリップ１３８は、第１の複数の開口１１８が、７５マイクロメートル未満であり、他の態様において５０マイクロメートル未満である、横方向幅Ｗ１を有するように切断される。幾つかの態様において、金属ストリップ１３８は、第１の複数の開口１１８が約２５マイクロメートル又はそれ以下である横方向幅Ｗ１を有するように切断される。幾つかの態様において、金属ストリップ１３８を切断して、その中に第１の複数の開口１１８を形成するために、レーザー、精密ウォータージェット、プラズマカッター、電気放電加工、又は機械的切断が用いられる。幾つかの態様において、第１の開口１１８を形成するために化学アプローチが用いられる。幅５０マイクロメートル未満の開口をつくることができる他の適切なデバイスを用いることもできる。これらのデバイスはより広い開口をつくることが可能であり得るが、幾つかの態様において、これらの切断デバイスが、切断パターン１４６に従って、精密な、非線形又は湾曲した開口をつくることが可能である。そのため、一例において、切断パターン１４６及び第１の複数の開口１１８は、水平方向の少なくとも一つ、例えばｘ軸又はｙ軸（図１〜図２Ｂに示す）、におけるカスタマイズされたパターン又は形状である。これは、こういったパターンがリードフレーム上のより大きなバンプを可能にするので、利点を提供する。
第１の複数の開口１１８の間の横方向の幅Ｗ１と第１の複数の開口１１８の高さＨ１とは、オペレーションの間、近隣のカンチレバー部１３４間の融着を防止するのに充分である。例えば、化学的エッチングなどの第２の切断が、金属ストリップ１３８の第２の側１３０に適用される深さＤ２は、それに応じて制御される。
一態様において、第１の複数の開口１１８を形成するために金属ストリップ１３８を切断する工程は、第２の複数の開口１２０を形成するために金属ストリップ１３８をエッチングする工程の後に行われる。幾つかの態様において、切断パターン１４６とフォトレジストパターン１４２とが整合又は調和される。幾つかの態様において、フォトレジストパターン１４２は、切断工程の後に除去される。幾つかの態様において、金属ストリップ１３８の第１の側１２８の切断は、高さＨ３の少なくとも５０パーセントが金属ストリップ１３８の第２の側１３０からエッチングされた場所と整合される。
幾つかの態様において、フォトレジストパターン１４２は、第２の複数の開口１２０が実質的に線形であるように、実質的に（例えば、大多数が）線形である。幾つかの態様において、第１の複数の開口１１８が実質的に線形になるように、切断パターン１４６もまた、実質的に線形である。他の態様において、第１の複数の開口１１８が実質的に非線形又は湾曲するように、切断パターン１４６は非線形、即ち、曲線である。幾つかの例において、非線形の切断パターンが、或る角度で接続される真っすぐなリード部を含む（例えば、図５を参照）。
主に図４Ａ〜図４Ｄを参照すると、そこから延在する複数の相互接続バンプ２０６を備えるリードフレーム２０２を含む半導体パッケージ２００の一部が提示されている。図４Ａは、半導体パッケージ２００の概略斜視図を表す。図４Ｂは、半導体パッケージ２００の概略の立面正面図を表す。図４Ｃは、ダイを図示しない半導体パッケージ２００の概略上面図を表す。図４Ｄは、ダイがなく、隠れたリードを介して示される半導体パッケージ２００の態様の、半導体パッケージ２００の別の概略上面図を表す。
リードフレーム２０２は、第１の側２２８と、反対の第２の側２３０とを有する。複数の相互接続バンプ２０６は、リードフレーム２０２の第１の側２２８からダイ（図１を参照）に向かって延在する。第１の複数の開口２１８が、第１の側２２８からリードフレーム２０２内へ延在し、第２の複数の開口２２０が、第２の側２３０からリードフレーム２０２内へ延在して、複数のリード２１６を形成する。第１の複数の開口２１８及び第２の複数の開口２２０は、リードフレーム２０２が、例えばｚ軸２３７である垂直軸に沿って（図示される向きに対して）分離されるように接続される。幾つかの態様において、第１の複数の開口２１８及び第２の複数の開口２２０は、リードフレーム２０２が、例えばｚ軸２３７及びｙ軸２３９である、（図示される向きに対して）垂直軸及び水平軸に沿って分離されるように接続されて、複数のリードを形成する。幾つかの態様において、第１の複数の開口２１８及び第２の複数の開口２２０は流体連通していると称され得る。
リードフレーム２０２は、第１の複数の開口２１８が非線形であり、湾曲した、正弦曲線の、カスタマイズされた、又はその他の非線形パターンを有する点で、図１〜図２Ｂのリードフレーム１０２とは異なる。これに対し、図１〜図２Ｂに図示される第１の複数の開口１１８の各々は、（示される向きに対し）水平軸、例えばｙ軸、に沿って真っすぐ又は線形である。第１の複数の開口２１８は、リードフレーム２０２が少なくともｚ軸２３７に沿って完全にセグメント化又は分離されて、或る場合において隔離をつくるように、依然として第２の複数の開口２２０と（第２の複数の開口２２０の頂部の上で）整合されている。リードフレーム２０２は、複数のリードフレームリード２１６に分離されている。第１の複数の開口２１８及び第２の複数の開口２２０は、図３Ａ〜図３Ｅに関して上述した手法を用いて形成される。上述の精密切断装置は、エッチング手法と比べてより小さくかつより精密な切断を形成するだけでなく、こういった精密切断装置は、カスタマイズされた非線形の幾何学形状の第１の複数の開口２１８を形成する。これは、端部から見てバンプ２０６が重なり合うように見えるものを可能にし（例えば、図４Ｂ参照）、これは、一つ又は複数のリードに沿った端部から見ると、組み合わせ（interdigitized）、かみ合い(intermeshed)、又は見かけのバンプ重なり合いと呼ばれる（側面図）。
図４Ｂに明示されるように、複数の相互接続バンプ２０６の幾つかが、例えば、ｘ軸２４１、ｙ軸２３９、又はそれらの組み合わせなど、一つ又は複数の水平方向に沿って、複数の相互接続バンプ２０６の他のものと重なる（特定の図から重なるように見える）という点で、複数の相互接続バンプ２０６は、図１〜図２Ｂの複数の相互接続バンプ１０６とは異なる。複数の相互接続バンプ２０６は、リードフレーム２０２の第１の側２２８の、増大され、時には固有の表面エリア又はバンプランディングサイト２３６を活用するような寸法又は形状にされる。幾つかの態様において、複数の相互接続バンプ２０６の幾つかは、複数の相互接続バンプ２０６の他のものより大きい。幾つかの態様において、複数の相互接続バンプ２０６の各々の寸法は、複数のバンプ２０６が半導体ダイ（１０４、図１）上の利用可能な表面エリアと同様に、半導体ダイ内のどのデバイスに接続しているかに基づいてカスタマイズされる。
主に図４Ｄを参照すると、第２の複数の開口２２０は、隠れた線を介して示されている。第１の複数の開口２１８は、ｚ方向２３７に対して、第２の複数の開口２２０の少なくとも一部の頂部の上にある。言い換えると、第１の複数の開口２１８は、開口２２０を画定する（demarking）隠れた線で図示されるように、第２の複数の開口２２０の境界内にある。一つの特定の例として、第１の複数の開口２１８の第１の開口２１９が、第２の複数の開口２２０の第２の開口２２５の第１の壁２２１と第２の壁２２３との間にある。
主に図５を参照すると、半導体パッケージ３００の一部の概略上面図が提示されている。半導体パッケージ３００は、切断パターン３４６の形状を除いて、図４Ａ〜図４Ｄに図示される半導体パッケージ２００に類似している。半導体パッケージ３００は、第１の側３２８からの少なくとも第１の複数の開口３１８と、反対の第２の側からの（開口２２０に類似する）第２の複数の開口とを介して、複数のリードフレームリード３１６にセグメント化されたリードフレーム３０２を含む。第１の複数の開口３１８は、リードフレーム３０２の第１の側３２８から、反対の第２の側に向かって延在する。第２の複数の開口は、図示されていないが、図４Ａ〜図４Ｄの第２の複数の開口２２０に類似して配置され得る。
第１の複数の開口３１８は、切断パターン３４６に従って配置される。切断パターン３４６、及びそのため第１の複数の開口３１８は、全体的に非線形であり、例えば、所々にｘとｙの両方向にトレースを有する。幾つかの態様において、第１の複数の開口３１８及び切断パターン３４６は、共に接続されて、各セグメントにおいて例えば角度θなどの或る角度を形成する、複数の真っすぐなセグメント３４８を含む。幾つかの態様において、第１の複数の開口３１８及び切断パターン３４６は、概ねｙ軸の方向に延在する、改変されたジグザグパターンである。図５の切断パターン３４６は複数の真っ直ぐなセグメント３４８で形成されるが、幾つかの例において、切断パターン３４６は、平滑な又は円形のプロファイルを有する湾曲したセグメントも含む。
主に図６を参照すると、例示の半導体パッケージ４００の一部の概略上面図が提示されている。半導体パッケージ４００は、切断パターン４４６の形状を除いて、図５に示されている半導体パッケージ３００に類似している。半導体パッケージ４００は、第１の側５２８からの少なくとも第１の複数の開口４１８と、反対の第２の側からの下にある第２の複数の開口（例えば、開口２２０を参照）とを介して、複数のリードフレームリード４１６にセグメント化されたリードフレーム４０２を含む。第１の複数の開口４１８は、リードフレーム４０２の第１の側４２８から、反対の第２の側に向かって延在する。第２の複数の開口は、図示されていないが、図４Ａ〜図４Ｄの第２の複数の開口２２０に類似して配置され得る。
第１の複数の開口４１８は、切断パターン４４６に従って配置される。切断パターン４４６、及びそのため第１の複数の開口４１８は、例えばｙ軸など、少なくとも一方向に沿って全体的に非線形である。幾つかの態様において、第１の複数の開口４１８及び切断パターン４４６は、例えば角度θなどの或る角度を形成するように共に接続された複数の真っすぐなセグメント４４８を含む。幾つかの態様において、第１の複数の開口４１８及び切断パターン４４６は、ｙ軸などの第１の方向に沿って全体的に延在する、改変されたジグザグパターンを形成する。
第１の複数の開口４１８及び切断パターン４４６は、空間又はギャップ４５０を含む。空間４５０は、複数のリードフレームリード４１７のうちの一つを、第１の部分４５２及び第２の部分４５４に分離する。リードは、複数のバンプを受けるためのバンプランディングサイトを含む。空間４５０は、第１の部分４５２と第２の部分４５４との間の完全な分離が達成されるように、リードフレーム４０２を介して（ｚ方向）延在する。空間４５０は主に、リードフレームの２つの部分を電気的に分離（絶縁）するために用いられる。これを行うことによって、より多くのピン又はＩ／Ｏ（入力/出力）機能性を得ることができる。
主に図７を参照すると、例示の半導体パッケージ５００の一部の概略上面図が提示されている。半導体パッケージ５００は、図５に示されている半導体パッケージ３００及び図６に示されている半導体パッケージ４００に類似している。半導体パッケージ５００は、切断パターン５４６、第１の複数の開口５１８、及び複数の相互接続バンプ５０６が、幾つかの例において、どのようにして複数の形状にカスタマイズされるかの別の態様を図示する。半導体パッケージ５００は、少なくとも第１の複数の開口５１８、及び下にある第２の複数の開口（開口２２０に類似）を介して、複数のリードフレームリード５１６にセグメント化されるリードフレーム５０２を含む。第２の複数の開口は、図示されていないが、図４Ａ〜図４Ｄの第２の複数の開口２２０に類似して配置され得る。第１の複数の開口５１８は、上述の例に記載されるように、第２の複数の開口に接続し得ることが理解されるべきである。
第１の複数の開口５１８及び切断パターン５４６は、空間又はギャップ５５０を含む。空間５５０は、複数のリードフレームリード５１７のうちの一つを、第１の部分５５２及び第２の部分５５４に分離する。空間５５０は、第１の部分５５２と第２の部分５５４との間の完全な分離が達成されるように、リードフレーム５０２を介して（ｚ軸）延在する。第１の複数の開口５１８及び複数のバンプ５０６は、ＰＣＢや半導体ダイ構成に基づいて、寸法、形状、位置等でカスタマイズされることもある。幅及び形状が異なる様々なバンプ５０６が示されている。
主として図８を参照すると、例示の半導体パッケージ６００の一部の別の概略上面図が提示されている。半導体パッケージ６００は、リードフレーム６０２と、そこから延在する複数の相互接続バンプ６０６とを含む。半導体パッケージ６００は、幾つかの態様において、非線形の切断パターン６４６を用いることによって、非線形の第１の複数の開口６１８をつくることで、複数の相互接続バンプ６０６の断面表面エリアＡ１（外側リング）が増大されるように、リードフレーム６０２の第１の側６２８にバンプランディングサイトエリア６３６がどのように増大するかを図示する。参考のため、横方向断面表面エリアＡ２が、複数のバンプ６０６の表面エリアＡ１の上に重ね合わされて、図２Ａ〜図２Ｂに示されるように、第１の複数の開口６１８が線形（Ａ２）であるときと、曲線（Ａ１）であるときとの間の表面エリアの変動を示す。このように、第１の複数の開口６１８を、非線形に又はその他の方式で湾曲を有するように改変することによって、複数のバンプ６０６の表面エリアＡ１は、表面エリアＡ１から表面エリアＡ２まで増大される。幾つかの例において、表面エリアＡ２は表面エリアＡ１の２倍である。
主に図９を参照すると、例示の半導体パッケージ７００の一部の概略上面図が提示されている。半導体パッケージ７００は、図５に図示されている半導体パッケージ３００及び図６に図示されている半導体パッケージ４００に類似している。半導体パッケージ７００は、少なくとも第１の複数の開口７１８、及び下にある第２の複数の開口（開口２２０に類似）を介して複数のリードフレームリード７１６にセグメント化されるリードフレーム７０２を含む。第２の複数の開口は、図示されていないが、図４Ａ〜図４Ｄの第２の複数の開口２２０に類似して配置され得る。第１の複数の開口７１８は、複数のリード７１６を形成するために種々の例で上述したように、第２の複数の開口に接続、又は第２の複数の開口と交差、又は第２の複数の開口と流体連通し得ることが理解されるべきである。
第１の複数の開口７１８及び切断パターン７４６並びに複数のバンプ５０６は、場合によっては、ＰＣＢ及び半導体ダイ構成に基づいて、寸法、形状、位置等でカスタマイズされる。
複数の電力バンプ７０７及び複数の信号バンプ７０９が、第１の側７２８に結合され、ダイ上のサイト（明示されていないが、図１の１０４に類似する）に、第１の側７２８（その端部にはんだも備える。図１の１１２参照）の間に延在する。バンプ７０７、７０９はそれらのグループ間で寸法が変化し得るが、バンプの密度がどのように増大され得るかの説明のために、複数の電力バンプ７０７の各々が幅Ｗ３を有すると仮定し、この場合、バンプ７０７は第１の端部で円形断面を有するので、これは直径である。任意の形状が、前述で示唆されたように用いられ得、この点に関して、（示された向きに対して）左側の２つの上に正方形の断面が示されていることを理解されたい。その他の例において、バンプの機能性に応じてその他の寸法のバンプが種々の幅で用いられる。
複数の信号バンプ７０９は、幅Ｗ４を有すると仮定することができ、この例では、これは直径である。それらは電力を搬送していないので、信号バンプ７０９は、電力バンプ７０７より横方向幅が小さく、すなわち、Ｗ３＞Ｗ４である。また、第１の開口７１８は、例えば、湾曲した、曲線状の、パターン化された、正弦曲線の、又はその他の形状などの非線形であるため、こういったパターンは、電力バンプ７０７と信号バンプ７０９とのかみ合いを可能にする。この手段は、中央のリード７１６などのリード、電力バンプ７０７、及び信号バンプ７０９に沿って、第１の側７２８の表面に沿ってみた場合に重なるように見え得る（類推によって、図４Ｂにおける見かけの重なり２４５を参照されたい）。
一例において、複数の電力バンプ７０７のうちの少なくとも一つが、複数のリード７１６の第２のリード７１９に隣接する、複数のリード７１６の第１のリード７１７上にある。複数の信号バンプ７０９のうちの少なくとも一つが、第２のリード７１９上にある。第１のリード７１７上の複数の電力バンプ７０７のうちの少なくとも一つの電力バンプの中心７２１が、複数の信号バンプ７０９のうちの少なくとも一つの信号バンプの中心７２３から直交して、距離Ｄ、分離される。バンプを直交して分離する距離は、電力バンプ７０７の長手方向軸７２７（リードに概して沿って）と、信号バンプ７０９の長手方向軸７２９との間の距離を意味する。電力バンプ７０７の幅の半分と信号バンプ７０９の幅の半分は、中心を分離する距離Ｄより大きく、すなわち、（（１／２×Ｗ３）＋（１／２×Ｗ４））＞Ｄである。これは、第１の開口７１８が電力バンプ７０７を周回し、次いで、次の電力バンプを周回する前に信号バンプ７０９を周回するように７２５で内側に（図示のように中心に向かって）移動するようにパターン化されるため、可能である。
図１０を主として参照すると、リードフレーム上により多くのランディング空間を提供する半導体パッケージを製造するための方法を含む別の例が提示されている。この方法は、上記に提示されるタイプのリードフレームを形成し、次いでパッケージを完了することを含む。従って、工程８００において、上記例と一貫するリードフレーム（例えば、図１〜図３の１０２、図４の２０２、図５の３０２、図６の４０２、図７の５０２、図８の６０２）が形成される。リードフレームは、重複するバンプランディングサイトを有し、これは、端部（端部図）から見ると、適用された場合に重複するように見えるバンプランディングサイト又はバンプ（図４Ｂの２４５を参照）である。工程８０２において、複数のバンプが、半導体ダイ（図１の１０４）とリードフレーム上のバンプランディングサイトとの間で結合される。これは、はんだ１１２（図１）を含むことが理解され得る。この方法はまた、工程８０４で、モールディング化合物（例えば、図１の１１４）を適用して、リードフレーム及びバンプの少なくとも一部を覆うことを含む。
一例において、リードフレーム上の接続インタフェースを増大させ、ダイ上の相互接続エリアを減少させながら、半導体ダイをリードフレームに相互接続する要望が達成される。相互接続は、リードフレーム上で相互接続する側に広い横方向ベースを有し、ダイ上の相互接続の地点でより小さな横方向端部ベースを有する、複数のバンプで成される。それらは、円形、長円形、正方形、三角形、多角形など、様々な断面（横方向断面）をとることができるが、全体的な長手方向プロファイルは、より大きなベースからより狭いベースに向かうように先細りにされている。リードフレーム側のより大きなベースに対応するために、バンプランディングサイトは、それを端部から見て重なっているようにすることによって、より大きくされる（側面図、図４Ｂの２４５）。リードフレームの頂部表面、表面に近接する眼、に沿った基準点から見ると、バンプは、かみ合う又は重なり合うように見える（図４Ｂの２４５を参照）。しかしながら、頂部から見ると、リードフレームを異なるリードに分離する頂部開口は、各バンプのベースが実際には互いに分離しているが縁からは重なり合うように見えるように、リードフレームのｘ−ｙ平面上でジグザグに走るパターンを形成することが分かるであろう（端部図）。
ジグザグ、正弦曲線、直交、又は角度付けられた曲がりなど、リードを成形する多くの異なったパターンが、第１の開口のために形成され得る。一例において、パターンをつくるために２つのことが行われる。リードフレーム厚みのその他の厚みの約５０％から８０％のいずれかの位置に底部開口又はチャネル又は空間が形成され、次いで、その頂部上に、頂部表面から、或るパターンで精密な切断がなされる。精密な切断は、レーザーやウォータージェットや精密な機械的切断など、精密機器で行われる。精密な切断は、当業者であれば理解し得るように、プログラムされたパターンで行うことができる。頂部からのこの精密な切断により、パターンは、複数のバンプのより大きいベースを収容することができる。一例において、パターンは、まず或る距離の間まっすぐ（リードと並行）に進み得、その後、非線形パターンが始まり得る。精密な切断は、底部表面上に形成されたより広い開口の上で頂部表面上に成されるので、リードは形成され、隔離される。
本明細書で用いられる用語の意味は前述から明らかであるはずだが、更に、下記の拡張が提供される。ポスト又はピラーとしても知られている「バンプ」は、ダイとリードフレームとの間の或るタイプの相互接続である。例示のバンプは、１０６、２０６、５０６、６０６、７０７、及び７０９として上記に提示されている。リード上の「バンプランディングサイト」又は「ランディングサイト」は、接続を形成するため対応するバンプの端部又はベースを受けるような寸法にされたリードの表面上の部分である。例示のバンプランディングサイト１３６は、例えば、エリア又はストリップ又はランディングサイト１３６など、リードの少なくとも幾つかの上に示されている。バンプ１０６、２０６、５０６、６０６、７０７、及び７０９の全ての上面図は、リードフレーム上のバンプランディングサイト上にある。一例において、バンプランディングサイトは、相互接続を形成するためにバンプを受けることを意図したリード上の場所である。「化学的エッチ」は、選択された保護されていない場所の金属の全て又は一部を取り除くために、エッチング化学物質を用いる一手法である。「曲線状」とは、湾曲した境界又は線で少なくとも一部が形成されることを意味する。曲線状の一例が、図９に示される湾曲パターンである。「切断パターン」は、切断デバイスが切断を辿るためのパターンを意味する。切断パターンはメモリにストアされ得る。
本明細書における「第１の複数の開口」とは、金属ストリップを介する組み合わされた開口を形成するため、金属ストリップの第１の表面から少なくとも部分的に第２の複数の開口の上に精密切断によってつくられた開口を指す。２つの部分間の「流体連通」は、それらの間の開口が、それらの間に流体（例えば、空気）が流れることを可能にすることを意味する。底部（示された向きに対して）上の空間が、それらが流体連通するように頂部上の空間と交差する場合、それは、頂部空間と底部空間との両方を含む一つの空間を形成することを意味する。「リードフレーム」は、パッケージされたチップ又は半導体デバイスへの外部電気接続を提供する金属フレームである。上記からの例には、１０１、２０２、４０２、５０２、６０２、及び７０２が含まれる。リードフレームの「リード」は、少なくとも幾つかの例ではバンプが取り付けられ得る、長手方向部材である。上記からの例には、１１６、２１６、４１６、５１６、５１７、及び７１６が含まれる。「金属ストリップ」は、それからリードフレームが形成される、例えば銅合金などの合金、又は金属を意味する。上述からの例は、金属ストリップ１３８である。
「モールディング化合物」は、半導体パッケージの一部としてのエポキシ樹脂である。樹脂は、場合によっては、少量のその他の添加物と共にリードフレームのものとより良好マッチングするように熱膨張係数を低減するために、ある種のシリカ充填材で充填される。上述からの例はモールディング化合物１１４である。「上面図」又はリードフレームの金属ストリップにおける開口に対する平面図「からの非線形」は、金属ストリップを上方から見た場合に見える（例えば、図４Ｃにおけるような）表面が、開口が実質的に曲線であるか又は全体的に非線形であることを意味する。図４Ｃにおける上面図からの全ての開口は例である。
「非線形の部分」は、線形以外の、例えば曲線状の部分を指す。
「フォトレジストパターン」は、フォトレジスト層の一部を活性化するために用いられるパターン又はイメージである。「半導体ダイ」は、機能回路又はデバイスを備える半導体チップである。上述からの例は、図１のダイ１０４である。「半導体パッケージ」は、リードフレームと相互接続した後の、少なくとも部分的にモールディング化合物で覆われている半導体ダイである。上述からの例は、半導体パッケージ「１００」である。「開口」は、ボイド、又は材料が除去されているか形成されていない場所を意味する。
「半導体パッケージの所与の断面平面上の各第２の複数のバンプの横方向断面エリアより大きい横方向断面エリアを含む複数の第１のバンプの各々」という表現に関して、一例は図４Ｂから明らかである。半導体パッケージの所与の断面平面２０７の一例が、複数の第１バンプの第１バンプ２０９及び複数の第２バンプの第２バンプ２１１の一つに交差する際の破断線で示されている。平面２０７に沿って横方向に切断した場合の第１のバンプ２０９の断面エリアは、第２のバンプ２１１の平面２０７に沿って横方向に切断した場合の断面エリアより大きくなることは明らかである。断面エリアとは、例えば、長手方向の物体に横方向の切断など、断面で切断した場合に得られる形状のエリアを指す。そのため、円柱の横方向断面エリアは円になる。一例において、より大きい第１のバンプ２０９は電力バンプであり、より小さい第２のバンプ２１１は信号バンプである。
「第１の複数のバンプのうちの少なくとも一つが重なっている」という表現に関して、縁又は側面図から見ると、図４Ｂの図のように、端部からリードに沿って見たとき重なっているように見えるバンプ（図４Ｂでは２４５）を見ることを意味する。投影シルエットをつくるために、その角度からのバンプを（リードに沿って及び金属ストリップの表面に沿って）点灯させた場合、少なくとも２つの隣り合ったバンプ（２０９、２１１）が部分的にマージされたようにシルエットに表示される。
「金属ストリップの第１の側を深さＤ１に切断して第１の側に延在する第１の複数の開口を形成し、深さＤ１は金属ストリップの高さＨより小さい」という表現に関して、これが意味するのは、一例において、金属ストリップの第１の側で始まり、第２の側に向かって移動する第１の開口をつくるための切断の深さは距離Ｄ１であるが、これは、Ｈ３の厚み又は幅又は高さを有する金属ストリップ全体にわたって離れているわけではない。Ｈ３は、第１の表面と第２の表面との間にある。第１の側からの切断は、第１の開口をつくるためのＤ１の深さまでである。第２の開口は第２の側からであり、第２の開口は、第１の側の方向の第２の側とＤ２の深さとの間で除去されるか又は形成されない材料を含む。予期されるように、Ｄ１＋Ｄ２＝Ｈ３である場合、完全な開口又は金属ストリップを介した空間が形成された。
特許請求の範囲内で、記載された配置において変形が可能であり、その他の配置も可能である。

Claims (27)

  1. 半導体パッケージを形成するための方法であって、
    半導体パッケージのためのリードフレームを形成することを含み、
    前記リードフレームを形成することが、
    金属ストリップの第１の側に延在する第１の複数の開口を形成するため、切断パターンに従って前記第１の側を深さＤ１まで切断することであって、前記深さＤ１が前記金属ストリップの高さＨより小さく、前記深さＤ１が、前記金属ストリップの前記第１の側から、前記第１の側とは反対の前記金属ストリップの第２の側に向かっている、前記第１の側を切断することと、
    前記金属ストリップの前記第２の側に延在する第２の複数の開口を形成するため、フォトレジストパターンに従って前記金属ストリップの前記第２の側を深さＤ２までエッチングすることであって、前記深さＤ２が前記金属ストリップの高さＨより浅い、前記第２の側をエッチングすることと、
    半導体ダイと、前記リードフレームの前記複数のリード上の複数のバンプランディングサイトとの間の複数のバンプを結合することであって、前記複数のバンプの少なくとも幾つかが、前記複数のリードの最後の一つに沿った端部から見たときに重なり合うように見える、前記複数のバンプを結合することと、
    半導体パッケージを形成するため、前記半導体ダイの少なくとも一部と前記リードフレームの少なくとも一部をモールディング化合物で覆うことと、
    を含み、
    前記第１の複数の開口の少なくとも幾つかが、前記第２の複数の開口の上にあり、前記第２の複数の開口の少なくとも幾つかと流体連通してリードフレーム上に複数のリードを形成し、
    前記第１の側を切断するための前記切断パターンが非線形部分を含む、
    方法。
  2. 請求項１に記載の半導体パッケージを形成するための方法であって、前記金属ストリップの前記第１の側を切断することが、レーザー、精密ウォータージェット、又はプラズマカッターを用いることを含む、方法。
  3. 請求項１に記載の半導体パッケージを形成するための方法であって、前記切断パターンが、前記第１の開口が前記第２の開口の上にあるように前記フォトレジストパターンと整合し、前記金属ストリップの前記第１の側を切断することが、前記高さＨの少なくとも５０パーセントが前記金属ストリップの前記第２の側からエッチングされている位置と整合する、方法。
  4. 請求項１に記載の半導体パッケージを形成するための方法であって、前記第２の側からの前記エッチングが、前記金属ストリップの前記高さＨの５０〜８０パーセントを取り除く、方法。
  5. 請求項１に記載の半導体パッケージを形成するための方法であって、前記金属ストリップの前記第１の側を切断することが、５０ミクロン未満である横方向幅Ｗ１を有する切断部を形成することを含む、方法。
  6. 請求項１に記載の半導体パッケージを形成するための方法であって、前記金属ストリップの前記第１の側を切断することが、２５ミクロン未満である横方向幅Ｗ１を有する切断を形成することを含む、方法。
  7. 請求項１に記載の半導体パッケージを形成するための方法であって、前記切断が、前記エッチング後に行われる、方法。
  8. 請求項１に記載の半導体パッケージを形成するための方法であって、前記フォトレジストパターンが実質的に線形である、方法。
  9. 請求項１に記載の半導体パッケージを形成するための方法であって、前記フォトレジストパターンが実質的に線形であり、前記切断パターンが曲線状である、方法。
  10. 方法であって、
    半導体パッケージのためのリードフレームを形成することを含み、
    前記リードフレームを形成することが、
    金属ストリップの第１の側を前記第１の側へ延在する第１の複数の開口を形成するために切断パターンに従って切断することであって、前記金属ストリップが前記第１の側と前記第１の側とは反対の第２の側とを有し、前記金属ストリップが前記第１の側と前記第２の側との間に高さＨを有し、対応するバンプのベースを受けるためのサイトである複数のバンプランディングサイトを有する複数のリードを形成することを含む、前記第１の側を切断することと、
    前記金属ストリップの前記第２の側にフォトレジストを適用することと、
    前記金属ストリップの前記第２の側へ延在する第２の複数の開口を形成するために前記金属ストリップの前記第２の側に化学エッチングを適用することであって、前記第２の複数の開口の少なくとも一部が前記第１の複数の開口と整合し、前記第２の側からの前記エッチングの深さＤ２が前記金属ストリップの前記高さＨ未満である、前記金属ストリップの前記第２の側に化学エッチングを適用することと、
    前記金属ストリップの前記第２の側から前記フォトレジストを取り除くことと、
    半導体ダイと、前記リードフレーム上の前記複数のバンプランディングサイトとの間の複数のバンプを結合することであって、前記複数のバンプの少なくとも幾つかが、前記複数のリードの少なくとも幾つかに沿った端部から見たときに重なり合うように見える、前記複数のバンプを結合することと、
    半導体パッケージを形成するため、前記半導体ダイ及び前記リードフレームの少なくとも一部をモールディング化合物で覆うことと、
    を含む、
    方法。
  11. 請求項１０に記載の方法であって、前記金属ストリップの前記第１の側を切断することがレーザーを用いることを含む、方法。
  12. 請求項１０に記載の方法であって、前記金属ストリップの前記第１の側を切断することが、精密ウォータージェット又はプラズマカッターを用いることを含む、方法。
  13. 請求項１０に記載の方法であって、前記フォトレジストパターンに従って前記金属ストリップの前記高さＨの５０〜８０パーセントが除去されるまで前記化学的エッチングが適用される、方法。
  14. 請求項１０に記載の方法であって、前記金属ストリップの前記第１の側を切断することが、５０ミクロン未満である横方向幅Ｗ１を有する切断を形成することを含む、方法。
  15. 請求項１０に記載の方法であって、前記金属ストリップの前記第１の側を切断することが、２５ミクロン未満である横方向幅Ｗ１を有する切断を形成することを含む、方法。
  16. 請求項１０に記載の方法であって、前記切断が、前記化学的エッチングを適用する工程の後に行われる、方法。
  17. 請求項１０に記載の方法であって、前記切断パターンが、非線形であり正弦波パターンに類似している、方法。
  18. 半導体パッケージであって、
    金属リードフレームを含み、前記金属リードフレームが、
    第１の側と前記第１の側とは反対の第２の側とを有する金属ストリップ、
    前記第１の側から前記金属ストリップ内へ部分的に延在し、前記第１の側に沿って延在する第１の複数の開口であって、前記第１の複数の開口の各々が、５０ミクロン又はそれより短い横方向幅Ｗ１を有する、前記第１の複数の開口と、
    前記第２の側から前記金属ストリップ内へ部分的に延在し、前記第２の側に沿って延在する第２の複数の開口であって、前記第２の複数の開口の各々が、前記横方向幅Ｗ１より大きい横方向幅Ｗ２を有し、前記第１の複数の開口が前記第２の複数の開口と交差して複数のリードを形成する、前記第２の複数の開口と、
    前記複数のリード上の前記リードフレームの前記第１の側上の複数のバンプランディングサイトと、
    幅Ｗ３を有し、前記リードフレーム上の前記複数のバンプランディングサイトの少なくとも幾つかから半導体ダイ上のサイトまで延在する、複数の電力バンプと、
    幅Ｗ４を有し、前記リードフレーム上の前記複数のバンプランディングサイトの少なくとも幾つかから半導体ダイ上のサイトまで延在する複数の信号バンプであって、Ｗ３がＷ４より大きい、前記複数の信号バンプと、
    前記リードフレームの少なくとも一部と前記半導体ダイの少なくとも一部と覆うモールディング化合物と、
    を含み、
    前記第１の複数の開口が、非線形であり、前記第２の複数の開口の上にあり、
    前記複数の電力バンプの少なくとも幾つかと前記複数の信号バンプの少なくとも幾つかとが、前記リードフレームの少なくとも一つに沿った端部から見た場合に重なって見える、
    半導体パッケージ。
  19. 請求項１８に記載の半導体パッケージであって、
    前記複数の電力バンプのうちの少なくとも一つが、前記複数のリードの第２のリードに近接する前記複数のリードの第１のリード上にあり、
    前記複数の信号バンプのうちの少なくとも一つが前記第２のリードに結合され、
    前記第１のリード上の前記複数の信号バンプのうちの少なくとも一つの信号バンプの中心が、前記複数の電力バンプのうちの前記少なくとも一つの電力バンプの中心から距離Ｄだけ直角に分離されており、Ｗ３の半分にＷ４の半分に付加したものがＤより大きい、
    半導体パッケージ。
  20. 請求項１８に記載の半導体パッケージであって、前記複数の電力バンプの各々が、前記半導体ダイにおける端部から前記リードフレームにおけるより大きな端部まで長手方向軸に沿って先細りにされている、半導体パッケージ。
  21. 請求項１８に記載の半導体パッケージであって、前記第２の複数の開口の深さが、前記金属リードフレームの高さＨの５０〜８０パーセントである、半導体パッケージ。
  22. 請求項１８に記載の半導体パッケージであって、前記第２の複数の開口が線形である、半導体パッケージ。
  23. 半導体パッケージであって、
    第１の側と前記第１の側とは反対の第２の側とを含むリードフレーム、
    前記第１の側からの第１の複数の開口及び前記第２の側からの第２の複数の開口であって、前記第２の複数の開口の各々が前記第１の複数の開口の各々より広く、前記第１の複数の開口の各々が前記リードフレームの上面図から非線形である、前記第１の複数の開口及び前記第２の複数の開口、
    複数の第１のバンプ及び複数の第２のバンプを介して前記リードフレームに電気的に接続される半導体ダイ、
    を含み、
    複数の第１のバンプの各々が、半導体ダイの所与の断面平面上の前記第２の複数のバンプの各々の横方向断面エリアより大きい横方向断面エリアを含み、
    前記第１の複数のバンプのうちの少なくとも一つが、前記半導体パッケージの側面図からの前記第２の複数のバンプのうちの少なくとも一つと重なる、
    半導体パッケージ。
  24. 請求項２３に記載の半導体パッケージであって、前記第２の複数の開口の各々が、前記リードフレームの平面図から線形である、半導体パッケージ。
  25. 請求項２３に記載の半導体パッケージであって、モールド化合物が、前記リードフレーム、前記半導体ダイ、前記第１の複数の開口、及び前記第２の複数の開口の一部を覆う、半導体パッケージ。
  26. 請求項２３に記載の半導体パッケージであって、前記複数の第１のバンプが前記半導体ダイへの電力伝送のためのものである、半導体パッケージ。
  27. 請求項２３に記載の半導体パッケージであって、前記複数の第２のバンプが前記半導体への信号伝送のためのものである、半導体パッケージ。
JP2020519680A 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム Active JP7197849B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762568333P 2017-10-05 2017-10-05
US201762568330P 2017-10-05 2017-10-05
US201762568331P 2017-10-05 2017-10-05
US62/568,330 2017-10-05
US62/568,333 2017-10-05
US62/568,331 2017-10-05
US16/150,986 2018-10-03
US16/150,986 US11152322B2 (en) 2017-10-05 2018-10-03 Leadframes in semiconductor devices
PCT/US2018/054517 WO2019071072A1 (en) 2017-10-05 2018-10-05 CONNECTING GRIDS IN SEMICONDUCTOR DEVICES

Publications (3)

Publication Number Publication Date
JP2020537340A true JP2020537340A (ja) 2020-12-17
JP2020537340A5 JP2020537340A5 (ja) 2021-11-11
JP7197849B2 JP7197849B2 (ja) 2022-12-28

Family

ID=65992654

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020519726A Pending JP2020537342A (ja) 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ
JP2020519680A Active JP7197849B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020519726A Pending JP2020537342A (ja) 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Country Status (5)

Country Link
US (6) US11444048B2 (ja)
EP (3) EP3692574A4 (ja)
JP (3) JP2020537342A (ja)
CN (3) CN111316433A (ja)
WO (3) WO2019070995A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11682609B2 (en) 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
CN110379792B (zh) * 2019-07-23 2021-07-20 中新国际联合研究院 用于温度循环的电子组件焊点
CN110660771B (zh) * 2019-10-09 2021-03-30 中新国际联合研究院 一种半导体封装中焊点形状的优化结构
CN110854029B (zh) * 2019-11-08 2021-04-13 中新国际联合研究院 自然形成的粗短沙漏形焊点的成形工艺
US11569154B2 (en) 2021-05-27 2023-01-31 Texas Instruments Incorporated Interdigitated outward and inward bent leads for packaged electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368177A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp リードフレーム及び半導体装置
CN1697148A (zh) * 2004-05-12 2005-11-16 富士通株式会社 半导体器件及制造该半导体器件的方法
US20110074016A1 (en) * 2009-09-29 2011-03-31 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2035086C1 (ru) 1992-11-19 1995-05-10 Николай Григорьевич Коломицкий Способ изготовления полупроводниковых кристаллов
TW309654B (ja) * 1995-03-29 1997-07-01 Olin Corp
JPH09139404A (ja) * 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH10178047A (ja) * 1996-12-16 1998-06-30 Seiko Instr Inc 半導体装置
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100546696B1 (ko) * 2000-10-11 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 공정용 리드프레임의 형성 방법
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
CN2538067Y (zh) * 2002-04-24 2003-02-26 威盛电子股份有限公司 覆晶封装基板
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4446772B2 (ja) 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
US7045893B1 (en) 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
TW200607030A (en) * 2004-08-04 2006-02-16 Univ Nat Chiao Tung Process for protecting solder joints and structure for alleviating electromigration and joule heating in solder joints
US7772681B2 (en) * 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
TWI263351B (en) * 2005-09-20 2006-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
FI119729B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
JP2007157745A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
TWI386119B (zh) * 2009-03-04 2013-02-11 Alpha & Omega Semiconductor 緊湊型電感功率電子器件封裝
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
US20120006833A1 (en) * 2010-07-07 2012-01-12 Shower Niche Kit, Inc. Shower niche kit
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
JP2012069704A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及びその製造方法
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8907437B2 (en) * 2011-07-22 2014-12-09 Allegro Microsystems, Llc Reinforced isolation for current sensor with magnetic field transducer
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
JP2013187383A (ja) * 2012-03-08 2013-09-19 Denso Corp バンプ構造体の製造方法
CN102629599B (zh) * 2012-04-06 2014-09-03 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9911685B2 (en) * 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP2014179364A (ja) * 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
JP6130312B2 (ja) * 2014-02-10 2017-05-17 新光電気工業株式会社 半導体装置及びその製造方法
US9219025B1 (en) * 2014-08-15 2015-12-22 Infineon Technologies Ag Molded flip-clip semiconductor package
US9337154B2 (en) 2014-08-28 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US9502337B2 (en) * 2014-10-31 2016-11-22 Nantong Fujitsu Microelectronics Co., Ltd. Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
CN104282637B (zh) * 2014-10-31 2017-09-29 通富微电子股份有限公司 倒装芯片半导体封装结构
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2016213238A (ja) 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN204992803U (zh) * 2015-09-01 2016-01-20 德昌电机(深圳)有限公司 单相永磁电机及其定子磁芯
JP2017152646A (ja) * 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10204814B1 (en) * 2017-07-28 2019-02-12 Stmicroelectronics, Inc. Semiconductor package with individually molded leadframe and die coupled at solder balls

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368177A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp リードフレーム及び半導体装置
CN1697148A (zh) * 2004-05-12 2005-11-16 富士通株式会社 半导体器件及制造该半导体器件的方法
JP2005327816A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
US20110074016A1 (en) * 2009-09-29 2011-03-31 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
JP2011097003A (ja) * 2009-09-29 2011-05-12 Renesas Electronics Corp 半導体装置及びその製造方法
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
US20130134568A1 (en) * 2011-11-29 2013-05-30 Silergy Semiconductor Technology (Hangzhou) Ltd Lead frame and flip chip package device thereof

Also Published As

Publication number Publication date
EP3692569A1 (en) 2020-08-12
US20220037277A1 (en) 2022-02-03
JP2020537342A (ja) 2020-12-17
EP3692574A4 (en) 2020-12-02
US20230012200A1 (en) 2023-01-12
EP3692570A1 (en) 2020-08-12
CN111357098A (zh) 2020-06-30
EP3692570A4 (en) 2020-12-02
EP3692569A4 (en) 2020-12-09
WO2019071072A1 (en) 2019-04-11
JP2020537341A (ja) 2020-12-17
JP7448754B2 (ja) 2024-03-13
US20210210453A1 (en) 2021-07-08
CN111316433A (zh) 2020-06-19
US11444048B2 (en) 2022-09-13
US10957666B2 (en) 2021-03-23
WO2019071069A1 (en) 2019-04-11
US20190109016A1 (en) 2019-04-11
WO2019070995A1 (en) 2019-04-11
CN111295748A (zh) 2020-06-16
EP3692574A1 (en) 2020-08-12
US11152322B2 (en) 2021-10-19
US20190109076A1 (en) 2019-04-11
JP7197849B2 (ja) 2022-12-28
US20190109110A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
JP7197849B2 (ja) 半導体デバイスにおけるリードフレーム
US9397063B2 (en) Microelectronic packages with nanoparticle joining
KR101347328B1 (ko) 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판
JP6025875B2 (ja) 超小型電子パッケージを作製する方法
CN103109367B (zh) 可堆叠的模塑微电子封装
KR101452056B1 (ko) 패키지 구조체 및 패키지 구조체 형성 방법
JP2008306128A (ja) 半導体装置およびその製造方法
TWI570864B (zh) 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP2010278186A (ja) 電子デバイスの製造方法及び電子デバイス
CN113990831A (zh) 用于半导体器件的表面贴装封装件
JP2008227410A (ja) 半導体装置およびその製造方法
TWI787111B (zh) 具複合式針腳結構的封裝元件及其製法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2016143693A (ja) 半導体装置
JP5553122B2 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20211004

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7197849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150