KR101347328B1 - 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판 - Google Patents

접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판 Download PDF

Info

Publication number
KR101347328B1
KR101347328B1 KR1020117006476A KR20117006476A KR101347328B1 KR 101347328 B1 KR101347328 B1 KR 101347328B1 KR 1020117006476 A KR1020117006476 A KR 1020117006476A KR 20117006476 A KR20117006476 A KR 20117006476A KR 101347328 B1 KR101347328 B1 KR 101347328B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
metal
bonding layer
post
Prior art date
Application number
KR1020117006476A
Other languages
English (en)
Other versions
KR20110044321A (ko
Inventor
벨가셈 하바
류창명
키미타카 엔도
크리스토퍼 폴 웨이드
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20110044321A publication Critical patent/KR20110044321A/ko
Application granted granted Critical
Publication of KR101347328B1 publication Critical patent/KR101347328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

상호연결 요소(110)는 기판, 예컨대 연결 기판, 패키지의 요소, 회로 패널 또는 마이크로전자 기판, 예컨대 반도체칩을 포함할 수 있으며, 기판은 표면에 노출된 전도성 패드(112), 접점, 접합 패드, 트레이스 등과 같은 복수의 금속 전도성 요소를 가진다. 복수의 고체 금속 포스트(130)가 각각의 전도성 요소 위에 놓이고 그로부터 떨어지는 곳으로 돌출될 수 있다. 금속간 층(121)은 고체 금속 포스트와 전도성 요소 사이에 배치될 수 있으며, 금속간 층은 고체 금속 포스트(130)와 전도성 요소(112) 사이에 전기적으로 전도성의 상호연결을 제공한다. 금속간 층에 인접한 고체 금속 포스트의 베이스는 금속간 층과 정렬될 수 있다.

Description

접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판 {MICROELECTRONIC SUBSTRATE HAVING METAL POSTS JOINED THERETO USING BOND LAYER}
관련출원의 상호 참조
본 출원은 2009년 7월 30일에, "Microelectronic Substrate Or Element Having Conductive Pads and Metal Posts Joined Thereto Using Bond Layer"라는 명칭으로 출원된 미국특허출원 제12/462,208호에 근거하여 우선권을 주장하며, 상그 개시 내용은 인용에 의해 본 명세서에 포함된다. 상기 출원 제12/462,208호는 2008년 8월 21에 출원된 미국 가출원 제61/189,618호의 출원일에 대해 우선권을 주장하며, 그 개시내용은 인용에 의해 본 명세서에 포함된다.
본 발명의 내용은, 마이크로전자 요소, 예컨대 반도체칩과의 상호연결(interconnection)을 위한 금속 포스트(metal post)를 가지는 기판의 구조 및 제조에 관한 것이고, 또한 기판과의 상호연결을 위한 포스트를 가지는 마이크로전자 요소(microelectronic element)의 구조 및 제조에 관한 것이다.
칩의 접점(contact)들이 패키지 기판의 대응하는 접점들 쪽을 향하는 플립칩 방식(flip-chip manner)으로 반도체칩을 패키징하는 것이 더 어려워지고 있다. 칩 접점 밀도의 증가는 접점들 사이의 피치가 감소되게 하고 있다. 그 결과, 각 칩의 접점을 대응한 패키지의 접점에 결합하기 위해 이용할 수 있는 땝납의 양이 감소된다. 또한, 보다 작은 납땜 조인트(solder joint)는 접촉 베어링(contact-bearing) 칩 표면과 패키지 기판의 인접한 면 사이의 스탠드오프 높이(stand-off height)가 줄어들게 한다. 그러나 접점 밀도가 매우 높을 때, 스탠드오프 높이는 칩의 인접한 표면과 패키지 기판 사이에 적당한 언더필(underfill)을 형성하기 위해 단순한 납땜 조인트의 높이보다 높을 것을 필요로 할 수 있다. 또, 칩과 기판의 상이한 열팽창을 보상하기 위해 패키지 기판의 접점들이 칩의 접점들에 대해 어느 정도 이동할 수 있도록 해주는 최소 스탠드오프 높이의 요구를 필요로 할 수 있다.
이러한 문제를 해결하기 위해 제안된 하나의 접근법은, 동(copper)과 같은 금속을 칩 접점 상에 직접 전해도금함으로써 금속의 칼럼(column)을 형성하는 단계, 칩 전면(front surface) 위에 놓이는(overlying) 포토레지스트 마스크를 사용하여 칼럼의 위치 및 높이를 정하는 단계를 포함한다. 그후 칩 상의 접합 패드(bond pad)로부터 연장되는 이 칼럼을 구비한 칩은 패키지 기판의 대응하는 접점에 결합될 수 있다. 다르게는, 유사한 접근법을 사용하여 기판의 노출된 패드 상에 금속의 칼럼을 형성할 수도 있다. 칩 상의 접점으로부터 연장되는 이 칼럼을 구비한 기판은 그후에 칩의 대응하는 접점에 결합될 수 있다.
그러나, 전해도금에 의해 상기한 컬럼을 형성하는 프로세스는, 예를 들면, 웨이퍼(직경이 약 200 밀리미터에서 약 300 밀리미터임)의 전체 영역 또는 기판 패널(보통 치수가 약 500 밀리미터 제곱임)의 전체 영역에서와 같이, 넓은 영역에 걸쳐 동시에 수행될 때 문제가 많다. 균일한 높이, 크기 및 형상의 금속 칼럼을 얻는 것이 곤란하다. 이 모든 것은 예컨대, 컬럼 직경이 약 75 미크론 이하 또는 컬럼 높이가 약 50 미크론 이하로, 칼럼의 크기 및 높이가 매우 작을 때 구현이 매우 어렵다. 포토레지스트 마스크의 두께, 및 웨이퍼나 기판 패널과 같은 넓은 영역에 걸친 패턴 형상의 크기에 있어 변화는 균일한 높이, 크기 및 형상의 칼럼을 얻는 것에 지장을 줄 수 있다.
다른 방법에서는, 땜납 페이스트(solder paste) 또는 다른 금속이 충전된 페이스트(metal-filled paste)의 범프(bump)를 기판 패널의 노출된 표면 상의 전도성 패드 위로 스탠실을 대고 찍을 수 있다(stancil). 그후 이 범프는 평탄도(planarity)를 형상시키기 위해 그 다음의 압인 가공(coining)에 의해 평평해질 수 있다. 그러나 땜납의 양이 균일한 범프를 형성하기 위해서는, 특히 예컨대 피치가 약 200 미크론 이하로 매우 작을 때는 엄격한 프로세스 제어가 요구될 수 있다. 또한 피치가 약 200 미크론 이하로 매우 작을 때는 범프들 사이에 땜납 다리가 형성(solder-bridging)될 가능성을 배제하기가 매우 어렵다.
본 명세서에 개시된 실시예에 따르면, 상호연결 요소(interconnection element)는, 기판(예컨대, 연결 기판), 패키지의 요소, 반도체칩을 포함할 수 있는 회로 패널이나 마이크로전자 요소를 포함할 수 있다. 일 실시예에서, 상기 기판은 유전체 요소를 포함할 수 있고 전도성의 요소는 상기 유전체 요소의 표면에 노출될 수 있다. 일 실시예에서, 상기 기판은 반도체칩일 수 있고, 상기 전도성 요소는 칩의 접합 패드 또는 접점을 포함할 수 있다.
상기 기판은 표면과 상기 표면에 노출되어 있는 전도성 패드, 접점, 접합 패드, 트레이스(trace) 등의 복수의 금속 전도성 요소를 가질 수 있다. 복수의 고체 금속 포스트(solid metal post)는 각각의 상기 금속 전도성 요소 위에 놓여 그로부터 멀어지는 쪽으로 돌출될 수 있다. 상기 고체 금속 포스트와 상기 전도성 요소 사이에는, 상기 고체 금속 포스트와 상기 전도성 요소 사이에 전기적으로 전도성의 상호연결를 제공할 수 있는 층과 같은, 금속간 층(intermetallic layer)이 배치될 수 있다. 상기 금속간 층에 인접한 고체 금속 포스트의 베이스(base)는 상기 금속간 층과 정렬될 수 있다.
일 실시예에서, 상기 금속간 층의 용융 온도는 상기 금속간 층을 형성하기 위해 사용된 원래 제공된 접합층(bond layer)의 용융 온도보다 높을 수 있다. 특정한 실시예에서, 상기 금속간 층은 주석, 주석-동, 주석-납, 주석-아연, 주석-비스무트(bismuth), 주석-인듐, 주석-은-동, 주석-아연-비스무트, 및 주석-은-인듐-비스무트로 구성되는 주석 금속(tin metal) 그룹으로부터 선택되는 하나 이상의 금속을 포함할 수 있다. 다른 실시예에서, 상기 금속간 층은 인듐, 은, 또는 이 양자와 같은 금속을 포함할 수 있다.
특정한 실시예에서, 하나 이상의 포스트는 베이스, 상기 베이스로부터 떨어져 있는 팁(tip), 및 상기 베이스와 상기 팁 사이에 웨이스트(waist)를 가진다. 상기 팁은 제1 직경을 가질 수 있고, 상기 웨이스트는 제2 직경을 가질 수 있다. 특정한 실시예에서, 상기 포스트의 형성에 사용된 에칭 프로세스에 기인하여, 상기 포스트의 높이의 25% 보다 큰, 제1 직경과 제2 직경의 차가 있을 수 있다.
상기 포스트는 상기 금속간 층 위에서 수직 방향으로 연장되고 상기 포스트의 팁에서 상기 포스트의 베이스로 상기 수직 방향에 대해 연속적으로 만곡되는 에지를 가질 수 있다.
일 실시예에서, 상기 포스트는 상기 금속간 층 위에 수직 방향으로 연장될 수 있고, 상기 하나 이상의 포스트는 제1 곡률 반경(radius of curvature)의 제1 에지를 가지는 제1 에칭 부분, 및 상기 제1 에칭 부분과 상기 금속간 층 사이에 하나 이상의 제2 에칭 부분을 포함할 수 있다. 상기 하나 이상의 제2 에칭 부분은 제2 곡률 반경의 제2 에지를 가질 수 있고, 상기 제2 곡률 반경은 상기 제1 곡률 반경과 다르다.
실시예에 따르면, 시트형 전도성 요소 및 전도성 요소와 융합될 수 있는 전도성 접합층을 사용하여 시트형의 전도성 요소를 기판의 노출된 전도성 요소들에 결합하는 단계를 포함할 수 있는, 마이크로전자 상호연결 요소를 제조하는 방법이 제공된다. 상기 기판 위에는 하나 이상의 배선층을 가질 수 있다. 그후 상기 시트형 요소는 패터닝되어 상기 전도성 요소로부터 제1 방향으로 돌출되는 복수의 도전성 포스트를 형성할 수 있다. 상기 시트형 요소는 상기 접합층의 부분들이 노출될 때까지 상기 접합층에 대해 선택적으로 에칭된 다음, 상기 접합층의 노출된 부분들을 제거함으로 패터닝될 수 있다. 특정한 실시예에서, 상기 접합층은 주석 또는 인듐을 포함할 수 있다.
특정한 실시예에서, 상기 시트형 요소는 제1 금속을 포함하는 호일, 상기 호일의 표면 위에 놓인 에칭 장벽층(etch barrier layer) 및 상기 제1 금속으로부터 떨어져 상기 에칭 장벽층의 표면 위에 놓인 상기 전도성 접합층을 포함할 수 있다. 상기 시트형 요소는 상기 접합층을 상기 전도성 요소들에 결합하는 단계를 포함하는 처리에 의해 상기 전도성 요소들과 결합될 수 있다. 일 실시예에서, 그후 상기 호일은 상기 에칭 장벽층의 부분들이 노출될 때까지 상기 에칭 장벽층에 대해 선택적으로 에칭될 수 있다. 그후 노출된 상기 에칭 장벽층의 부분들 및 상기 접합층의 부분들은 상기 전도성 포스트들 사이에서 제거될 수 있다.
일 변형예에서, 상기 시트형 요소는 제1 금속을 포함하는 호일 및 상기 호일의 표면 위에 놓이는 전도성 접합층을 포함할 수 있고, 상기 접합층과 상기 전도성 요소들을 결합하는 단계를 포함하는 처리에 의해 상기 전도성 요소들과 결합될 수 있다. 상기 시트형 요소는 상기 접합층의 부분들이 노출될 때까지 상기 접합층에 대해 호일을 선택적으로 에칭함으로써 패터닝할 수 있고, 그후 상기 접합층의 노출된 부분들은 제거될 수 있다.
특정한 실시예에서, 상기 방법은 상기 제1 접합층을 상기 전도성 요소들 상에 미리 제공된 제2 접합층을 결합하는 단계를 더 포함할 수 있다. 상기 제1 접합층과 상기 제2 접합층의 재료는 동일하거나 상이할 수 있다. 특정한 실시예에서, 상기 제1 접합층과 상기 제2 접합층 중 하나는 주석과 금을 포함할 수 있고, 상기 제1 접합층과 상기 제2 접합층 중 나머지는 은과 인듐을 포함할 수 있다.
특정한 실시예에서, 상기 호일은 기본적으로 제1 금속으로 구성될 수 있고, 상기 에칭 장벽층은 기본적으로 에칭제(echant)에 의해 침입받지 않는 에칭 장벽층으로 구성된다. 예를 들면, 일 실시예에서, 상기 제1 금속을 동을 포함할 수 있고, 상기 에칭 장벽층은 기본적으로 니켈로 구성될 수 있다.
본 명세서의 실시예에 따른 방법에서는, 마이크로전자 상호연결 요소를 제조할 수 있다. 상기한 방법에서, 시트형 전도성 요소는 기판의, 예를 들면, 위에 하나 이상의 배선층을 가지는 마이크로전자 기판 또는 유전체 요소의, 노출된 전도성 패드들과 결합될 수 있다. 그후 시트형 전도성 요소는 패터닝되어 상기 전도성 패드로부터 제1 방향으로 연장되는 복수의 전도성 포스트를 형성할 수 있다. 상기 시트형 전도성 요소는 제1 금속을 포함하는 호일 및 상기 호일의 표면 위에 놓이는 제2 금속층을 포함할 수 있다. 상기한 방법에서, 상기 제2 금속층은 접합 재료를 사용하여 상기 전도성 패드들에 결합될 수 있고, 상기 호일은 상기 제2 금속층이 노출될 때까지 상기 제2 금속층에 대해 선택적으로 에칭될 수 있다. 그후 상기 제2 금속층의 노출된 부분은 나중에 제거될 수 있다.
일 실시예에 따르면, 마이크로전자 상호연결 요소를 제조하는 방법이 제공된다. 이러한 방법에서, 맨드렐(mandrel) 내의 개구부 내에 적어도 부분적으로 배치되어 있는 금속 포스트의 제1 단부(first end)는 기판의 전도성 요소, 상기 금속 포스트의 제1 단부와 상기 전도성 요소 사이에 배치된 전도성 접합층과 나란히 놓인다. 그후 이러한 접합층은 가열되어 상기 금속 포스트의 제1 단부와 상기 전도성 요소 사이에 전기적으로 전도성의 조인트를 형성할 수 있다. 그후 상기 맨드렐을 제거하여 상기 금속 포스트를 노출시켜 상기 금속 포스트가 상기 전도성 요소로부터 멀어지는 쪽으로 돌출되게 할 수 있다.
일 실시예에서, 상기 포스트를 상기 전도성 요소와 결합하는 단계 이전에, 상기 개구부 내에 금속의 층을 도금하는 단계를 포함하는 처리를 함으로써 상기 맨트렐의 개구부 내에 복수의 전도성 포스트를 형성할 수 있다.
특정한 실시예에서, 상기 맨드렐은 상기 개구부의 내벽에서 노출된 제1 금속층을 포함할 수 있고, 상기 전도성 포스트는 상기 개구부 내에서 상기 제1 금속층 위에 놓이는 제2 금속층을 포함할 수 있다. 상기 제1 금속층과 상기 제2 금속층 사이에는 에칭 장벽층을 배치할 수 있다. 이러한 경우에, 상기 맨드렐을 제거하기 위한 처리는, 상기 에칭 장벽 금속층에 대해 상기 제1 금속층을 선택적으로 제거하는 단계를 포함할 수 있다.
특정한 실시예에서, 상기 제1 금속층 및 상기 제2 금속층 각각은 동을 포함할 수 있다. 일 실시예에서, 상기 에칭 장벽 금속층은 기본적으로 니켈로 구성될 수 있으므로, 상기 동층을 상기 니켈층에 대해 선택적으로 에칭할 수 있다.
본 발명의 일 실시예에 따른 마이크로전자 상호연결 요소는 제1 방향 및 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 주면(major surface)을 가지는 기판을 포함할 수 있다. 상기 주면에는 복수의 전도성 요소가 노출될 수 있다. 고체 금속 포스트가 상기 전도성 요소 위에 놓이고 각각의 전도성 요소로부터 멀어지는 제3 방향으로 돌출될 수 있다. 전도성 접합층은 상기 전도성 요소 각각에 결합된 제1 면을 가질 수 있다.
본 명세서의 실시예에 따르면, 제1 방향 및 제2 방향으로 연장되는 금속 호일을, 기판의 복수의 전기적으로 전도성의 요소 및 상기 금속 호밀과 상기 전도성 요소 사이에 배치된 전기적 전도성의 접합층과 나란히 놓는 단계를 포함할 수 있는 방법이 제공된다. 그후 열을 가하여 상기 금속 호일과상기 전도성 요소를 결합시켜 적어도 상기 금속 호일과 상기 전도성 요소의 접합부에 금속간 층을 형성할 수 있다. 그후 상기 금속 호일을 패터닝하여 상기 전도성 요소 및 상기 기판의 표면으로부터 멀어지는 쪽으로 연장되는 복수의 고체 금속 포스트를 형성할 수 있다.
일 실시예에서, 상기 금속간 층은 상기 포스트와, 외부 구성요소의 접점 사이의 전기적으로 전도성의 상호연결을 형성에 사용할 수 있는 결합 프로세스에서의 온도보다 높은 용융 온도를 가질 수 있다.
특정한 실시예에서, 상기 기판은 반도체칩과 같은 또는 반도체칩을 포함하는 마이크로전자 요소를 포함할 수 있고, 상기 전도성 요소는 상기 반도체칩의 표면(face)에 패드를 포함할 수 있다.
도 1은 일 실시예에 따른 돌출 전도성 포스트를 가지는 기판 제조 방법에서의 단계를 나타낸 단편적인 단면도fragmentary sectional view 이다.
도 1a는 금속호일과 기판의 전도성 패드 사이의 상호연결을 더 나타낸 부분 단편적인 단면도이다.
도 1b는 일 실시예에 다른 상호연결 요소의 형성 시의 단계를 더 나타낸 부분 단편적인 단면이다.
도 2는 단면이 도 2의 1-1 선을 따르는, 도 1에 나타낸 부분적으로 제조된 기판의 도 1에 상응하는 평면도이다.
도 3은 도 1에 나타낸 층형 금속 구조체의 도 1에 상응하는 평면도이다
도 4는 도 1 - 도 3에 나타낸 단계 다음에 기판을 제조하는 방법에서의 단계를 설명하는 단편적인 단면도이다.
도 4a는 실시예에 따른 형성된 전도성 포스트의 구조를 더 나타낸 부분 단편적인 단면도이다.
도 4b는 상기한 실시예의 변형예에 따라 형성된 전도성 포스트의 구조를 더 나타낸 부분 단편적인 단면도이다.
도 4c는 실시예의 변형예에 따라 상호연결 요소의 형성 시의 단계를 더 나타낸 부분 단편적인 단면도이다.
도 4d, 도 4e, 도 4f, 및 도 4g는 실시예의 변형예에 따라 상호연결 요소의 형성 시의 단계를 나타낸 단면도이다.
도 5는 도 4에 나타낸 상기 단계 다음에 기판을 제조하는 방법의 단계를 나타낸 단편적인 단면도이다.
도 6은 일 실시예에 따른 돌출되는 전도성 포스트를 가지는 완성된 기판을 나타내는 단편적인 단면도이다.
도 6a는 상호연결 요소와 이것과의 마이크로전자 요소 연결부 및 다른 구조체를 포함하는 마이크로전자 어셈블리를 나타낸 단편적인 단면도이다.
도 7은 도 6에 나타낸 실시예의 변형예에 따른 돌출되는 전도성 포스트를 가지는 완성된 기판을 나타낸 단편적인 단면도이다.
도 8은 도 7에 나타낸 실시예의 변형예에 따른 돌출되는 전도성 포스트를 가지는 완성된 기판을 나타낸 단편적인 단면도이다.
도 9 - 도 10은 도 1 - 도 6에 나타낸 실시예의 변형에 따른 돌출되는 전도성 포스트를 가지는 기판의 제조 방법에서의 단계를 나타낸 단편적인 단면도이다.
도 11은 도 1 - 도 6에 나타낸 실시예의 변형에 따른 돌출되는 전도성 포스트를 가지는 기판의 제조 방법에서의 단계를 나타낸 단편적인 단면도로, 단면은 도 12의 11-11 선을 따른 것이다.
도 12는 도 11에 대응하는 평면도이다.
도 13, 도 14, 도 15, 및 도 16은 도 1 - 도 6에 나타낸 실시예의 변형에 따른 돌출되는 전도성 포스트를 가지는 기판 제조 방법에서 도 11 - 도 12에 나타낸 단계 다음의 단계를 나타낸 단편적인 단면도이다.
도 17, 도 18, 및 도 19는 도 11 - 도 16에 나타낸 실시예의 변형예에 따른 돌출되는 전도성 포스트를 가지는 기판 제조 방법에서의 단계를 나타낸 단편적인 단면도이다.
도 20은 도 11 - 도 19에 나타낸 실시예의 변형예에 따른 제조 방법에 사용하는 층형 금속 구조체를 나타낸 단편적인 단면도이다.
도 1은 일 실시예에 따른 동 범프 계면(interface)을 가지는 기판 제조 방법에서의 단계를 나타낸 단편적인 단면도이다. 도 1에서 볼 수 있듯이, 완전히 또는 부분적으로 형성될 수 있는 상호연결 기판(110)은 층형 금속 구조체(120)와 결합되어 층형 금속 구조체(120)의 접합층(122)이 유전체 요소(114)의 주면에 노출된 전도성 패드(112)에 접촉한다. 특정한 일 실시예에서, 기판은 접점, 트레이스 또는 접점 및 트레이스 양자를 포함할 수 있는 복수의 전도성 요소를 가지는 유전체 요소를 포함할 수 있다. 접점은 트레이스의 폭보다 큰 직경의 전도성 패드로서 제공될 수 있다. 다르게는, 전도성 패드는 트레이스와 일체로 형성될 수 있으며 트레이스의 폭과 대략 같거나 그보다 약간만 큰 직경일 수 있다. 제한 없이, 어떤 특정한 일 예의 기판은 보통 폴리머, 예컨대 폴리이미드로 만들어지고 그 중에서도 특히 금속 트레이스 및 접점이 위에 패터닝되어 있는 시트형의 가요성 유전체 요소일 수 있으며, 접점은 이 유전체 요소의 적어도 한 면에 노출되어 있다. 본 개시내용에 사용된 바와 같이, 전기적으로 전도성의 구조체가 유전체 구조체의 표면"에 노출되어" 있다는 표현은, 전기적으로 전도성의 구조체가 유전체 구조체의 외부로부터 유전체 구조체의 표면 쪽을 향해 유전체 구조체의 표면에 수직인 방향으로 이동하는 이론적인 지점과의 접점으로 이용 가능하다는 것을 나타낸다. 따라서, 유전체 구조체의 표면에 노출되어 있는 단자(terminal) 또는 다른 전도성의 구조체는 그 표면으로부터 돌출될 수 있고; 그 표면과 동일 평면일 수 있고; 또는 그 표면에 비해 우묵한 곳에 있어 유전체 내의 구멍 또는 오목부(depression)를 통해 노출될 수 있다.
일 실시예에서, 유전체 요소의 두께는 200 마이크로미터 이하일 수 있다. 특정한 예에서, 전도성 패드는 매우 작고 최적 피치(fine pitch)로 배치될 수 있다. 예를 들면, 전도성 패드는 측방향으로 75 미크론 이하의 치수를 가질 수 있고, 200 미크론 이하의 피치로 배치될 수 있다. 다른 예에서, 전도성 패드는 측방향으로 50 미크론 이하의 측방향 치수를 가질 수 있고 150 미크론 이하의 피치로 배치될 수 있다. 다른 예에서, 전도성 패드는 측방향으로 35 미크론 이하의 측방향 치수를 가질 수 있고 100 미크론 이하의 피치로 배치될 수 있다. 이 예들은 예시적인 것이고, 도전성 패드 및 그 피치는 예들에서 나타낸 것보다 크거나 작을 수 있다. 또한 도 1에서 볼 수 있듯이, 전도성 트레이스(116)가 유전체 요소(114)의 주면에 배치될 수 있다.
참조가 용이하도록, 본 명세서에서 방향은 기판(114)의 "상"면(105), 즉 패드(112)가 노출되어 있는 면과 관련하여 기술되어 있다. 일반적으로, "위로 향하는(upward) 또는 "에서 올라가는(rising from)" 방향이라고 하는 것은 상면(128)에 직교하고 멀어지는 방향을 가리키는 것으로 정한다. "아래로 향하는(downward)" 방향이라고 하는 것은 칩 상면(128)에 직교하고 올라가는 방향과 반대인 방향을 가리키는 것으로 정한다. "수직(vertical)" 방향은 칩 상면에 직교하는 방향을 가리키는 것으로 정한다. 기준점(reference point) "위에(above)"라는 용어는 기준점 위쪽의 지점을 가리키는 것으로 정하고, 기준점 "아래(below)는 기준점 아래쪽의 지점을 가리키는 것으로 정한다. 어떤 개별 요소의 "상부(꼭대기)(top)"는 위 방향으로 가장 멀리 연장되는 그 요소의 지점 또는 지점들을 가리키는 것으로 정하고, 어떤 요소의 "하부(바닥)(bottom)"라는 용어는 아래 방향으로 가장 멀리 연장되는 지점 또는 지점들을 가리키는 것으로 정한다.
상호연결 기판은 또한 추가적인 전도성 패드(112A, 112B) 및 다른 층들의 패드(112, 112A, 112B) 사이의 상호연결을 위한 비아(117, 117A)를 가지는 유전체 요소(114) 내에 하나 이상의 추가적인 전도층(conductive layer)을 포함할 수 있다. 추가적인 전도층은 추가적인 트레이스(116A)를 포함할 수 있다. 도 2에서 가장 잘 볼 수 있듯이, 상호연결 기판(110)(패널 형태로 도시됨)은 전도성 패드(112)와 유전체 요소의 상면(105)에 노출된 전도성 트레이스(116)를 가진다.
도 2에 나타낸 바와 같이, 트레이스(116)는 전도성 패드(112)들 사이에 배치될 수 있거나, 또는 다른 위치에 배치될 수 있다. 특정한 패드 및 트레이스 패턴은 많은 가능한 다른 구성에 대한 예시일 뿐이다. 도 2에 나타낸 바와 같이, 트레이스들 중 일부 또는 전부는 전도성 패드(112)와 주면에서 직접 연결될 수 있다. 다르게는, 트레이스들 중 일부 또는 전부는 전도성 패드(112)와 어떠한 연결도 갖지 않을 수 있다. 도 2에 나타낸 바와 같이, 상호연결 기판은 처리 중에 패널 또는 스트립(strio)과 같은 더 큰 유닛 내의 기판들의 주변 에지(102)에 부착된, 많은 그러한 상호연결 기판들 중 하나일 수 있다. 일 실시예에서 패널의 치수는 500 밀리미터 제곱이다, 즉 패널은, 제1 방향으로 패널의 에지를 따른 치수가 500 밀리미터이고 제1 방향을 가로지르는 제2 방향으로 패널의 다른 에지를 따른 치수가 500 밀리미터이다. 일 실시예에서, 완성된 때, 이러한 패널 또는 스트립은 다수의 개별 상호연결 기판으로 분할될 수 있다. 이와 같이 형성된 상호연결 기판은 반도체칩과 같은 마이크로전자 요소를 가지는 플립칩 상호연결에 적합할 수 있다.
층형 금속 구조체(120)는 패터닝 가능한 금속층(124) 및 접합층(122)을 포함한다. 패터닝 가능한 금속층(124)은 기본적으로 동과 같은 금속으로 구성되는 호일을 포함할 수 있다. 호일의 두께는 보통 100 미크론보다 얇다. 특정한 예에서, 호일의 두께는 수십 미크론이다. 다른 예에서, 호일의 두께는 100 미크론보다 두꺼울 수 있다. 접합층은 보통 노출된 전도성 패드(112)를 호일(124) 내에 포함된 금속에 접합하는데 적합한 접합 재료를 포함한다.
특정한 예에서, 접합층은 기본적으로 주석, 또는 다르게는 인듐, 또는 주석과 인듐의 조합으로 구성된다. 상호연결 요소 구조체 뿐만 아니라 다양한 접합층 재료 및 제조 방법은 2008년 12월 23에 출원된 공동 소유의 미국특허출원 제12/317,707호에 기재되어 있으며, 그 개시내용은 인용에 의해 본 명세서에 포함된다. 일 실시예에서, 접합층은 용융(melting) 및 융합(fusing)에 의해 전기적으로 전도성의 연결부(connection)을 형성할 수 있도록 하기에 충분히 낮은, 낮은 용융점(low melting point, "LMP") 또는 낮은 용융 온도를 가지는 하나 이상의 금속을 포함할 수 있다.
예를 들면, LMP 금속층은 일반적으로 결합될 대상의 특성을 고려하여 허용 가능한 충분히 낮은 온도에 용융될 수 있도록 하는 낮은 융점을 가지는 임의의 금속을 가리킨다. "LMP 금속"이라는 용어는 때로는 주석의 융점(약 232 ℃ = 505 K)보다 낮은 융점(응고점)을 가지는 금속을 보통 가리키기 위해 사용되지만, 본 실시예의 LMP 금속은 항상 주석의 융점보다 낮은 융점을 가지는 금속으로 한정되는 것이 아니라, 범퍼의 재료에 적절히 바인딩할 수 있고 상호연결 요소가 연결에 사용되는 부품이 견딜 수 있는 융점 온도를 가지는 임의의 단순한 금속 및 금속 합금을 포함한다. 예를 들면, 낮은 열저항(heat resistance)을 가지는 유전체 요소를 사용한 기판 상에 제공된 상호연결 요소의 경우, 현재 개시된 실시예에 따라 사용된 금속 또는 금속 합금의 융점은 유전체 요소(114)(도 1)의 허용가능한 온도 한계보다 낮아야 한다.
일 실시예에서, 접합층(122)은 예를 들면, 주석과 같은 주석 금속층 또는 주석-동, 주석-납, 주석-아연, 주석-비스무트(bismuth), 주석-인듐, 주석-은-동, 주석-아연-비스무트, 및 주석-은-인듐-비스무트와 같은 주석의 합금일 수 있다. 이 금속들은 낮은 융점을 가지고 동으로 만들어진 금속 호일 및 금속 호일을 에칭하여 그것으로부터 형성될 수 있는 포스트에 대해 뛰어난 전도성을 가진다. 또 전도성 패드(112)가 동을 포함하거나 동으로 구성되는 경우, 주석 금속층(122)은 패드(112)에 대해 뛰어난 전도성을 가진다. 이러한 주석 금속층(122)의 조성은 항상 균일해야 할 필요는 없다. 예를 들면, 주석 금속층은 단일층 또는 다층일 수 있다. 또, 그 위에 주석 금속층 및 금속 호일을 가지는 기판을 예를 들면 주석 금속층의 융점보다 높은 충분한 온도로 충분히 가열함으로써, 주석 금속층은 용융되어 금속 호일을 전도성 패드와 융합시킬 수 있다.
이러한 프로세스 동안에, 주석 금속층의 재료는 바깥쪽으로 패드(112) 또는 금속 호일 또는 이 둘 다 내로 확산할 수 있다. 거꾸로, 패드(112), 금속 호일 또는 이 둘 다의 재료는 주석 금속층 내로 확산할 수 있다. 이렇게 하여, 결과 구조체는 금속 호일과 전도성 패드를 결합하는 "금속간" 층(121)을 포함할 수 있으며, 이러한 금속간 층은 호일(124), 패드(112) 또는 이 양자의 재료와 함께 주석 금속층으로부터의 재료의 고용체(solid solution)를 포함할 수 있다. 주석 금속층과 전도성 패스 사이의 확산으로 인해, 결과로서 얻은 금속간 층은 주석 금속층에 의해 접촉된 전도성 패드의 부분들과 정렬될 수 있다. 일 실시예에서, 도 1a에서 볼 수 있듯이, 금속간 층(121)의 에지(121A)는 전도성 패드(112)의 에지(112A)와 수직 방향으로 적어도 대략 정렬될 수 있다. 금속간 층 내에서, 금속간 층의 조성비는 패드(112)와의 계면 또는 나중에 그것으로부터 패터닝되는 호일(124) 또는 포스트(130)(도 4)와의 계면 중 하나 또는 양쪽에서 점진적으로 변화될 수 있다. 다르게는, 주석 금속층, 패드(112) 및 포스트(30)의 조성은 그것들의 계면들 또는 계면들 사이에서 야금 분리 또는 집합(metallurgical segregation or aggregation)을 겪으므로, 전도성 패드, 포스트, 또는 주석 금속층 중 하나 이상의 조성비는, 어떤 주석 금속층이 남아 있는 경우, 그러한 요소들 사이의 계면으로부터의 깊이와 함께 변화할 수 있다. 이것은 주석 금속층(122), 패드(112) 또는 금속 호일(124)가 만들어질 때는 단일 조성을 가질 수 있더라도 발생할 수 있다.
금속간 층은, 금속간 층이 상호연결 요소의 포스트(130)들과 외부 구성요소, 예컨대, 다른 기판, 마이크로전자 요소, 수동 디바이스, 또는 능동 디바이스의 접점을 결합하기 위해 결합 프로세스가 수행될 수 있는 온도보다 높은 용융 온도를 가질 수 있는 그러한 조성을 가질 수 있다. 이렇게 하여, 결합 프로세스는 금속간 층의 용융을 일으키지 않고 수행될 수 있으므로, 전도성 요소, 예컨대 포스트가 기판의 표면으로부터 멀어지는 쪽으로 돌출되는 기판의 패드 또는 트레이스에 대한 포스트의 위치 안정성(positional stability)을 유지한다.
일 실시예에서, 금속간 층은 금속, 예컨대 기본적으로 패드(112)를 구성하는 동의 용융 온도보다 낮은 용융 온도를 가질 수 있다. 다르게는 또는 그에 더해, 일 실시예에서, 금속간 층은 금속, 예컨대 호일(124) 및 포스트(130)가 나중에 그것으로부터 형성되는 동의 용융 온도보다 낮은 용융 온도를 가질 수 있다.
일 실시예에서, 금속간 층은 원래 제공된 그대로의 접합층의 용융 온도, 접합층 및 금속 호일을 구비한 기판이 가열되어 금속간 층을 형성하기 전에 존재하던 그대로의 접합층의 용융 온도보다 높은 용융 온도를 가질 수 있다.
접합층이 주석 금속층일 필요는 없다. 예를 들면, 접합층은 인듐 또는 그 합금과 같은 결합 금속(joining metal)을 포함할 수 있다. 금속간 층의 형성 및 조성에 관한 이상의 설명은, 그러한 다른 타입의 접합층을 사용하여 재료가 그러한 접합층과 하나 이상의 호일 및 전도성 패드 사이에 확산하여 금속간 층을 형성할 수 있도록 할 때 적용할 수도 있다.
접합층은 약 1 미크론 또는 수 미크론 이상의 두께 범위를 가질 수 있다. 접합층과 호일 사이에는 비교적 얇은 확산 장벽층(도시되지 않음)이 제공될 수 있다. 일 실시예에서, 이 확산 장벽층은 니켈과 같은 금속을 포함할 수 있다. 이 확산 장벽층은 예를 들면, 호일이 기본적으로 동으로 구성되고 접합층이 기본적으로 주석 또는 인듐으로 구성되는 경우에, 접합 금속의 호일 내로의 확산 방지를 도울 수 있다. 다른 예에서, 접합층은 땜납 페이스트 또는 다른 금속 충전 페이스트 또는 금속의 전도성 화합물 또는 그 조합과 같은 도전성 페이스틀 포함할 수 있다. 예를 들면, 땜납 페이스트의 균일한 층은 호일의 표면 전체에 펼쳐져 있 수 있다. 금속 층들을 비교적 낮은 온도에서 결합하기 위해 특정한 타입의 땜납 페이스가 사용될 수 있다. 예를 들면, 금속의 "나노 입자(nanoparticle)", 즉 길이 치수가 보통 약 100 나노미터보다 작은 입자를 포함하는 인듐 또는 은계 땜납 페이스트는 약 150 ℃의 소결 온도를 가질 수 있다. 나노입자의 실제 치수는, 예컨대 약 1 나노미터 이상의 치수를 가져, 상당히 작을 수 있다. 다른 예에서, 접합층은 전도성의 접착제를 포함할 수 있다. 또 다른 예에서, 접합층은 절연 폴리머 필름(insulating polymeric film) 내에 분산된 금속 입자를 포함하는 이방성 전도성 접착 필름을 포함할 수 있다.
특정한 실시예에서, 금속 호일과 기판의 전도성 패드를 결합하기 위해 하나 이상의 접합층이 사용될 수 있다. 예를 들면, 호일 상에는 제1 접합층이 제공될 수 있고 기판의 전도성 패드 상에는 제2 접합층이 제공될 수 있다. 그후, 제1 접합층을 가지는 호일은 제2 접합층을 가지는 전도성 요소와 나란히 놓일 수 있고, 제1 및 제2 접합층에 열을 가하여 전기적으로 전도성의 조인트를 전도성 패드와 호일 사이에 형성할 수 있다. 제1 및 제2 접합층은 동일하거나 상이한 조성을 가질 수 있다. 일 실시예에서, 제1 접합층과 제2 접합층 중 하나는 주석과 금을 포함할 수 있고, 제1 접합층과 제2 접합층 중 다른 하나는 은과 인듐을 포함할 수 있다.
또는 실시예에서, 접합층은 압력이 인가될 때와 같이, 활성화 시에 발열성(exothermically)으로 반응하는 이종 금속(dissimilar metal)의 구조를 가지는 "반응성 호일"을 포함할 수 있다. 예를 들면, 상업적으로 이용 가능한 반응성 호일은 니켈과 알루미늄으로 이루어지는 일련의 교번층(alternating layer)을 포함할 수 있다. 압력에 의해 활성화될 때, 반응성 호일은 접촉하고 있는 금속과 접합시키기에 충분한 국부적으로 높은 내부 온도에 도달한다.
도 3으로부터 가장 잘 볼 수 있듯이, 호일은 적어도 부분적으로 형성된 상호연결 기판의 크기에 걸쳐 측 방향(113, 115)으로 연속적일 수 있고, 호일은 동일한 크기에 걸쳐 연속적인 접합층으로 덮여 있다. 일 실시예에서, 층형 금속 구조체는 기판 패널과 동일한 치수, 예컨대 500 밀리미터 제공일 수 있다.
도 1에 나타낸 바와 같이, 접합층(122)은 부분적으로 제조된 기판의 전도성 패드(112)에 결합된다. 그후, 금속 호일(124)이 포토리소그래피에 의해 감법(subtractively)으로 패터닝되어 전도성 또는 금속 포스트를 형성한다. 예를 들면, 포트레지스트 또는 다른 마스크층이 포토리소그래피에 의해 패터닝되어 도 1b에서 볼 수 있듯이, 금속 호일의 상면(125) 위에 놓이는 에칭 마스크(142)를 형성할 수 있다. 금속 호일(124)은 그후 에칭 마스크로 덮이지 않은 위치에 상면으로부터 선택적으로 에칭되어 고체 금속 포스트(130)(도 4)를 형성할 수 있다.
접합층(122)의 노출된 표면(123) 위로부터 볼 때, 각 포스트의 베이스(129)는 포스트의 팁(꼭대기, apex)보다 클 수 있는 접합층과 접촉하여 있는 원형 영역을 가질 수 있다. 접합층의 표면(123) 위의 높이(132)에 배치된 팁은 베이스보다 작은 면적을 가질 수 있다. 보통, 팁은 또한 접합층 표면(123) 위에서 볼 때 원형 영역을 가진다. 포스트의 형상은 오히려 임의적이어서, 도면에 도시된 원뿔대(truncated cone)(원뿔 상부의 일부가 바닥면과 평행한 면을 따라 절단됨) 뿐만 아니라, 원통 또는 원뿔 또는 꼭대기가 둥글거나 평평한(plateau) 원뿔과 같은, 기타 해당 기술분양에 공지된 유사한 형상일 수 있다. 또, 원뿔대와 같은, "회전체(solid of revolution)"라고 불리는 원형 단면을 가지는 3차원(3D) 형상에 더해 또는 그보다는, 포스트(130)는 다각형의 수평방향 단면을 가지는 어떤 삼차원 형상과 같은 임의의 형상을 가질 수 있다. 보통, 이 형상은 그것으로부터 포스트가 형성되는, 레지스트 패턴, 에칭 조건 또는 원래의 층 또는 금속 호일의 두께를 변경함으로써 조정될 수 있다. 또한 포스트(130)의 치수는 임의적이고 어떤 특정한 범위로 한정되는 것은 아니지만, 포스트(130)는 기판(110)의 노출면으로부터 10 내지 50 마이크로미터 돌출되도록 형성될 수 있고, 포스트(130)가 원형 단면을 가지는 경우, 직경은 수십 미크론 이상의 범위 내에 설정될 수 있다. 특정한 실시예에서, 포스트의 직경은 0.1 mm에서 10 mm 사이의 범위일 수 있다. 특정한 실시예에서, 포스트(130)의 재료는 동 또는 동 합금일 수 있다. 동 합금은 다른 금속 또는 금속들과 동의 합금을 포함할 수 있다.
보통, 포스트는 금속 호일의 상에 또는 위에 배치된 마스크(142)(도 1b)를 사용하여 에칭이 금속 호일의 상면(125)으로부터 금속 호일의 두께(126) 방향, 즉 금속 호일의 하면(127) 쪽을 향해 진행하도록, 금속 호일을 등방성 에칭하여 형성된다. 동시에, 금속 호일의 상면이 연장되는 측 방향(113, 115)(도 3)으로 에칭이 진행된다. 접합층(122)의 표면(123)이 포스트들 사이에서 완전히 노출될 때까지 에칭이 진행되어, 접합층의 노출면(123)으로부터 각 포스트의 높이(126')는 금속 호일(124)(도 1b)의 두께와 동일할 수 있다.
//이렇게 형성된 포스트(130)는 도 4a에서 볼 수 있는 형상을 가질 수 있고, 포스트의 에지(131)는 하부의 접합층(122) 또는 그것으로부터 형성된 금속간 층과 접촉하고 있는 포스트의 팁(133)에서 베이스(141)로 연속적으로 곡선을 그릴 수 있다. 일 예에서, 포스트의 에지(131)는 접합층(122)의 표면(123) 또는 포스트와 접촉하고 있는 금속간 층 위의 팁(133)의 높이(125')의 50% 이상 만곡될 수 있다. 각 포스트의 팁은 보통 포스트의 베이스의 폭(137)보다 작은 측 방향(113)에서의 폭을 가진다. 포스트는 또한 팁(133)과 베이스(141) 각각의 폭(135, 137)보다 작은 폭(139)을 가지는 웨이스트를 가질 수 있다.
팁의 폭(135)은 금속 호일이 연장되는 측 방향(113, 115)에서 동일하거나 상이할 수 있다. 두 방향에서 폭이 동일한 경우, 폭(135)은 팁의 직경을 나타낼 수 있다. 마찬가지로, 베이스의 폭(137)은 금속 호일의 측 방향(113, 115)에서 동일하거나 상이할 수 있으며, 폭이 동일한 경우, 폭(137)은 베이스의 직경을 나타낼 수 있다. 마찬가지로, 웨이스트의 폭(139)은 금속 호일의 측 방향(113, 115)에서 동일하거나 상이할 수 있으며, 폭이 동일한 경우, 폭(139)은 웨이스트의 직경을 나타낼 수 있다. 일 실시예에서, 팁은 제1 직경을 가질 수 있고, 웨이스트는 제2 직경을 가질 수 있으며, 제1 및 제2 직경은 포스트의 팁과 베이스 사이에 연장되는 포스트의 높이의 25%보다 클 수 있다.
도 4는 금속 호일(124)을 완전히 관통하여 아래에 있는 접합층(122)을 노출시키는 에칭에 의해 전도성 포스트(130)이 형성된 후의 상호연결 요소를 나타낸다. 특정한 예에서, 전도성 포스트는 수십 미크론의 높이 및 측 방향 치수, 예컨대 수십 미크론의 직경을 가질 수 있다. 특정한 예에서, 높이 및 직경은 각각 100 미크론보다 작을 수 있다. 포스트의 직경은 전도성 패드의 측 방향 치수보다 작다. 각 포스트의 높이는 포스트의 직경보다 작거나 클 수 있다.
도 4b는 다른 실시예을 나타낸 것으로, 도 4a를 참조하여 설명한 바와 같이 포스트가 형성될 때 베이스의 폭(137)보다 포스트의 높이(226)에 비해 좁을 수 있는 폭(237)을 가지는 베이스와 함께 포스트(230)가 형성된다. 따라서, 전술한 바와 같이 형성된 포스트(130)보다 더 큰 높이와 폭의 종횡비(height to width aspect ratio)를 가지는 포스트(230)를 얻을 수 있다. 특정한 실시예에서, 포스트(230)는 층형 구조체(도 4c)의 부분들을 마스킹층(242)을 사용하여 에칭함으로써 형성될 수 있으며, 층형 구조체는 제1 금속 호일(224), 제2 금속 호일(225) 및 제1 금속 호일(224)과 제2 금속 호일(225) 사이에 끼인 에칭 장벽층(227)을 포함한다. 그 결과로서 얻은 포스트(230)는 상부 포스트 부분(232)과 하부 포스트 부분(234)을 가질 수 있고 상부 포스트 부분(232)과 하부 포스트 부분(234) 사이에 배치된 에칭 장벽층(227)을 가질 수 있다. 일 예에서, 금속 호일은 기본적으로 동으로 구성되고, 에칭 장벽층(227)은 기본적으로 동을 침입하는 에칭제에 의해 침입되지 않는 니켈과 같은 금속으로 구성된다. 다르게는, 에칭 장벽층(227)이 금속 호일보다 늦게 에칭되는 것을 외에는, 에칭 장벽층(227)은 기본적으로 금속 호일을 패터닝하기 위해 사용된 에칭제에 의해 에칭될 수 있는 금속 또는 금속 합금으로 구성될 수 있다. 이렇게 하여, 에칭 장벽층(227)은, 상부 포스트 부분(232)을 규정하기 위해 제1 금속 호일이 마스킹층(242)에 따라 에칭되고 있을 때, 침입으로부터 제2 금속 호일(225)을 보호한다. 그후, 상부 포스트 부분(232)의 에지(233) 너머 노출된 에칭 장벽층(227)의 부분들이 제거된 후, 상부 포스트 부분을 마스크로 이용하여 제2 금속 호일(225)을 에칭한다.
그 결과로서 얻은 포스트(230)는 제1 에지를 가지는 제1 에칭된 부분을 포함할 수 있고, 제1 에지는 제1 곡률 반경(R1)을 가진다. 또한 포스트(230)는 제1 에칭된 부분과 금속간 층 사이에 적어도 하나의 제2 에칭 부분을 가지고, 제2 에칭 부분은 제1 곡률 반경과는 상이한 제2 곡률 반경(R2)를 가지는 제2 에지를 가진다.
일 실시예에서, 상부 포스트 부분(232)은, 하부 포스트 부분을 형성하기 위해 제2 금속 호일을 에칭할 때 추가적인 침입으로부터 부분적으로 또는 완전히 보호될 수 있다. 예를 들면, 상부 포스트 부분을 보호하기 위해, 제2 금속 호일을 에칭하기 이전에 상부 포스트 부분의 에지 또는 에지들(233)에 내에칭성 재료(etch-resistant material)를 도포할 수 있다. 도 4b에 도시된 포스트(230)와 같은 에칭된 금속 포스트를 형성하는 것에 대한 설명 및 방법은 2007년 3월 13일에 출원된 공동소유의 미국 특허출원 제11/717,587호에 기술되어 있으며, 상기 출원의 개시내용은 인용에 의해 본 명세서에 포함된다.
일 예에서, 시작 구조체(starting structure)는 제1 금속 호일과 제2 금속 호일 사이에 끼인 에칭 장벽층을 포함할 필요가 없다. 대신에, 상부 포스트 부분이 불완전하게 에칭함으로써, 예컨대, 금속 호일을 "절반 에칭(half -etching)"함으로써 형성될 수 있어, 금속 호일이 애칭제에 노출되었던 돌출 부분들 사이의 오목부(33) 뿐만 아니라 금속 호일의 돌출 부분(32)이 규정된다. 마스킹층(142)인 포토레지스트를 노광 및 현상한 후, 호일(124)은 도 4ddp 도시된 바와 같이 에칭될 수 있다. 일단 에칭이 일정한 깊이에 도달되면, 에칭 프로세스는 중단된다. 예를 들면, 에칭 프로세스는 미리 정해진 시간이 지난 후에 종결될 수 있다. 에칭 프로세스는 제1 부분들 사이에 형성된 오목부(33)들과 함께, 기판(114)으로부터 멀어지는 위쪽으로 돌출되는 제1 포스트 부분(32)을 남긴다. 에칭제가 호일(124)을 침입하기 때문에, 애칭제는 마스킹층(142)의 에지 밑의 재료를 제거하여, 마스킹층이 돌출부(overhang)(30)로 표기된, 제1 포스트 부분(32)의 상부로부터 측방향으로 돌출될 수 있도록 한다. 이 경우에, 제2 포토레지스트(34)는 호일(124) 내의 노출된 오목부(33) 위로 배치된다, 즉 앞서 호일이 에칭된 위치에 배치된다. 따라서, 제2 포토레지스트(34)는 또한 제1 포스트 부분(32)을 덮는다. 일 예에서, 전기영동(electrophoretic) 증착 프로세스를 사용하여 호일(124)의 노출된 면 상에 포토레지스트의 제2 층을 선택적으로 형성할 수 있다. 이 경우에, 제2 포토레지스트(34)는 제1 포토레지스트 마스킹층(142)을 덮지 않으면서 호일 위로 증착될 수 있다.
다음 단계에서, 제1 포토레지스트(142) 및 제2 포토레지스트(34)를 갖는 기판을 노광시킨 다음 제2 포토레지스트를 현상한다. 도 4f에 도시된 바와 같이, 제1 포토레지스트는 돌출부(30)로 표시된, 호일(124)의 부분 위에 측 방향으로 돌출될 수 있다. 이 돌출부(30)는 제2 포토레지스트(34)가 방사선에 노광되는 것을 방지하고 따라서 제2 포토레지스트(34)가 현상되어 제거되는 것을 방지하여, 제2 포토레지스트(34)의 부분이 제1 포스트 부분(32)에 부착되게 한다. 따라서, 제1 포토레지스트(142)는 제2 포토레지스트(34)에 대해 마스크 역할을 한다. 방사선에 노광된 제2 포토레지스트(34)를 제거하도록 제2 포토레지스트(34)를 세척에 의해 현상한다. 이것은 제2 포토레지스트(34)의 노광되지 않은 부분을 제1 포스트 부분(32)에 남긴다.
일단 제2 포토레지스트(34)의 부분들이 노광되어 현상되었으면, 제2 에칭 프로세스를 수행하여 호일(124)의 추가적인 부분을 제거하여, 도 4g에 도시된 바와 같이 제1 포스트 부분(32) 아래에 제2 포스트 부분(36)을 형성한다. 이 단계 중에, 제2 포토레지스트(34)는 여전히 제1 포스트 부분(32)에 부착되어 제1 포스트 부분(32)이 다시 에칭으로부터 보호한다.
이 단계들은 제3, 제4, 또는 제n 포스트 부분을 형성하는 바람직한 종횡비 및 피치를 만들기 위해 필요한 회수만큼 반복될 수 있다. 이 프로세스는 접합층(122) 또는 금속간 층에 도달한 때 중단될 수 있으며, 이러한 층은 에칭 중단층(etch-stop layer) 또는 에칭 저항층(etch-resistance layer) 역할을 할 수 있다 최종 단계로서, 제1 및 제2 포토레지스트(142, 34)가 각각 완전히 벗겨진다.
이렇게 하여, 포스트(230)(도 4b)의 형상과 유사한 형상의 포스트가 형성될 수 있지만, 도 4b로부터 볼 수 있듯이 상부 포스트 부분과 하부 포스트 부분 사이에 제공되는 내부 에칭 장벽층(227)이 필요 없다. 상기한 방법을 이용함으로써, 상부 포스트 부분과 하부 포스트 부분이 유사한 직경을 가질 수 있거나, 또는 상부 포스트 부분의 직경이 하부 포스트 부분의 직경보다 크거나 같을 수 있는 다양한 형상의 포스트를 만들 수 있다. 특정한 실시예에서, 전술한 기법을 사용하여 포스트의 팁에서 베이스까지 포스트의 부분들을 연속적으로 형성함으로써, 포스트의 직경은 팁에서 베이스로 갈수록 점점 작아질 수 있거나 팁에서 베이스로 갈수록 점점 커질 수 있다.
다음, 도 5에 나타낸 바와 같이, 예를 들면 선택적인 에칭, 에칭후 세정(post-etch cleaning) 프로세스, 또는 양자에 의해, 포스트들 사이에 노출되어 있는 접합층의 부분들을 제거하여, 각 포스트(130)는 금속간 층의 나머지 부분 및 있다면 남은 접합층의 부분을 통해 전도성 패드(112)에 확실히 접합된 채로 남는다. 그 결과, 금속간 층에 인접하거나 그것에 접촉하여 있는 포스트의 베이스(141)는, 제작 공차(manufacturing tolerance) 내에서 발생할 수 있는 금속간 층의 일부 언더컷(undercut) 또는 오버컷(overcut)을 제오하고는, 금속간 층과 정렬될 수 있다. 또한 상기한 처리의 결과로서, 트레이스(116)가 포스트들 사이에 노출될 수 있다.
그 뒤에, 도 6에 나타낸 단계에서, 땜납 마스크(136)를 유전체 요소(114)의 노출된 주면(115) 위에 도포하여 패터닝한다. 그 결과, 전도성 포스트(130) 및 전도성 패드(112)를 땜납 마스크(136)의 개구부 내에 노출시킬 수 있다. 그후 금 또는 주석 및 금과 같은, 하나 이상의 금속으로 이루어진 얇은 층을 포함하는 최종 금속(138)을 포스트(130) 및 패드(112)의 노출된 표면에 도포하여 상호연결 요소를 완성할 수 있다. 도 6에 나타낸 상호연결 요소(150)에서, 전도성 포스트의 팁(133)은
균일한 두께의 단일 금속 호일을 에칭하여 형성되기 때문에 높은 수준의 평탄도를 가진다. 또, 인접한 포스트들 사이에서 얻은 피치(140)는, 각 포스트의 치수 및 형상이 에칭 프로세스를 통해 잘 제어될 수 있기 때문에, 예컨대 150 미크론 이하로 매우 작을 수 있고, 어떤 경우에는 더욱 작을 수 있다. 이제 상호연결 요소(150)는, 예를 들면 반도체칩과 같은 마이크로전자 요소의 대응하는 땜납 범프 어레이를 사용하여 플립칩 상호연결을 형성하기 위해 사용될 수 있는 형태이다. 다르게는, 대량의 땜납 또는 결합 금속이나 그 코팅, 예컨대, 주석, 인듐 또는 주석과 인듐의 조합이 하나 이상의 팁(133)에서 최종 금속 위에 형성될 수 있어, 그러한 대량 또는 코팅은 마이크로전자 요소와의 전도성 상호연결을 형성하는 데 이용 가능하다.
따라서, 도 6a에 도시된 바와 같이, 상호연결 요소(110)의 포스트(130)는 마이크로전자 요소(160) 또는 반도체칩의 대응하는 접점(152)과, 예를 들면 땜납(156) 또는 다른 결합 금속을 사용하여 그곳에 융합시킴으로써, 결합될 수 있다.
또 다른 예에서, 상호연결 요소의 포스트(130)는, 예를 들면 반도체칩의 표면에 노출된 대응하는 전도성 패드 또는 칼럼에의 확산 접합(diffusion bonding)에 의해, 납땜 없이(solder-less manner) 반도체칩의 접점에 결합될 수 있다. 상호연결 요소의 포스트(130)는 마이크로전자 요소, 예컨대 집적회로("IC")와 같은 반도체칩에 결합되고, 상호연결 요소는 또한 회로 패널(164) 또는 배선 기판에 전기적으로 연결될 수 있다. 예를 들면, 상호연결 요소는 포스트로부터 떨어져 있는 상의 표면(158)에서 상기 회로 패널(164)에 연결될 수 있다. 이렇게 하여 회로 패널의 패드(162)에 연결되어 있는 상호연결 요소를 통해 마이크로전자 요소(154)와 회로 패널(164) 사이에 전기적으로 전도성의 상호연결이 제공될 수 있다. 상호연결 요소가 마이크로전자 요소(154) 및 회로 패널(164)에 연결되는 경우, 포스트들 또한 다른 마이크로전자 요소 또는 다른 회로 패널에 연결될 수 있으므로, 상호연결 요소는 복수의 마이크로전자 요소와 하나 이상의 회로 패널 사이의 연결을 설정하는 데 사용될 수 있다. 또 다른 예에서, 상호연결 요소는 테스팅 지그의 계면 접점에 연결될 수 있어, 포스트가 영구적인 상호연결을 형성하지 않고 칩의 접점(152)과 함께 접점 내로 가압될 때, 전기적으로 전도성의 연결이 상호연결 요소(110)을 통해 테스팅 지그와 마이크로전자 요소 사이에 형성될 수 있다.
도 7은 다른 실시예에 따른 상호연결 요소(250)을 나타낸다. 도 7에 도시된 바와 같이, 상호연결 요소의 주면(215)에 노툴되어 있는 트레이스는 없다. 대신에, 트레이스(116)는 유전체 요소(210)의 재료에 의해 덮히도록 주면 아래에 배치되어 있다. 상호연결 요소(250)는 전도성 패드(112) 및 트레이스(116)를 가지고 그 위에 유전체 재료의 층(214)을 적층하는, 부분적으로 제조된 상호연결 요소(110)(도 1)에서부터 시작한다. 그후 유전체 층(214) 내에는, 예를 들면 레이저 드릴링에 의해, 나중에 도금되거나 전도성 페이스(예컨대, 땜납 페이스 또는 은충전 페이스트)로 도금되어 비아(117')를 형성할 수 있는 개구부가 형성될 수 있다. 그후 유전체 요소(210)의 주면(215)에 노출되어 있는 전도성 패드(112')가 형성될 수 있다. 그런다음 전술한 바와 같이 처리를 계속한다(도 1 내지 도 6). 이렇게 상호연결 요소를 형성함에 따른 하나의 가능한 이점은, 트레이스(116)가 처리하는 동안에 추가적인 유전체 층(214)에 의해 계속 보호된다는 것이다. 또, 전도성 패드들 사이의 땜납 마스크(136)는 필요 없을 수 있다.
도 8은 도 7에 도시된 것과 유사한 상호연결 요소(250')를 나타내지만, 땜납 마스크를 형성하는 단계가 제거되었다.
도 9에 나타낸 바와 같은 본 발명의 특정한 실시예에서, 층형 금속 구조체(320)은 전술한 바와 같은 금속 호일(120) 및 접합층을 포함하고(도 1, 3), 또한 에칭 장벽층(324, 326)을 포함한다. 에칭 장벽층(324)은 금속 호일을 패터닝하는 데 사용되는 에칭제에 의해 침입받지 않는 재료를 포함한다. 에칭 장벽층(326)은 접합층(122)의 부분들을 제거하기 위해 사용된 에칭제 또는 다른 화학 물질에 의해 침입받지 않는 재료를 포함한다. 특정한 실시예에서, 금속 호일(120)이 동을 포함하는 경우, 동 호일과 장벽층 사이의 에칭 장벽층(324)은 기본적으로 니켈로 구성될 수 있다. 이렇게 하여, 동 호일은 니켈 에칭 장벽에 대해 높은 선택도(selectivity)로 에칭될 수 있고, 호일이 에칭될 때 접합층 및 다른 구조체를 부식으로 보호한다. 그후, 예를 들면 적절한 화학적 성질을 이용하여 에칭 장벽층을 에칭함으로써, 에칭 장벽층(324)을 제거항 접합층의 부분들이 포스트 사이에 노출된다. 그후 접합층(122)의 노출된 부분들은 제2 에칭 장벽층(326)에 대해 선택적으로 에칭함으로써 제거될 수 있다. 제2 에칭 장벽층(326)을 구비함으로써, 밑에 있는 구조체로 돌출되는 제2 에칭 장벽층(326)을 사용하여, 선택성 에칭에 의해 패터닝될 수 있는 비교적 두꺼운 접합층이 제공될 수 있다. 끝으로, 접합층의 노출된 부분을 제거한 후, 포스트들 사이에 노출되어 있는 제2 에칭 장벽층(326)을 제거할 수 있다.
다르게는, 제2 에칭 장벽층(326)은 주로 전도성 패드(112)의 재료 내로 접합층의 상당한 확산을 방지하는 확산 장벽층으로서 기능할 수 있다. 도 10은 실시예의 이 변형예(도 9)에 따른 방법에 의해 완성된 상호연결 요소(350)를 나타낸다.
도 11은 전술한 실시예(도 1 - 도 6)의 변형예에 따라 상호연결 요소의 제조 시에 사용하는 다른 층형 금속 구조체(440)을 나타내는 단편적인 단면도이다. 층형 금속 구조체(440)는 맨드렐(442)의 구멍 또는 개구부(432) 내에 미리 형성되어 있는 복수의 전도성 포스트(430)을 포함한다. 도 12는 도 11에 대응하는 층형 금속 구조체(440)의 평면도로, 맨드렐(442)의 표면(445)에 인접한 전도성 포스트의 베이스(423)을 나타낸다.
맨드렐은 2008년 8월 15일에 "Interconnection Element with Posts Formed by Plating"라는 명칭으로 Jinsu Kwon, Sean Moran 및 Endo Kimitaka를 발명자로 하여 2008년 8월 15일에 출원된 미국특허출원 제12/228,890호, 2008년 8월 15일에 "Interconnection Element with Plated Posts Formed on Mandrel"라는 명칭으로 Sean Moran, Jinsu Kwon 및 Endo Kimitaka를 발명자로 하여 출원된 미국특허출원 제12/228,896호 그리고 미국 가출원 제60/964,823호(2007년 8월 15일 출원) 및 제61/004,308호(2007년 11월 26일 출원)의 개시내용은 인용에 의해 본 명세서에 포함된다.
예를 들면, 맨드렐(442)은 수십 미크론에서 수백 미크론에 걸친 두께를 가지는 동으로 이루어진 연속적인 호일(434) 내에 에칭, 레이저 드릴링 또는 기계 드릴링 구멍에 의해 형성될 수 있고, 그후 금속의 비교적 두꺼운 층(436)(예컨대, 수 미크론에서 수십 미큰로의 두께를 가지는 동층)이 상기 호일에 결합되어 구멍의 개방 단부를 덮는다. 구멍 형성 작업의 특성은 구멍(432)의 벽과 금속층(436)의 표면 사이에 원하는 벽 각도(446)를 얻을 수 있도록 맞춤될 수 있다. 특정한 실시예에서, 벽 각도는 형성될 전도성 포스트의 형상에 따라, 예각일 수 있거나 직각일 수 있다.
금속층(436)에 의해 덮힘에 따라, 그후 구멍은 메워진(blind) 구멍이다. 그후 에칭 장벽층(438)이 개구의 하부 및 벽을 따라 연장되고 호일의 노출된 주면(444) 위에 놓인다. 일 예에서, 니켈의 층이 동 호일 위에 에칭 장벽층(438)로서 적층될 수 있다. 그후, 금속의 층이 에칭 장벽층 위로 도금되어 포스트(430)를 형성한다. 일련의 패터닝 및 증착 단계들이 각 포스트(430)의 베이스(432) 위에 놓이는 접합층의 부분(422)를 가지는 전도성 포스트의 형성을 가져온다.
도 13에 나타낸 바와 같이, 층형 금속 구조(440)는 이제 전술한 바와 같이 부분적으로 제조된 상호연결 요소(110)(도 1)과 나란히 놓이고, 전도성 포스트(430)의 베이스(423)은 전도성 패드(112)에 인접한다. 도 14는 접착층의 부분(422)을 통해 포스트가 전도성 패드와 결합된 후의 어셈블리를 나타낸다.
그 뒤에, 금속 호일(434) 및 맨드렐의 층(436)은, 예를 들어 이 층들의 금속을 에칭 장벽층(438)에 대해 선택적으로 에칭함으로써, 도 15에 도시된 바와 같이 제거된다. 예를 들면, 호일(434) 및 층(436)이 기본적으로 동으로 구성될 때, 이들은 기본적으로 니켈로 구성되는 에칭 장벽층(438)에 대해 선택적으로 에칭될 수 있다.
그후, 에칭 장벽은 제거될 수 있으며, 땜납 마스크(452)가 도포되어, 그 결과 도 16에 나타낸 상호연결 요소(450)를 얻는다. 그 뒤의 처리는 전술한 바와 같이(도 1- 도 6) 처리되어 초종 금속층 또는 포스트(430) 상의 다른 결합 금속을 형성할 수 있다.
이러한 실시예(도 11 - 도 16)의 변형예에서, 동과 같은 비교적 높은 용융 온도의 전도성 포스트(530)가 개구부(532)의 벽들 위로 전해도금되는 층형의 금속 구조체(540(도 17)가 마련될 수 있다. 이 변형예에서, 포스트는 맨드렐(542)의 개구부(532) 내의 에칭 장벽(538) 위에 놓이는 중공의 요소로서 형성된다. 접합 재료(552), 예컨대 주석, 인듐, 주석과 인듐의 조합, 또는 다른 재료와 같은 결합 금속이 그후 나중에 도시된 바와 같이 중공의 포스트 내에 배치될 수 있다. 보통, 접합 재료는 중공의 전도성 포스트(530)의 용융 온도보다 낮은 용융온도를 가진다.
그후, 도 18에 도시된 바와 같이, 포스트 내의 접합 재료(522)는 적당한 조건하에서 전도성 패드(112)와 결합된다. 그후 맨드렐의 부분들이, 전술한 바와 같이(도 15 - 도 16), 에칭 배리어(538)에 대해 선택적으로 에칭함으로써 제거될 수 있다. 그후 땜납 마스크 및 최종 금속층을 형성하기 위해 전술한 바와 같이 처리될 수 있다.
도 20은 전술한 실시예들(도 11 - 도 19)의 변형예에 따른 제조 방법에서 활용된 층형 금속 구조체(640)을 나타낸 단편적인 단면도이다. 이 변형예에서, 맨드렐은 금속 호일, 예를 들면 전술한 바와 같은 동 호일 대신에 유전체 층(634)을 포함한다. 금속층(636)은 동과 같은 금속층을 도금하여 맨드렐의 개구부 내에 포스트(630)를 형성할 때 전기적인 공동체 층(electrical communing layer)으로서 사용된다. 이렇게 하여, 금속층(636)을 제거한 후, 유전체층(634)이 부분적으로 제조된 상호연결 요소의 표면에 노출될 수 있는 트레이스(116)(도 1)와 같은 구조체에 영향을 미치지 않도록 맞춤제작될 수 있는 프로세스를 사용하여 선택적으로 제거될 수 있다. 이렇게 하여, 에칭 배리어(638)는 비교적 두껍고 유전체층(634)의 주면(615) 전채를 덮을 필요가 없을 수 있다.
도 21에서 평면도를 나타낸, 또 다른 변형예에서, 전술한 방법(도 1 - 도 20) 중 어떤 것 또는 전부가 기판 패널, 예컨대 가로 세로 500 밀리미터의 치수를 가지는 정사각 패널에 대해 실시될 필요는 없다는 것에 유의하기 바란다. 대신에 또한 각각이 기판 패널(110)보다 작은 복수의 개별 층형 금속 구조체(720, 720')가 그곳에 결합되어 전술한 바와 같이 처리될 수 있는 것으로 생각될 수 있다. 예를 들면, 픽앤플레이스 도구(pick-and-place tool)가 필요에 따라 특정한 위치에서 기판 패널 상의 일부 노출된 전도성 패드 위로 앞서 설명한 층형 구조체를 배치하기 위해 사용될 수 있다. 그후 층형 금속 구조체는 하나 이상의전술한 프로세스에 따라 전송 패드에 결합될 수 있다. 어떤 그러한 층형 금속 구조체에 의해 덮히지 않고 남은 전도성 패드 및 트레이스는 적절한 제거 가능한 보호층, 예컨대 제거 가능한 폴리머층의 증착(퇴적)에 의해 그 뒤의 처리로부터 보호될 수 있다. 그후 처리는 전술한 방법 중 하나 이상에 따라 처리될 수 있다.
전술한 방법의 일부 또는 전부를 적용하여 포스트가 접점으로부터, 예컨대 반도체칩을 포함하는 마이크로전자 요소의 접합 패드(bond pad)로부터 연장되는 구성요소를 형성할 수 있다. 따라서, 전술한 방법의 결과물(resulting product)은 그 위에 능동 디바이스나 수동 디바이스 중 적어도 하나를 가지고 칩의 표면에 노출된 전도성 요소, 예컨대 패드로부터 떨어진 곳으로 연장되는 포스트를 가지는 반도체칩일 수 있다. 그 뒤의 프로세스에서, 칩 표면으로부터 떨어진 곳으로 연장되는 포스트는 기판, 중재기(interposer), 회로 패널 등의 구성요소의 접점과 결합되어 마이크로전자 어셈블리를 형성할 수 있다. 일 실시예에서, 이러한 마이크로전자 어셈블리는 패키징된 반도체칩일 수 있거나, 또는 칩들 사이에 전기적 상호연결이 있거나 없는 유닛 내에 함께 패키징된 복수의 반도체칩을 포함할 수 있다.
기판의 도전성 요소와 결합된 포스트를 형성하기 위한 본 명세서에 개시된 방법은 단일 반도체칩과 같은, 마이크로전자 기판에 적용될 수 있거나, 또는 동시에 처리하기 위해 고정물(fixture) 내에 또는 캐리어 상에 정해진 간격으로 유지될 수 있는 복수의 개별 반도체칩에 동시에 적용될 수 있다. 다르게는, 본 명세서에 개시된 방법은 웨이퍼 레벨, 패널 레벨 또는 스트립 레벨 스케일로 복수의 반도체칩에 대해 동시에 전술한 바와 같은 처리를 수행하기 위해 웨이퍼의 형태로 또는 웨이퍼의 일부로 함께 부착되어 있는 복수의 반도체칩을 포함하는 마이크로전자 기판 또는 요소에 적용될 수 있다.
이상의 설명은 특정한 애플리케이션의 예시적인 실시예를 참조하였지만, 청구 발명은 그것으로 한정되지 않는다는 것을 알야야 한다. 본 명세서에 제공된 가르침에 접근할 수 있는 해당 기술분야의 당업자라면, 추가적인 변형, 응용, 및 실시예들이 첨부된 특허청구범위 범위 내에 든다는 것을 알 것이다.

Claims (39)

  1. 반도체칩을 포함하고, 표면 및 상기 표면에 노출된 복수의 금속 전도성 요소를 가지는 마이크로전자 요소;
    상기 금속 전도성 요소 각각의 위에 놓이고 그로부터 멀어지는 쪽으로 연장되고 동 또는 동 합금 중 적어도 하나로 구성되는, 복수의 고체 금속 포스트; 및
    상기 고체 금속 포스트와 상기 금속 전도성 요소 사이에 배치되고 전기적으로 전도성을 가지며, 동의 고용체(solid solution)를 포함하고 또 주석, 인듐, 금 또는 은 중 적어도 하나를 포함하며, 상기 고체 금속 포스트와 상기 금속 전도성 요소 중 적어도 하나와의 계면으로부터 깊이에 따라 변화하는 조성을 가진, 금속간 층
    을 포함하고,
    상기 고체 금속 포스트 중 적어도 하나는 제1 곡률 반경의 제1 에지를 가지는 제1 에칭 부분, 및 상기 제1 에칭 부분과 상기 금속간 층 사이에 하나 이상의 제2 에칭 부분을 포함하며, 상기 제2 에칭 부분은 상기 제1 곡률 반경과는 상이한 제2 곡률 반경의 제2 에지를 가지는,
    마이크로전자 유닛.
  2. 제1항에 있어서,
    상기 고체 금속 포스트는 상기 금속간 층에 인접한 베이스를 가지고, 상기 고체 금속 포스트의 베이스는 상기 금속간 층과 정렬되는, 마이크로전자 유닛.
  3. 제1항에 있어서,
    상기 금속간 층의 용융 온도는 상기 금속간 층을 형성하기 위해 사용된 원래 제공된 접합층의 용융 온도보다 높은, 마이크로전자 유닛.
  4. 제1항에 있어서,
    상기 금속간 층은 주석, 주석-동, 주석-납, 주석-아연, 주석-비스무트, 주석-인듐, 주석-은-동, 주석-아연-비스무트, 및 주석-은-인듐-비스무트로 구성되는 주석 금속 그룹으로부터 선택되는 하나 이상의 금속을 포함하는, 마이크로전자 유닛.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 마이크로전자 상호연결 요소를 제조하는 방법으로서,
    (a) 그 위에 하나 이상의 배선층을 가지는 기판의 전도성 요소에 시트형 전도성 요소의 전도성 접합층을 결합하는 단계로서, 상기 시트형 전도성 요소는 동 또는 동 합금 중 적어도 하나로 구성되는 호일을 포함하고, 상기 전도성 접합층은 연속적이며 주석, 인듐, 금 또는 은 중 적어도 하나를 포함하는, 상기 전도성 접합층을 결합하는 단계; 및
    (b) 상기 시트형 요소를 감법(subtractively)으로 패터닝하여 상기 전도성 요소로부터 제1 방향으로 돌출되는 복수의 전도성 포스트를 형성하는 단계
    를 포함하고,
    상기 시트형 전도성 요소는 연속적인 상기 전도성 접합층을 통해 유전체 요소의 상기 전도성 요소와 결합되며,
    상기 시트형 요소를 감법으로 패터닝하는 단계는, (i) 상기 전도성 접합층의 부분들이 노출될 때까지 상기 전도성 접합층에 대해 선택적으로 에칭하는 단계, 및 (ii) 상기 전도성 접합층의 노출된 부분들을 제거하는 단계를 포함하는, 방법.
  11. 삭제
  12. 제10항에 있어서,
    상기 시트형 요소는 상기 호일의 표면 위에 놓인 에칭 장벽층을 더 포함하고, 상기 전도성 접합층은 상기 호일로부터 떨어진 상기 에칭 장벽층의 표면 위에 놓이며,
    상기 단계 (b)는, 상기 에칭 장벽층의 부분들이 노출될 때까지 상기 에칭 장벽층에 대해 상기 호일을 선택적으로 에칭하는 단계, 상기 접합층이 노출될 때까지 상기 에칭 장벽층의 노출된 부분들을 제거하는 단계, 및 그후 상기 전도성 포스트들 사이의 상기 접합층의 노출된 부분들의 적어도 일부를 제거하는 단계를 더 포함하는, 방법.
  13. 삭제
  14. 제10항에 있어서,
    상기 접합층은 제1 접합층이고,
    상기 방법은 상기 단계 (a) 전에, 제2 전도성 접합층을 상기 전도성 요소 중 적어도 일부에 결합하는 단계를 더 포함하고,
    상기 단계 (a)는 상기 제1 접합층을 상기 제2 접합층과 결합하는 단계를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 제1 접합층과 상기 제2 접합층의 재료는 동일하거나 상이한, 방법
  16. 제15항에 있어서,
    상기 제1 접합층과 상기 제2 접합층 중 하나는 주석과 금을 포함하고, 상기 제1 접합층과 상기 제2 접합층 중 나머지는 은과 인듐을 포함하는, 방법.
  17. 제12항에 있어서,
    상기 단계 (b)는 에칭제를 사용하여 수행되고,
    상기 호일은 제1 금속으로 구성되고, 상기 에칭 장벽층은 에칭제에 의해 침입받지 않는 에칭 장벽층으로 구성되는, 방법.
  18. 제17항에 있어서,
    상기 제1 금속은 동을 포함하고, 상기 에칭 장벽층은 니켈로 구성되는, 방법.
  19. 제12항에 있어서,
    상기 에칭 장벽층은 제1 에칭 장벽층이고, 상기 시트형 전도성 요소는 상기 제1 에칭 장벽층으로부터 떨어져 있는 상기 접합층의 표면 위에 놓인 제2 에칭 장벽을을 포함하는, 방법.
  20. 제10항에 있어서,
    상기 유전체 요소는, 상기 전도성 패드가 노출되어 있는 주면 및 상기 전도성 패드를 상기 주면 상에 형성된 트레이스와 연결하는 복수의 전도성 비아를 포함하고,
    상기 트레이스는 상기 유전체 요소의 두께의 적어도 일부분에 의해 상기 유전체 요소의 주면과 분리되어 있는, 방법.
  21. 제10항에 있어서,
    상기 기판은 반도체칩을 포함하는 마이크로전자 요소를 포함하고, 상기 전도성 요소는 상기 반도체칩의 표면에 패드를 포함하는, 방법.
  22. 삭제
  23. 마이크로전자 상호연결 요소를 제조하는 방법으로서,
    (a) 맨드렐 내의 개구부 내에 적어도 부분적으로 배치되어 있는 금속 포스트들의 제1 단부를, 기판의 전도성 요소 및 상기 금속 포스트의 제1 단부와 상기 전도성 요소 사이에 배치된 전도성 접합층과 나란히 놓는 단계; 및
    (b) 적어도 상기 접합층을 가열하여 상기 금속 포스트의 제1 단부와 상기 전도성 요소 사이에 전기적으로 전도성의 조인트를 형성하는 단계; 및
    (c) 상기 맨드렐을 완전히 제거하여 상기 금속 포스트를 노출시켜 상기 금속 포스트가 상기 전도성 요소로부터 멀어지는 쪽으로 돌출되게 하는 단계
    를 포함하는 방법.
  24. 제23항에 있어서,
    상기 금속 포스트는 상기 제1 단부로부터 떨어져 있는 제2 단부를 가지고,
    상기 금속 포스트 중 적어도 하나의 제2 단부의 폭은, 상기 금속 포스트 중 상기 적어도 하나의 금속 포스트의 제1 단부의 폭보다 작은, 방법.
  25. 제23항에 있어서,
    단계 (a) 전에, 상기 개구부 내에 금속의 층을 도금하는 단계를 포함하는 처리에 의해 상기 맨드렐의 개구부 내에 복수의 상기 금속 포스트를 형성하는 단계를 더 포함하는 방법.
  26. 제25항에 있어서,
    상기 맨드렐은 상기 개구부의 내벽에 노출된 제1 금속층을 포함하고,
    상기 금속 포스트는 상기 개구부 내의 상기 제1 금속층 위에 놓인 제2 금속층을 포함하고,
    상기 제1 금속층과 상기 제2 금속층 사이에는 에칭 장벽층이 배치되고,
    상기 맨드렐을 제거하는 단계는 상기 에칭 장벽 금속층에 대해 상기 제2 금속층을 선택적으로 제거하는 단계를 포함하는, 방법.
  27. 제26항에 있어서,
    상기 제1 금속층과 제2 금속층 각각은 동으로 구성되는, 방법.
  28. 제27항에 있어서,
    상기 에칭 장벽 금속층은 니켈로 구성되는, 방법.
  29. 제25항에 있어서,
    상기 맨드렐은 상기 개구부의 벽에 노출된 유전체 층을 포함하고,
    단계 (b)에서, 상기 맨드렐은 상기 금속 포스트 내에 포함된 금속에 대해 상기 맨드렐의 유전체층을 선택적으로 에칭함으로써 제거되는, 방법.
  30. 제23항에 있어서,
    상기 기판은 반도체칩을 포함하는 마이크로전자 요소를 포함하고, 상기 전도성 요소는 상기 반도체칩의 표면에 패드를 포함하는, 방법.
  31. 제1 방향 및 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 주면을 가지는 기판;
    상기 주면에 노출된 복수의 전도성 요소;
    상기 전도성 요소 위에 놓이고 각각의 전도성 요소로부터 멀어지는 제3 방향으로 돌출되는 동 또는 동 합금 중 적어도 하나로 구성된 복수의 고체 금속 포스트; 및
    상기 전도성 요소 각각에 결합된 제1 면을 가지는, 주석 및 인듐 중 적어도 하나를 포함하는 전도성 접합층
    을 포함하고,
    상기 고체 금속 포스트 각각은 상기 고체 금속 포스트를 상기 제1 방향으로 경계짓는 하나 이상의 에지를 가지고,
    상기 전도성 접합층은 상기 전도성 접합층을 상기 제1 방향으로 경계짓는 하나 이상의 에지를 가지며,
    상기 고체 금속 포스트 및 상기 접합층의 에지는 상기 제1 방향에서 서로 정렬되어 있는, 마이크로전자 상호연결 요소.
  32. 제31항에 있어서,
    상기 전도성 요소는 상기 기판의 주면 위에 놓인 유전체 층의 주면 아래 우묵한 곳에 있는, 마이크로전자 상호연결 요소.
  33. 제31항에 있어서,
    상기 고체 금속 포스트 중 하나의 적어도 하나의 에지는 상기 포스트의 정렬된 에지 및 상기 고체 금속 포스트에 결합된 상기 접합층을 너머 연장되는, 마이크로전자 상호연결 요소.
  34. 제31항에 있어서,
    상기 포스트 중 적어도 하나의 에지 및 그와 함께 정렬된 상기 접합층은, 상기 포스트가 결합되는 상기 전도성 패드 중 하나의 적어도 하나의 에지 너머 연장되는, 마이크로전자 상호연결 요소.
  35. 제31항에 있어서,
    상기 기판은 유전체 요소를 포함하고,
    상기 상호연결 요소는, 상기 유전체 요소 내에 포함되고(embeded) 상기 제1 방향 또는 상기 제2 방향 중 적어도 하나의 방향으로 연장되는 복수의 트레이스를 더 포함하는, 마이크로전자 상호연결 요소.
  36. 제31항에 있어서,
    상기 기판은 반도체칩을 포함하는 마이크로전자 요소를 포함하고, 상기 전도성 요소는 상기 반도체칩의 표면에 패드를 포함하는, 마이크로전자 상호연결 요소.
  37. 삭제
  38. 삭제
  39. 삭제
KR1020117006476A 2008-08-21 2009-08-14 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판 KR101347328B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18961808P 2008-08-21 2008-08-21
US61/189,618 2008-08-21
US12/462,208 US20100044860A1 (en) 2008-08-21 2009-07-30 Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US12/462,208 2009-07-30
PCT/US2009/004694 WO2010021685A1 (en) 2008-08-21 2009-08-14 Microelectronic substrate having metal posts joined thereto using bond layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031560A Division KR20130006531A (ko) 2008-08-21 2009-08-14 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판

Publications (2)

Publication Number Publication Date
KR20110044321A KR20110044321A (ko) 2011-04-28
KR101347328B1 true KR101347328B1 (ko) 2014-01-06

Family

ID=41695588

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117006476A KR101347328B1 (ko) 2008-08-21 2009-08-14 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판
KR1020127031560A KR20130006531A (ko) 2008-08-21 2009-08-14 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127031560A KR20130006531A (ko) 2008-08-21 2009-08-14 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판

Country Status (6)

Country Link
US (2) US20100044860A1 (ko)
JP (2) JP2012500494A (ko)
KR (2) KR101347328B1 (ko)
CN (1) CN102197478A (ko)
TW (1) TW201017844A (ko)
WO (1) WO2010021685A1 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US8648449B2 (en) * 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8692360B1 (en) 2010-07-06 2014-04-08 International Rectifier Corporation Electrical connectivity for circuit applications
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US20120049359A1 (en) * 2010-08-30 2012-03-01 Wen-Jeng Fan Ball grid array package
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
DE102011102555A1 (de) * 2011-05-26 2012-11-29 Forschungszentrum Jülich GmbH Lotmaterial, Verwendung des Lotmaterials in einer Lotpaste sowie Verfahren zur Herstellung einer Lötverbindung mit Hilfe des Lotmaterials
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9494618B2 (en) * 2012-12-26 2016-11-15 Translarity, Inc. Designed asperity contactors, including nanospikes, for semiconductor test using a package, and associated systems and methods
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
WO2015041953A1 (en) * 2013-09-17 2015-03-26 California Institute Of Technology Micro-fabricated group electroplating technique
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9653419B2 (en) * 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
US20160307799A1 (en) * 2015-04-15 2016-10-20 Advanced Semiconductor Engineering, Inc. Semiconductor substrates, semiconductor packages and processes of making the same
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR102549580B1 (ko) * 2016-06-14 2023-06-29 (주)와이솔 플립 칩
US10651116B2 (en) * 2016-06-30 2020-05-12 Intel Corporation Planar integrated circuit package interconnects
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10515874B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN109742221A (zh) * 2018-12-07 2019-05-10 湖北深紫科技有限公司 一种全无机led封装方法与封装结构
US11270963B2 (en) 2020-01-14 2022-03-08 Sandisk Technologies Llc Bonding pads including interfacial electromigration barrier layers and methods of making the same
CN111640722B (zh) * 2020-06-11 2022-07-05 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
US11688708B2 (en) 2021-08-30 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure and method for forming the same
US12015002B2 (en) 2021-08-30 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US20020074641A1 (en) 2000-12-15 2002-06-20 Steven Towle Microelectronic package having a bumpless laminated interconnection layer
US20080003402A1 (en) 2003-10-06 2008-01-03 Tessera, Inc. Fine pitch microcontacts and method for forming thereof

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS6397941A (ja) * 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4804132A (en) * 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US5116456A (en) * 1988-04-18 1992-05-26 Solon Technologies, Inc. Apparatus and method for growth of large single crystals in plate/slab form
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5820770A (en) * 1992-07-21 1998-10-13 Seagate Technology, Inc. Thin film magnetic head including vias formed in alumina layer and process for making the same
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5324892A (en) * 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
EP0703612B1 (en) * 1994-09-20 1998-11-25 STMicroelectronics S.r.l. Method for electrically insulating heat sinks in electronic power devices
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5762845A (en) * 1996-11-19 1998-06-09 Packard Hughes Interconnect Company Method of making circuit with conductive and non-conductive raised features
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
KR100543836B1 (ko) * 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
CA2213590C (en) * 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6217972B1 (en) * 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) * 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6565441B1 (en) * 2000-04-07 2003-05-20 Arista Enterprises Inc. Dedicated wireless digital video disc (DVD) controller for video game consoles
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) * 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6592109B2 (en) * 2000-07-31 2003-07-15 Toyo Tire & Rubber Co., Ltd. Liquid sealing type body mount
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP3851517B2 (ja) * 2001-04-18 2006-11-29 カシオマイクロニクス株式会社 半導体装置およびその製造方法並びにその接合構造
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
JP4080827B2 (ja) * 2001-09-24 2008-04-23 富士通株式会社 接合方法および導電性回路構造
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP4348954B2 (ja) * 2002-01-30 2009-10-21 住友ベークライト株式会社 半導体搭載用基板の製造方法、またはフリップチップ実装基板の製造方法、並びにこれらの製造方法により製造された半導体搭載用基板、フリップチップ実装基板、および半田ボール搭載フリップチップ実装基板
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
JP2005026645A (ja) * 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP2005285986A (ja) * 2004-03-29 2005-10-13 Daiwa Kogyo:Kk 柱状金属体の形成方法及び柱状金属体
JP5329083B2 (ja) * 2004-06-25 2013-10-30 テッセラ，インコーポレイテッド ポストおよびパッドを有する部品
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4901384B2 (ja) * 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US20020074641A1 (en) 2000-12-15 2002-06-20 Steven Towle Microelectronic package having a bumpless laminated interconnection layer
US20080003402A1 (en) 2003-10-06 2008-01-03 Tessera, Inc. Fine pitch microcontacts and method for forming thereof

Also Published As

Publication number Publication date
KR20110044321A (ko) 2011-04-28
KR20130006531A (ko) 2013-01-16
WO2010021685A1 (en) 2010-02-25
US20100044860A1 (en) 2010-02-25
TW201017844A (en) 2010-05-01
JP2014090183A (ja) 2014-05-15
CN102197478A (zh) 2011-09-21
JP2012500494A (ja) 2012-01-05
US20130186944A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
KR101347328B1 (ko) 접합층을 사용하여 결합된 금속 포스트를 가지는 마이크로전자 기판
US9397063B2 (en) Microelectronic packages with nanoparticle joining
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP5565875B2 (ja) 基板上に狭い配線部分を有するフリップチップ配線
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US8299368B2 (en) Interconnection element for electric circuits
TWI546924B (zh) 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
US20220037277A1 (en) Leadframes in Semiconductor Devices
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
CN108231716A (zh) 封装结构及其制造方法
CN111354649B (zh) 封装结构与其形成方法
US9263376B2 (en) Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
EP2894667A1 (en) Flip chip pad geometry for an IC package substrate
TW202214061A (zh) 電路板及其製造方法
JP2022161167A (ja) 積層基板、半導体パッケージ及び半導体パッケージの製造方法
JP2013141042A (ja) バンプ構造およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee