JP2020537340A5 - - Google Patents

Download PDF

Info

Publication number
JP2020537340A5
JP2020537340A5 JP2020519680A JP2020519680A JP2020537340A5 JP 2020537340 A5 JP2020537340 A5 JP 2020537340A5 JP 2020519680 A JP2020519680 A JP 2020519680A JP 2020519680 A JP2020519680 A JP 2020519680A JP 2020537340 A5 JP2020537340 A5 JP 2020537340A5
Authority
JP
Japan
Prior art keywords
semiconductor package
bumps
openings
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020519680A
Other languages
English (en)
Other versions
JP2020537340A (ja
JP7197849B2 (ja
Filing date
Publication date
Priority claimed from US16/150,986 external-priority patent/US11152322B2/en
Application filed filed Critical
Publication of JP2020537340A publication Critical patent/JP2020537340A/ja
Publication of JP2020537340A5 publication Critical patent/JP2020537340A5/ja
Application granted granted Critical
Publication of JP7197849B2 publication Critical patent/JP7197849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 半導体パッケージであって、
    長手方向軸を含む複数のバンプを含む半導体ダイと、
    前記複数のバンプに取り付けられるリードフレームの一部であって前記リードフレームが、第1の側と前記第1の側とはの第2の側と、前記第1の側から前記リードフレーム内に延在する第1の複数の開口、前記第2の側から前記リードフレーム内に延在する第2の複数の開口とを含み、前記第の複数の開口が第1の横方向幅を有し、前記第2の複数の開口が前記第1の横方向幅より大きい第2の横方向幅を有する、前記リードフレームの一部と、
    前記半導体ダイの一部と前記複数のバンプの一部と前記第1の複数の開口の一部とを覆うモールディング化合物と、
    を含み、
    前記第1の複数の開口が前記半導体パッケージの上面から見て非線形であり、前記複数のバンプの幾つかの幅が前記複数のバンプの他のものと異なる、半導体パッケージ。
  2. 請求項に記載の半導体パッケージであって、
    前記第2の複数の開口が前記半導体パッケージの底面から見て線形である、半導体パッケージ。
  3. 請求項に記載の半導体パッケージであって、
    前記複数のバンプの各々が、前記複数のバンプの各々の長手方向軸に沿って前記リードフレームから離れて先細りにされている、半導体パッケージ。
  4. 請求項に記載の半導体パッケージであって、
    前記第2の複数の開口の各々の深さが、前記第1の側と前記第2の側との間の間隔の50〜80パーセントである、半導体パッケージ。
  5. 請求項に記載の半導体パッケージであって、
    前記第2の複数の開口の各々正弦曲線パターンを含む、半導体パッケージ。
  6. 半導体パッケージであって、
    第1の側と前記第1の側とはの第2の側とを含むリードフレーム
    前記第1の側からの第1の複数の開口であって、前記第1の複数の開口の各々が前記リードフレームの上面から見て非線形である、前記第1の複数の開口と、
    前記第2の側からの第2の複数の開口であって、前記第2の複数の開口の各々が前記第1の複数の開口の各々より広、前記第2の複数の開口
    複数の第1のバンプ複数の第2のバンプを介して前記リードフレームに電気的に接続される半導体ダイであって前記複数の第1のバンプの各々が、前記半導体パッケージの断面平面上の前記複数の第2のバンプの各々の横方向断面エリアより大きい横方向断面エリアを含み、前記半導体パッケージの断面平面が前記複数の第1のバンプ又は前記複数の第2のバンプと交わる、前記半導体ダイと、
    を含み、
    前記複数の第1のバンプが多数の行に配列され、前記多数の行の異なるが隣接する行から前記複数のバンプの少なくともつが前記半導体パッケージの側面から見て互いに部分的に重なる、半導体パッケージ。
  7. 請求項に記載の半導体パッケージであって、
    前記第2の複数の開口の各々が、前記半導体パッケージ面から見て線形である、半導体パッケージ。
  8. 請求項に記載の半導体パッケージであって、
    前記リードフレーム前記半導体ダイ前記第1の複数の開口前記第2の複数の開口の一部を覆うモールド化合物を更に含む、半導体パッケージ。
  9. 請求項に記載の半導体パッケージであって、
    前記複数の第1のバンプが前記半導体ダイへの電力伝送のためのものである、半導体パッケージ。
  10. 請求項に記載の半導体パッケージであって、
    前記複数の第2のバンプが前記半導体ダイへの信号伝送のためのものである、半導体パッケージ。
JP2020519680A 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム Active JP7197849B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762568331P 2017-10-05 2017-10-05
US201762568330P 2017-10-05 2017-10-05
US201762568333P 2017-10-05 2017-10-05
US62/568,331 2017-10-05
US62/568,330 2017-10-05
US62/568,333 2017-10-05
US16/150,986 2018-10-03
US16/150,986 US11152322B2 (en) 2017-10-05 2018-10-03 Leadframes in semiconductor devices
PCT/US2018/054517 WO2019071072A1 (en) 2017-10-05 2018-10-05 CONNECTING GRIDS IN SEMICONDUCTOR DEVICES

Publications (3)

Publication Number Publication Date
JP2020537340A JP2020537340A (ja) 2020-12-17
JP2020537340A5 true JP2020537340A5 (ja) 2021-11-11
JP7197849B2 JP7197849B2 (ja) 2022-12-28

Family

ID=65992654

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020519726A Pending JP2020537342A (ja) 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ
JP2020519680A Active JP7197849B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020519726A Pending JP2020537342A (ja) 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Country Status (5)

Country Link
US (6) US11444048B2 (ja)
EP (3) EP3692574A4 (ja)
JP (3) JP2020537342A (ja)
CN (3) CN111316433A (ja)
WO (3) WO2019070995A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11682609B2 (en) 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
CN110379792B (zh) * 2019-07-23 2021-07-20 中新国际联合研究院 用于温度循环的电子组件焊点
CN110660771B (zh) * 2019-10-09 2021-03-30 中新国际联合研究院 一种半导体封装中焊点形状的优化结构
CN110854029B (zh) * 2019-11-08 2021-04-13 中新国际联合研究院 自然形成的粗短沙漏形焊点的成形工艺
US11569154B2 (en) 2021-05-27 2023-01-31 Texas Instruments Incorporated Interdigitated outward and inward bent leads for packaged electronic device

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2035086C1 (ru) 1992-11-19 1995-05-10 Николай Григорьевич Коломицкий Способ изготовления полупроводниковых кристаллов
TW309654B (ja) * 1995-03-29 1997-07-01 Olin Corp
JPH09139404A (ja) * 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH10178047A (ja) * 1996-12-16 1998-06-30 Seiko Instr Inc 半導体装置
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100546696B1 (ko) * 2000-10-11 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 공정용 리드프레임의 형성 방법
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JP2002368177A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp リードフレーム及び半導体装置
CN2538067Y (zh) * 2002-04-24 2003-02-26 威盛电子股份有限公司 覆晶封装基板
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4446772B2 (ja) 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US7045893B1 (en) 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
TW200607030A (en) * 2004-08-04 2006-02-16 Univ Nat Chiao Tung Process for protecting solder joints and structure for alleviating electromigration and joule heating in solder joints
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
TWI263351B (en) * 2005-09-20 2006-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
FI119729B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
JP2007157745A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
TWI386119B (zh) * 2009-03-04 2013-02-11 Alpha & Omega Semiconductor 緊湊型電感功率電子器件封裝
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US20120006833A1 (en) * 2010-07-07 2012-01-12 Shower Niche Kit, Inc. Shower niche kit
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
JP2012069704A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及びその製造方法
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8907437B2 (en) * 2011-07-22 2014-12-09 Allegro Microsystems, Llc Reinforced isolation for current sensor with magnetic field transducer
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
JP2013187383A (ja) * 2012-03-08 2013-09-19 Denso Corp バンプ構造体の製造方法
CN102629599B (zh) * 2012-04-06 2014-09-03 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9911685B2 (en) * 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP2014179364A (ja) * 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
JP6130312B2 (ja) * 2014-02-10 2017-05-17 新光電気工業株式会社 半導体装置及びその製造方法
US9219025B1 (en) 2014-08-15 2015-12-22 Infineon Technologies Ag Molded flip-clip semiconductor package
US9337154B2 (en) 2014-08-28 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
CN104282637B (zh) * 2014-10-31 2017-09-29 通富微电子股份有限公司 倒装芯片半导体封装结构
US9502337B2 (en) * 2014-10-31 2016-11-22 Nantong Fujitsu Microelectronics Co., Ltd. Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2016213238A (ja) 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN204992803U (zh) * 2015-09-01 2016-01-20 德昌电机(深圳)有限公司 单相永磁电机及其定子磁芯
JP2017152646A (ja) * 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10204814B1 (en) * 2017-07-28 2019-02-12 Stmicroelectronics, Inc. Semiconductor package with individually molded leadframe and die coupled at solder balls

Similar Documents

Publication Publication Date Title
JP2020537340A5 (ja)
JP2016072493A5 (ja)
JP2015041771A5 (ja) 半導体装置
JP2013168652A5 (ja)
USD837407S1 (en) Door
USD914693S1 (en) Directional pad module
JP2018533673A5 (ja)
TW200703600A (en) Stacked semiconductor package assembly having hollowed substrate
JP2013046072A5 (ja)
JP2017076793A5 (ja)
JP2016082048A5 (ja)
JP2015159321A5 (ja)
DE112013007721T5 (de) Halbleitervorrichtung
JP2015155166A5 (ja)
JP2017028200A5 (ja)
JP2015012287A5 (ja)
JP2016115704A (ja) 半導体装置
JP2014027014A (ja) 半導体装置
CN105190855B (zh) 半导体装置
JP2017011021A (ja) 半導体装置
EP3133642A3 (de) Ic-gehäuse
JP2017135380A5 (ja)
US9245831B1 (en) Top-exposed semiconductor package and the manufacturing method
CN103779236B (zh) 一种散热片导热脂分配方法
KR101579502B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지