KR101579502B1 - 리드 프레임 및 이를 이용한 반도체 패키지 - Google Patents

리드 프레임 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101579502B1
KR101579502B1 KR1020090000810A KR20090000810A KR101579502B1 KR 101579502 B1 KR101579502 B1 KR 101579502B1 KR 1020090000810 A KR1020090000810 A KR 1020090000810A KR 20090000810 A KR20090000810 A KR 20090000810A KR 101579502 B1 KR101579502 B1 KR 101579502B1
Authority
KR
South Korea
Prior art keywords
lead frame
inner leads
chip
semiconductor package
lands
Prior art date
Application number
KR1020090000810A
Other languages
English (en)
Other versions
KR20100081524A (ko
Inventor
하금환
이성기
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020090000810A priority Critical patent/KR101579502B1/ko
Publication of KR20100081524A publication Critical patent/KR20100081524A/ko
Application granted granted Critical
Publication of KR101579502B1 publication Critical patent/KR101579502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 목적은 와이어 본딩이나 몰딩시 흔들림이나 휘어짐을 방지하며, 화인 피치 디자인의 리드 프레임 제작을 용이하게 하고, 원활한 몰딩 흐름을 유지할 수 있는 리드 프레임을 제공하는 것이다. 이러한 목적을 달성하기 위하여 본 발명은, 반도체 패키지에 이용되는 리드 프레임에 있어서, 상기 리드 프레임의 외곽 골격을 이루는 댐바; 상기 댐바에 일체로 연결된 복수개의 랜드들; 및 상기 랜드들에 일체로 연결되며, 상기 리드 프레임의 중앙부를 향하여 연장되어 성형된 복수개의 인너 리드들을 구비하고, 상기 인너 리드들의 단부와 상기 랜드들 사이의 저면이 하프 에칭된 리드 프레임을 제공한다.

Description

리드 프레임 및 이를 이용한 반도체 패키지{Lead frame and semiconductor package manufactured by using the same}
본 발명은 리드 프레임(lead frame)에 관한 것으로서, 보다 상세하게는 리드 프레임 및 상기 리드 프레임에 반도체 칩(chip)이 실장된 후 몰딩 수지에 봉합되어 제조된 반도체 패키지(package)에 관한 것이다.
일반적으로 반도체 패키지를 제조하기 위하여 리드 프레임에 구비된 패드(pad)상에 반도체 칩을 접착하고, 반도체 칩의 패드 전극과 리드 프레임의 인너 리드(inner lead)를 골드 와이어(gold wire)로 본딩(bonding)한 후 몰딩(molding) 수지로 리드 프레임과 반도체 칩을 인캡슐레이션(encapsulation)한다. 인캡슐레이션 작업은 와이어 본딩 작업이 완료된 리드 프레임과 반도체 칩을 소정 형상의 몰드(mold)안에 배치한 후에 몰드 안으로 몰딩 수지를 유동시킴으로써 몰드가 충전된 상태에서 몰딩 수지를 경화시킴으로써 완료된다.
인너 리드는 강성을 보유한 상태에서 와이어 본딩과 몰딩 공정시 흔들림이나 휘어지는 것을 방지 할 수 있도록 인너 리드와 랜드의 경계부만 하프 에칭(half etching)이 적용된다. 이러한 인너 리드의 구조는 리드가 짧거나 인너 리드 사이 의 피치(pitch)가 충분히 확보될 때에는 그 목적을 달성할 수 있으나 롱 리드(long lead) 또는 화인 피치(file pitch)의 공간이 협소한 구조의 경우에는 리드 프레임의 제작상의 어려움을 갖게 된다. 그럼에도 불구하고, 화인 피치 리드 프레임의 제작 기술 대비 반도체 칩의 집적 기술이 선행 개발됨에 따라 점점 롱 리드 디자인이 늘고 있는 추세이다.
본 발명의 목적은 와이어 본딩이나 몰딩시 흔들림이나 휘어짐을 방지하며, 화인 피치 디자인의 리드 프레임 제작을 용이하게 하고, 원활한 몰딩 흐름을 유지할 수 있는 리드 프레임을 제공하는 것이다.
본 발명의 다른 목적은 상기 리드 프레임을 이용하여 제조된 반도체 패키지를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은,
반도체 패키지에 이용되는 리드 프레임에 있어서, 상기 리드 프레임의 외곽 골격을 이루는 댐바; 상기 댐바에 일체로 연결된 복수개의 랜드들; 및 상기 랜드들에 일체로 연결되며, 상기 리드 프레임의 중앙부를 향하여 연장되어 성형된 복수개의 인너 리드들을 구비하고, 상기 인너 리드들의 단부와 상기 랜드들 사이의 저면이 하프 에칭된 리드 프레임을 제공한다.
상기 다른 목적을 달성하기 위하여 본 발명은,
칩 패드; 상기 칩 패드 위에 실장된 반도체 칩; 상기 칩 패드와 인접한 곳에 상기 칩 패드와 나란히 위치한 복수개의 인너 리드들; 상기 인너 리드들의 단부와 상기 반도체 칩의 전극 패드들을 연결하는 본딩 와이어들; 및 상기 반도체 칩, 본딩 와이어들, 인너 리드들 및 칩 패드를 밀봉하는 몰딩 수지를 구비하고, 상기 인너 리드들의 양단부들 사이의 저면은 하프 에칭되고, 상기 하프 에칭되어 형성된 홈에 상기 몰딩 수지가 채워진 반도체 패키지를 제공한다.
본 발명에 따른 리드 프레임은 와이어 본딩이나 몰딩시 흔들리거나 휘어지지 않기 때문에 생산 공정이 안정된다. 따라서, 반도체 패키지의 생산성이 향상된다.
또한, 인너 리드의 저면에 하프 에칭된 영역이 길기 때문에 화인 피치 디자인의 리드 프레임 제작이 용이하며, 몰딩 공정시에 몰딩 수지의 원활한 몰딩 흐름을 유지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 리드 프레임의 저면도이다. 도 1을 참조하면, 리드 프레임(101)은 리드 프레임(101)의 외곽 골격을 구성하는 댐바(dam bar)(151), 댐바(151)의 안쪽면에 댐바(151)와 일체로 성형된 복수개의 랜드(land)(141)들, 반도체 칩(도 4의 311)이 실장되는 칩 패드(chip pad)(111), 복수개의 랜드(141)들과 일체로 성형되며 리드 프레임(101)의 중앙부를 향하여 연장되어 칩 패드(111)에 인접하는 인너 리드(inner lead)(131)들, 및 칩 패드(111)의 구석들과 댐바(151)에 일체로 성형되어 칩 패드(111)를 댐바(151)에 고정시키는 복수개의 타이바(tie bar)(121)들을 구비한다.
댐바(151)와 타이바(121)들은 반도체 패키지(도 4의 301)의 제조 공정 중 트리밍(trimming) 공정에서 제거된다.
칩 패드(111)의 사방 테두리(115)의 저면과 타이바(121)들의 저면 및 인너 리드(131)들의 일부 저면(빗금친 부분)은 하프 에칭(half etching)되어 그 두께가 얇으며, 오목하게 구성되어 있다.
리드 프레임(101)은 칩 패드(111)와 타이바(121)를 구비하지 않고, 댐바(dam bar)(151), 복수개의 랜드(land)(141)들, 및 복수개의 랜드(141)들과 일체로 성형되며 리드 프레임(101)의 중앙부를 향하여 연장되어 성형된 인너 리드(inner lead)(131)들만을 구비할 수도 있다.
도 2는 도 1의 리드 프레임을 A-A'면을 따라 절단한 단면도이다. 도 2를 참조하면, 인너 리드들(131)의 중간의 저면의 일부(135)와 칩 패드(111)의 사방 테두리(115)의 저면은 하프 에칭되어 있다.
구체적으로, 인너 리드들(131)의 단부(133)와 랜드들(141) 사이의 저면(135)이 길게 하프 에칭되어 있고, 인너 리드들(131)의 최단부의 저면이 하프 에칭되어 있다. 이 때, 인너 리드들(131)의 단부(133)는 반도체 패키지(도 4의 301)의 와이어 본딩이나 몰딩 공정에서 인너 리드들(131)이 흔들리거나 휘어지지 않는 범위 내 에서 최소한의 크기로 유지되는 것이 바람직하다.
또한, 칩 패드(111)의 저면 중 내부는 에칭되지 않고 사방 테두리(115)만 하프 에칭되어 있다.
도 3 및 도 4는 도 1에 도시된 리드 프레임을 이용하여 제조된 본 발명의 반도체 패키지의 저면도 및 단면도이다.
도 3 및 도 4를 참조하면, 반도체 패키지(301)는 칩 패드(111)에 실장된 반도체 칩(311), 반도체 칩(311)의 전극 패드들(도시 안됨)과 인너 리드들(131) 및 반도체 칩(311)의 접지 전극 패드(도시 안됨)와 인너 리드들(131)을 전기적으로 연결하는 본딩 와이어들(331), 및 반도체 칩(311)과 본딩 와이어들(331)을 밀봉하는 몰딩 수지(321)를 구비한다. 몰딩 수지(321)는 또한, 인너 리드들(131)의 상부와 측면 일부 및 칩 패드(111)의 상부 일부와 측면을 밀봉한다. 몰딩 수지(321)는 반도체 칩(311), 본딩 와이어들(331), 인너 리드들(131) 및 칩 패드(111)를 외부 환경으로부터 보호한다.
반도체 패키지(301)는 반도체 칩(311)을 칩 패드(111)에 접착시키는 다이 어태치 공정, 반도체 칩(311)의 패드 전극들과 인너 리드들(131)을 와이어들(331)로 본딩하는 와이어 본딩 공정, 열경화성 수지 등의 몰딩 수지로 반도체 칩(311)과 와이어들(331), 인너 리드들(131) 및 칩 패드(111)를 밀봉시키는 몰딩 공정을 거친 후 리드 프레임(도 1의 101)의 댐바(도 1의 151)를 제거하는 트리밍 공정을 거침으로써 제조가 완료된다.
인너 리드들(131)의 하부와 칩 패드(111)의 하부는 반도체 패키지(301)의 외 부로 노출된다. 이에 따라, 반도체 칩(311)의 동작시 반도체 칩(311)에서 발생하는 열이 외부로 빠르게 방출되며, 그 결과, 반도체 칩(311)이 열에 의해 오동작하는 것이 방지된다.
도 4를 참조하면, 인너 리드들(131)의 하프 에칭된 영역에도 몰딩 수지(341)이 형성되어 있다. 이에 따라 인너 리드들(131)은 몰딩 수지(341)에 의해 견고하게 유지된다.
도 5는 도 1의 인너 리드에 와이어가 본딩되는 공정을 설명하기 위한 단면도이다. 도 5를 참조하면, 인너 리드(131)와 반도체 칩(도 4의 311)의 전극 패드가 와이어(도 4의 331)에 의해 본딩될 때 인너 리드(131)는 본딩 다이(511) 위에 장착되어 고정된다. 특히, 인너 리드(131)의 단부(133) 즉, 와이어(331)가 본딩되는 영역이 본딩 다이(511) 위에 고정된다.
이와 같이, 인너 리드(131)의 단부(133)이 본딩 다이(511) 위에 장착 고정됨으로써, 인너 리드(131)의 단부(133)에 와이어(331)를 본딩할 때 인너 리드(131)는 상하로 흔들리지 않으며, 또한 상하로 휘어지지도 않는다.
따라서, 반도체 패키지(도 4의 301)의 와이어 본딩 공정이 안정적으로 수행되며, 와이어(331)도 인너 리드(131)의 단부(133)에 견고하게 결착된다.
또한, 인너 리드(131)의 단부(133)와 랜드(141) 사이의 저면(135)이 길게 하프 에칭되어 있기 때문에 하프 에칭 작업이 용이하며, 특히 파인 피치(fine pitch) 디자인인 경우에 매우 유리하다.
도 6은 도 1의 인너 리드가 몰딩되는 공정을 설명하기 위한 단면도이다. 도 6을 참조하면, 인너 리드(131)의 단부(133)와 랜드(141) 사이의 저면(135)이 길게 하프 에칭되어 있음에 따라 반도체 패키지(도 4의 301)의 몰딩 공정시 몰딩 수지(도 4의 321)가 상기 하프 에칭된 곳(135)을 통과함으로써, 몰딩시 인너 리드(131)이 힘을 적게 받아서 휘어지지 않게 된다. 따라서, 인너 리드(131)의 불량이 방지되며, 또한 몰딩 공정이 안정되어 생산성이 향상된다.
상기와 같이 인너 리드(131)의 단부(133)와 랜드(141) 사이의 저면(135)이 길게 하프 에칭됨으로써, 반도체 패키지(도 4의 301)의 불량률이 감소되어 반도체 패키지(도 4의 301)의 제조 수율이 향상된다.
도 7A 내지 도 7C는 도 2에 도시된 인너 리드의 단부의 저면도이다. 도 7A 내지 도 7C를 참조하면, 인너 리드(도 2의 131)의 단부(133)의 저면은 사각형, 원형, 타원형 등으로 성형이 가능하다. 인너 리드(도 2의 131)의 단부(133)의 저면이 타원형인 경우에는 복수개의 와이어(도 4의 331)들을 인너 리드(도 2의 131)의 단부(133)에 본딩할 수가 있다.
이와 같이, 인너 리드(도 2의 131)의 단부(133)의 저면은 다양한 모양으로 성형할 수가 있다.
도 8A 및 도 8B는 도 1에 도시된 리드 프레임의 인너 리드를 B-B'면을 따라 절단한 단면도이다. 도 8A 및 도 8B를 참조하면, 인너 리드(도 1의 131)의 단부(도 2의 133)의 상면의 폭(a)과 저면의 폭(b)을 동일한 크기로 성형할 수도 있고, 저면의 폭(d)보다 상면의 폭(a)을 더 넓게 성형할 수도 있다.
이와 같이, 인너 리드(도 1의 131)의 단부(도 2의 133)의 상면의 폭(a)과 저 면의 폭(b)을 동일하게 성형하는 것이 효과적이지만, 파인 피치의 형상 가공 한계로 인하여 인너 리드(도 1의 131)의 성형이 어려운 경우에는 인너 리드(도 1의 131)의 단부(도 2의 133)의 저면의 폭(d)을 최소한으로 확보하는 범위 내에서 상면의 폭(a)을 저면의 폭(d)보다 가능한 크게 성형할 수도 있다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 본 발명에 따른 리드 프레임의 저면도이다.
도 2는 도 1의 리드 프레임을 A-A'면을 따라 절단한 단면도이다.
도 3 및 도 4는 도 1에 도시된 리드 프레임을 이용하여 제조된 본 발명의 반도체 패키지의 저면도 및 단면도이다.
도 5는 도 1의 인너 리드에 와이어가 본딩되는 공정을 설명하기 위한 단면도이다.
도 6은 도 1의 인너 리드가 몰딩되는 공정을 설명하기 위한 단면도이다.
도 7A 내지 도 7C는 도 2에 도시된 인너 리드의 단부의 저면도이다.
도 8A 및 도 8B는 도 1에 도시된 리드 프레임의 인너 리드를 B-B'면을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101; 리드 프레임, 111; 칩 패드
121; 타이 바, 131; 인너 리드
141; 랜드, 151; 댐바
301; 반도체 패키지, 311; 반도체 칩
321; 몰딩 수지, 331; 본딩 와이어
511; 본딩 다이, 611; 몰딩 다이

Claims (8)

  1. 반도체 패키지에 이용되는 리드 프레임에 있어서,
    상기 리드 프레임의 외곽 골격을 이루는 댐바;
    상기 댐바에 일체로 연결된 복수개의 랜드들; 및
    상기 랜드들에 일체로 연결되며, 상기 리드 프레임의 중앙부를 향하여 연장되어 성형된 복수개의 인너 리드들을 구비하고,
    상기 인너 리드들의 단부와 상기 랜드들 사이의 저면이 하프 에칭되고,
    상기 인너 리드들의 상기 단부의 저면은 타원형으로 성형된 것을 특징으로 하는 리드 프레임.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 반도체 패키지에 내장되는 반도체 칩의 실장을 위한 칩 패드, 및 상기 칩 패드의 구석들과 상기 댐바를 일체로 연결하는 타이 바가 더 성형된 것을 특징으로 하는 리드 프레임.
  7. 칩 패드;
    상기 칩 패드 위에 실장된 반도체 칩;
    상기 칩 패드와 인접한 곳에 상기 칩 패드와 나란히 위치한 복수개의 인너 리드들;
    상기 인너 리드들의 단부와 상기 반도체 칩의 전극 패드들을 연결하는 본딩 와이어들; 및
    상기 반도체 칩, 본딩 와이어들, 인너 리드들 및 칩 패드를 밀봉하는 몰딩 수지를 구비하고,
    상기 인너 리드들의 양단부들 사이의 저면은 하프 에칭되고, 상기 하프 에칭되어 형성된 홈에 상기 몰딩 수지가 채워지고,
    상기 인너 리드들의 상기 단부에는 복수개의 상기 본딩 와이어들이 본딩되며, 상기 인너 리드들의 상기 단부의 저면은 타원형으로 성형된 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서, 상기 인너 리드들과 상기 칩 패드의 저면은 상기 반도체 패키지의 외부로 노출된 것을 특징으로 하는 반도체 패키지.
KR1020090000810A 2009-01-06 2009-01-06 리드 프레임 및 이를 이용한 반도체 패키지 KR101579502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090000810A KR101579502B1 (ko) 2009-01-06 2009-01-06 리드 프레임 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090000810A KR101579502B1 (ko) 2009-01-06 2009-01-06 리드 프레임 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100081524A KR20100081524A (ko) 2010-07-15
KR101579502B1 true KR101579502B1 (ko) 2015-12-22

Family

ID=42641924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000810A KR101579502B1 (ko) 2009-01-06 2009-01-06 리드 프레임 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101579502B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375185B1 (ko) * 2009-02-24 2014-03-17 삼성테크윈 주식회사 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법
CN109192715B (zh) * 2018-09-20 2024-03-22 江苏长电科技股份有限公司 引线框结构、封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200331876Y1 (ko) * 1998-04-15 2004-02-11 주식회사 하이닉스반도체 반도체리드프레임의타이바와인너리드고정구조
KR20010000425U (ko) * 1999-06-10 2001-01-05 마이클 디. 오브라이언 반도체 패키지
KR20020032119A (ko) * 2000-10-25 2002-05-03 마이클 디. 오브라이언 반도체 패키지
KR20020021476A (ko) * 2000-09-15 2002-03-21 이중구 칩 스케일 반도체 팩키지 및, 그것의 제조 방법

Also Published As

Publication number Publication date
KR20100081524A (ko) 2010-07-15

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US7808084B1 (en) Semiconductor package with half-etched locking features
KR101563911B1 (ko) 반도체 패키지
JP5001872B2 (ja) 半導体装置
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
CN105206596A (zh) 具有弯折引线的封装集成电路器件
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN211125636U (zh) 半导体封装件
JP5767294B2 (ja) 半導体装置
KR101579502B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP6413935B2 (ja) 半導体装置およびその製造方法
KR100940760B1 (ko) 반도체 패키지
KR100922370B1 (ko) 반도체 패키지 제조용 자재
JP2009016738A (ja) 半導体装置
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
US20210280502A1 (en) Mold flow balancing for a matrix leadframe
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2007095964A (ja) 半導体装置の製造方法
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 5