KR100473338B1 - 반도체패키지용 리드프레임 및 그 봉지 방법 - Google Patents

반도체패키지용 리드프레임 및 그 봉지 방법 Download PDF

Info

Publication number
KR100473338B1
KR100473338B1 KR10-2002-0027125A KR20020027125A KR100473338B1 KR 100473338 B1 KR100473338 B1 KR 100473338B1 KR 20020027125 A KR20020027125 A KR 20020027125A KR 100473338 B1 KR100473338 B1 KR 100473338B1
Authority
KR
South Korea
Prior art keywords
lead
frame
lead frame
units
partial etching
Prior art date
Application number
KR10-2002-0027125A
Other languages
English (en)
Other versions
KR20030089089A (ko
Inventor
이선구
이춘흥
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2002-0027125A priority Critical patent/KR100473338B1/ko
Publication of KR20030089089A publication Critical patent/KR20030089089A/ko
Application granted granted Critical
Publication of KR100473338B1 publication Critical patent/KR100473338B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지용 리드프레임 및 이를 이용한 봉지 방법에 관한 것으로, 리드프레임의 넓이를 넓히지 않으면서도 반도체패키지의 갯수를 극대화시킬 수 있도록, 대략 판상의 금속재 프레임과, 상기 프레임에 다수의 가로열과 세로열을 갖는 공간부가 배열되고, 상기 공간부 내측에는 상기 프레임과 연결된 다수의 리드가 형성된 다수의 리드 유닛으로 이루어진 리드프레임에 있어서, 상기 리드 유닛의 각 세로열 일측인 프레임에는 봉지재가 상기 리드 유닛으로 용이하게 흘러 갈 수 있도록 부분 에칭부가 형성되어 있고, 상기 세로열의 각 리드 유닛 사이로 자유롭게 봉지재가 전달되어 봉지되도록 상기 세로열의 리드 유닛 사이에도 부분 에칭부가 형성된 것을 특징으로 함.

Description

반도체패키지용 리드프레임 및 그 봉지 방법{lead frame for semiconductor package and its molding method}
본 발명은 반도체패키지용 리드프레임 및 이를 이용한 봉지 방법에 관한 것으로, 더욱 상세하게 설명하면 리드프레임의 넓이를 넓히지 않으면서도 반도체패키지의 갯수를 극대화시킬 수 있는 반도체패키지용 리드프레임 및 이를 이용한 봉지 방법에 관한 것이다.
도1은 종래의 반도체패키지용 리드프레임(100')을 도시한 평면도로서, 이를 참조하여 종래의 리드프레임(100')을 설명하면 다음과 같다.
대략 직사각판 또는 정사각판 모양의 금속재 프레임(102')이 구비되어 있고, 상기 프레임(102')에는 리드 유닛(112')이 다수의 가로열(104')과 세로열(106')을 가지며 배열되어있다. 즉, 상기 각각의 리드 유닛(112')은 중앙에 공간부(108')가 형성되어 있고, 상기 공간부(108')에는 다수의 리드(110')가 가로 방향 2열로 배열되어 있다. 여기서, 상기 리드(110')는 가로 방향 2열 및 세로 방향 2열로 배열될 수도 있다. 또한, 상기 세로열(106')의 리드 유닛(112') 사이에는 길게 장공(107')이 형성되어 있으며, 상기 장공(107')은 리드프레임(100')의 봉지 공정중 봉지재가 리드 유닛(112')으로 흘러가는 통로 역할을 한다.
이러한 리드프레임에는 도시되어 있지는 않지만, 상기 각 리드 유닛의 공간부에 반도체 다이가 탑재되고, 상기 반도체 다이와 각 리드가 도전성 와이어로 본딩된 후, 봉지재로 봉지되는 공정이 수행된다.
상기와 같이 리드프레임(100')에 봉지가 수행된 후의 상태가 도2에 도시되어 있다. 도시된 바와 같이 리드프레임(100')의 각 리드 유닛(112')에는 봉지재로 봉지부(118')가 형성되어 있으며, 상기 리드프레임(100')의 장공(107') 및 상기 장공(107')과 봉지부(118') 사이에는 잔여 봉지부(120')가 대략 트리(tree) 모양으로 형성되어 있다. 상기 잔여 봉지부(120')는 도시되지 않는 금형에서 봉지재가 흘러가는 통로에서 봉지재가 경화되어 형성된 것이다.
한편, 상기와 같은 봉지부(118')의 형성후에는 상기 각 봉지부(118')의 외측을 펀칭(punching) 또는 소잉(sawing)함으로써, 상기 리드프레임(100')에서 낱개의 반도체패키지가 분리되도록 한다. 물론, 도2에 도시된 리드프레임(100')에서는 18개의 반도체패키지가 형성된다.
그러나, 이러한 종래의 리드프레임 및 이것의 봉지 방법은 상기 리드프레임에 봉지재가 흘러가는 통로로서 장공을 형성해야 하기 때문에, 소정 면적의 리드프레임에서 제조될 수 있는 반도체패키지의 갯수가 제한되는 문제점이 있다. 즉, 상기 리드프레임의 가로열을 따라 형성되는 리드 유닛 사이에는 일정 길이 및 폭의 장공이 형성됨으로써, 그만큼 리드 유닛을 형성할 수 있는 면적이 줄어들고, 따라서 제조될 수 있는 반도체패키지의 갯수도 적어지게 된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 리드프레임의 넓이를 넓히지 않으면서도 반도체패키지의 갯수를 극대화시킬 수 있는 반도체패키지용 리드프레임 및 이를 이용한 봉지 방법을 제공하는데 있다.
본 발명의 다른 목적은 리드프레임의 리드에도 부분 에칭부를 형성함으로써, 이를 이용한 반도체패키지의 두께를 최소화시키고 또한 적층시킬 수 있도록 하는 반도체패키지용 리드프레임 및 이를 이용한 봉지 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해 본 발명은 대략 판상의 금속재 프레임과, 상기 프레임에 다수의 가로열과 세로열을 갖는 공간부가 배열되고, 상기 공간부 내측에는 상기 프레임과 연결된 다수의 리드가 형성된 다수의 리드 유닛으로 이루어진 리드프레임에 있어서, 상기 리드 유닛의 각 세로열 일측인 프레임에는 봉지재가 상기 리드 유닛으로 용이하게 흘러 갈 수 있도록 부분 에칭부가 형성되어 있고, 상기 세로열의 각 리드 유닛 사이로 자유롭게 봉지재가 전달되어 봉지되도록 상기 세로열의 리드 유닛 사이에도 부분 에칭부가 형성된 것을 특징으로 한다.
여기서, 상기 봉지재가 가로열 및 세로열의 리드 유닛 사이로 자유롭게 전달되어 봉지되도록 상기 가로열의 모든 리드 유닛 사이에도 부분 에칭부가 형성될 수 있다.
더불어, 상기 리드 유닛에 형성된 다수의 리드에도 선단에 부분 에칭부가 형성될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명은 대략 판상의 금속재 프레임에 다수의 리드 유닛이 다수의 가로열과 다수의 세로열을 갖도록 리드프레임을 구비하고, 상기 각 리드 유닛에 반도체 다이를 탑재하며, 상기 반도체 다이와 리드 유닛을 도전성 와이어로 상호 본딩한 후, 상기 리드프레임을 금형에 탑재한 후 봉지재로 각각의 리드 유닛을 봉지하는 방법에 있어서, 상기 리드프레임에 형성된 각 세로열의 리드 유닛 일측인 프레임 및 상기 세로열의 각 리드 유닛 사이에는 일정 깊이의 부분 에칭부를 형성함으로써, 상기 금형과 상기 부분 에칭부 사이에 일정 공간이 형성되도록 하여 봉지재가 각각의 세로열에 형성된 리드 유닛에 순차적으로 전달되어 봉지되도록 함을 특징으로 한다.
여기서, 상기 리드프레임은 각 가로열의 리드 유닛 사이에도 부분 에칭부를 형성함으로써, 금형과 상기 부분 에칭부 사이에 일정 공간이 형성되도록 하여 봉지재가 가로열 및 세로열의 모든 리드 유닛 사이로 자유롭게 전달되어 봉지되도록 할 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 다수의 가로열 및 세로열을 갖는 리드 유닛 사이의 간격을 최소화시킴으로써 종래와 동일한 크기의 프레임에 더욱 더 많은 수의 리드 유닛을 형성할 수 있는 장점이 있다. 즉, 종래와 동일한 프레임에서 더욱 더 많은 수의 반도체패키지를 제조할 수 있는 장점이 있다.
또한, 본 발명에 의한 반도체패키지용 리드프레임의 봉지 방법에 의하면, 리드프레임의 각 세로열의 리드 유닛 일측인 프레임 및 리드 유닛 사이에 형성된 부분 에칭부와 소정 공간을 이루도록 금형을 설계함으로써, 상기 공간을 통하여 봉지재가 다수의 리드 유닛에 순차적으로 전달 및 충진되어 봉지 효율이 향상되는 장점이 있다.
더불어, 리드프레임의 리드 즉, 리드의 선단에도 부분 에칭부가 형성되고, 이 부분 에칭부에 와이어 본딩이 수행됨으로써, 이를 이용한 반도체패키지의 두께가 더욱 박형화되고, 또한 상기 부분 에칭부를 제외한 나머지 리드 영역은 봉지재의 외측으로 노출됨으로써, 이를 이용한 반도체패키지는 상,하 방향으로 다수개를 적층할 수 있는 장점이 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3은 본 발명에 의한 반도체패키지용 리드프레임(100)을 도시한 평면도이다.
도시된 바와 같이 대략 직사각판상(또는 정사각판상)의 금속재 프레임(102)이 구비되어 있고, 상기 프레임(102)에는 다수의 가로열(104)과 세로열(106)을 갖는 대략 정사각형(또는 직사각형)의 리드 유닛(112)이 배열되어 있다. 상기 리드 유닛(112)은 소정 크기의 공간부(108)와, 상기 공간부(108) 내측에 상기 프레임(102)과 연결된 다수의 리드(110)로 이루어져 있다. 도면중에는 상리 리드 유닛(112) 내측에서 비록 가로 방향으로 2열의 리드(110)가 배열되어 있으나, 이는 세로 방향으로 2열의 리드(110)가 배열될 수도 있고, 더불어 가로 및 세로 방향 각각에 리드(110)가 배열될 수 있다.
한편, 상기 리드 유닛(112)의 각 세로열(106)의 일측인 프레임(102)에는 봉지재가 상기 리드 유닛(112)으로 용이하게 흘러갈 수 있도록 부분 에칭부(114)가 형성되어 있다. 상기 부분 에칭부(114)의 두께는 상기 프레임(102) 두께보다 얇게 형성된 것을 지칭한다. 또한, 상기 세로열(106)의 각 리드 유닛(112) 사이로도 자유롭게 봉지재가 전달 및 충진될 수 있도록 상기 세로열(106)의 리드 유닛(112) 사이에 부분 에칭부(116)가 형성되어 있다.
더불어, 상기 리드 유닛(112)에 형성된 다수의 리드(110) 선단에도 각각 부분 에칭부(117)가 형성됨으로써, 이를 이용한 반도체패키지에서 와이어 본딩이 상기 부분 에칭부(117)에 수행될 수 있도록 되어 있다.
도4a는 도3의 리드프레임(100)에 봉지부(118)가 형성된 후의 상태를 도시한 평면도이고, 도4b는 도4a의 일부 확대 평면도이다. 여기서, 도4b에는 봉지부가 도시되어 있지 않다.
물론, 상기한 리드프레임(100)의 봉지는 리드프레임(100)의 각 리드 유닛(112)에 반도체 다이(310)가 탑재되고, 반도체 다이(310)와 리드 유닛(112)의 리드(110) 사이는 와이어(312)로 본딩된 후에 수행된다.
도시된 바와 같이 리드프레임(100)의 각 세로열(106)을 따라 다수의 봉지부(118)가 상호 연결된 채 형성되어 있다. 즉, 리드프레임(100)의 각 세로열(106)에 형성된 리드 유닛(112)에는 봉지부(118)가 형성되고, 상기 봉지부(118)의 사이 및 봉지부(118)의 일측 프레임(102)에는 잔여 봉지부(120,122)가 형성되어 있다. 다른 말로 하면, 상기 리드 유닛(112)의 일측인 프레임(102)에 형성된 부분 에칭부(114)에는 잔여 봉지부(120)가 형성되고, 리드 유닛(112) 사이에 형성된 부분 에칭부(116)에는 잔여 봉지부(122)가 형성되어 있다.
도5a는 도4a 및 도4b의 I-I선 단면도이고, 도5b는 II-II선 단면도이다. 여기서는, 설명의 편의를 위해 상금형(302) 및 하금형(306)까지 함께 도시하였다.
도시된 바와 같이 하금형(306) 상부에는 테이프(308) 및 리드프레임(100)이 순차적으로 위치되어 있다. 상기 테이프(308)는 상기 리드프레임(100)에 접착되어 봉지 공정중 봉지재가 상기 리드프레임(100)의 하면까지 흐르지 않도록 하는 역할을 한다. 또한, 리드 유닛(112) 내측의 공간부(108, 도3 참조)에는 반도체 다이(310)가 위치되어 있고, 이 다이(310)는 리드(110)의 부분 에칭부(117)에 도전성와이어(312)로 본딩되어 있다.
여기서, 상기와 같이 와이어 본딩이 부분 에칭부(117)에 수행되면, 그만큼 와이어 루프 하이트(wire loop height)가 작아지고, 따라서 이러한 리드프레임을 이용한 반도체패키지는 그 두께가 더욱 박형화된다.
더불어, 상기 리드프레임(100)의 상부에는 각 리드 유닛(112)과 대응되는 위치에 캐비티(304)가 형성된 상금형(302)이 위치되어 있다. 상기 상금형(302)은 상기 리드프레임(100)에 형성된 각각의 부분 에칭부(114,116)와 일정 공간을 이루도록 형성됨으로써, 상기 공간을 통하여 봉지재가 이웃하는 리드 유닛(112)으로 용이하게 전달 및 충진될 수 있도록 되어 있다. 물론, 상기 부분 에칭부(117)도 상금형(302)과 일정 공간을 이룸으로써, 차후 봉지재가 상기 부분 에칭부(117)와 인터락킹(inter locking)될 수 있도록 되어 있다.
도5a의 도면에서는 비록 각 리드 유닛(112)이 상금형(302)의 일부 영역과 접촉되어 봉지재가 이웃하는 리드 유닛(112)으로 전달되지 않는 것처럼 도시되어 있으나, 도5b를 참조하면 각 리드 유닛(112)은 부분 에칭부(114,116)와 상금형(302) 사이에 공간이 확보됨으로써, 봉지재가 이웃하는 리드 유닛(112)으로 용이하게 전달될 수 있음을 알 수 있다.
여기서, 상기 봉지의 결과 상기 리드프레임(100)은 상기 부분 에칭부(114,116,117)을 제외한 상,하면이 모두 봉지부(118)의 외측으로 노출됨을 알 수 있다. 따라서, 이러한 리드프레임(100)을 이용한 반도체패키지는 차후 다수개를 상,하 방향으로 적층할 수 있게 된다.
한편, 이러한 형태로 봉지부(118)가 형성된 리드프레임(100)은 통상의 펀칭(punching) 또는 소잉(sawing) 방법으로, 리드프레임(100)에서 낱개의 반도체패키지를 분리함이 바람직하다.
도6은 본 발명에 의한 다른 반도체패키지용 리드프레임(200)을 도시한 평면도이다. 이는 도3의 리드프레임(100)과 유사하므로 그 차이점만을 설명하기로 한다.
도시된 바와 같이 상기 리드프레임(200)은 봉지재가 가로열(204) 및 세로열(206)의 리드 유닛(212) 사이로 자유롭게 전달되어 봉지되도록 상기 가로열(204)의 모든 리드 유닛(212) 사이에도 부분 에칭부(216)가 형성되어 있다. 즉, 상호 인접하는 리드 유닛(212) 사이에는 모두 부분 에칭부(216)가 형성됨으로써, 프레임(202)에 형성된 부분 에칭부(214)를 통하여 주입되는 봉지재는 인접한 모든 리드 유닛(212)에 자유롭게 전달되어 봉지부(218)가 형성되도록 한다.
도7a는 도6의 리드프레임(200)에 봉지부가 형성된 후의 상태를 도시한 평면도이고, 도7b는 도7a의 일부 확대 평면도이며, 이것 역시 도4a 및 도4b와 유사하므로 그 차이점만을 설명하기로 한다.
상기 리드프레임(200)은 각 가로열(204)의 리드 유닛(212) 사이에도 부분 에칭부(216)가 형성됨으로써, 금형(도시되지 않음)과 상기 부분 에칭부(216) 사이에 일정 공간이 형성되어 봉지재가 가로열(204) 및 세로열(206)의 모든 리드 유닛(212) 사이로 자유롭게 전달되어 리드프레임(200)의 일정 영역 전체에 봉지부(218)가 형성된다. 좀더 엄밀히 말하면, 상호 인접한 리드 유닛(212)과 리드 유닛(212) 사이에는 잔여 봉지부(122)가 형성되고, 리드 유닛(210)의 일측인 프레임(202)에도 잔여 봉지부(120)가 형성되며, 각각의 리드 유닛(212)에는 봉지부(218)가 형성되어 있다.
따라서, 이러한 형태로 봉지부(218)가 형성된 리드프레임(200)은 통상의 소잉(sawing) 방법 또는 펀칭(punching) 방법으로, 리드프레임(200)에서 낱개의 반도체패키지를 분리함이 바람직하다.
도8a는 도7a 및 도7b의 III-III선 단면도이고, 도8b는 IV-IV선 단면도이다.
도시된 바와 같이 하금형(306) 상부에는 테이프(308) 및 리드프레임(200)이 순차적으로 위치되어 있다. 상기 테이프(308)는 상기 리드프레임(200)에 접착되어 봉지 공정중 봉지재가 상기 리드프레임(200)의 하면까지 흐르지 않도록 하는 역할을 한다. 또한, 리드 유닛(212) 내측의 공간부(208, 도6 참조)에는 반도체 다이(310)가 위치되어 있고, 이 다이(310)는 리드(210)의 부분 에칭부(217)에 도전성와이어(312)로 본딩되어 있다.
여기서, 상기와 같이 와이어 본딩이 부분 에칭부(217)에 수행되면, 그만큼 와이어 루프 하이트(wire loop height)가 작아지고, 따라서 이러한 리드프레임을 이용한 반도체패키지는 그 두께가 더욱 박형화된다.
더불어, 상기 리드프레임(200)의 상부에는 각 리드 유닛(212)과 대응되는 위치에 캐비티(304)가 형성된 상금형(302)이 위치되어 있다. 상기 상금형(302)은 상기 리드프레임(200)에 형성된 각각의 부분 에칭부(214,216)와 일정 공간을 이루도록 형성됨으로써, 상기 공간을 통하여 봉지재가 이웃하는 리드 유닛(212)으로 용이하게 전달 및 충진될 수 있도록 되어 있다. 물론, 상기 부분 에칭부(217)도 상금형(302)과 일정 공간을 이룸으로써, 차후 봉지재가 상기 부분 에칭부(217)와 인터락킹(inter locking)될 수 있도록 되어 있다.
도8a의 도면에서는 비록 각 리드 유닛(212)이 상금형(302)의 일부 영역과 접촉되어 봉지재가 이웃하는 리드 유닛(212)으로 전달되지 않는 것처럼 도시되어 있으나, 도8b를 참조하면 각 리드 유닛(212)은 부분 에칭부(214,216)와 상금형(302) 사이에 공간이 확보됨으로써, 봉지재가 이웃하는 리드 유닛(212)으로 용이하게 전달될 수 있음을 알 수 있다.
여기서, 상기 봉지의 결과 상기 리드프레임(200)은 상기 부분 에칭부(214,216,217)을 제외한 상,하면이 모두 봉지부(218)의 외측으로 노출됨을 알 수 있다. 따라서, 이러한 리드프레임(200)을 이용한 반도체패키지는 차후 다수개를 상,하 방향으로 적층할 수 있게 된다.
도9는 본 발명에 의한 리드프레임 및 그 봉지 방법에 의해 형성된 반도체패키지를 도시한 단면도이다.
도시된 바와 같이 반도체패키지의 구성은 중앙에 반도체 다이(310)가 위치되어 있고, 상기 반도체 다이(310)의 좌,우측으로는 부분 에칭부(217)를 갖는 리드(200)가 배열되어 있으며, 상기 반도체 다이(310)와 리드(200)의 부분 에칭부(217)는 도전성 와이어(312)로 상호 본딩되어 있으며, 상기 반도체 다이(310), 도전성 와이어(312) 및 리드(200)는 봉지재로 형성된 봉지부(218) 내측에 고정되어 있다.
여기서, 상기 반도체 다이(310)의 하면, 리드(200)의 부분 에칭부(217)를 제외한 상면, 하면 및 측면은 모두 상기 봉지부(218) 외측으로 노출되어 있음으로서, 전체적인 반도체패키지의 방열 성능이 향상됨은 물론, 다수의 반도체패키지를 상,하 방향으로 적층할 수 있게 되어 있다. 물론, 상기 반도체 다이(310)와 리드(200)의 부분 에칭부(217)가 도전성 와이어(312)로 본딩됨으로써, 와이어 루프 하이트 감소로 인해 반도체패키지가 더욱 박형화된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 이것으로만 본 발명이 한정되는 것은 아니고 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변경된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 다수의 가로열 및 세로열을 갖는 리드 유닛 사이의 간격을 최소화시킴으로써 종래와 동일한 크기의 프레임에 더욱 더 많은 수의 리드 유닛을 형성할 수 있는 효과가 있다.
즉, 종래와 동일한 프레임에서 더욱 더 많은 수의 반도체패키지를 제조할 수 있는 효과가 있다.
또한, 본 발명에 의한 반도체패키지용 리드프레임의 봉지 방법에 의하면, 리드프레임의 각 세로열의 리드 유닛 일측인 프레임 및 리드 유닛 사이에 형성된 부분 에칭부와 소정 공간을 이루도록 금형을 설계함으로써, 상기 공간을 통하여 봉지재가 다수의 리드 유닛에 순차적으로 전달 및 충진되어 봉지 효율이 향상되는 효과가 있다.
더불어, 리드프레임의 리드 즉, 리드의 선단에도 부분 에칭부가 형성되고, 이 부분 에칭부에 와이어 본딩이 수행됨으로써, 이를 이용한 반도체패키지의 두께가 더욱 박형화되고, 또한 상기 부분 에칭부를 제외한 나머지 리드 영역은 봉지재의 외측으로 노출됨으로써, 이를 이용한 반도체패키지는 상,하 방향으로 다수개를 적층할 수 있는 효과가 있다.
도1은 종래의 반도체패키지용 리드프레임을 도시한 평면도이다.
도2는 종래의 반도체패키지용 리드프레임에 봉지가 수행된 후의 상태를 도시한 평면도이다.
도3은 본 발명에 의한 반도체패키지용 리드프레임을 도시한 평면도이다.
도4a는 도3의 리드프레임에 봉지가 수행된 후의 상태를 도시한 평면도이고, 도4b는 도4a의 일부 확대 평면도이다.
도5a는 도4a 및 도4b의 I-I선 단면도이고, 도5b는 II-II선 단면도이다.
도6은 본 발명에 의한 다른 반도체패키지용 리드프레임을 도시한 평면도이다.
도7a는 도6의 리드프레임에 봉지가 수행된 후의 상태를 도시한 평면도이고, 도7b는 도7a의 일부 확대 평면도이다.
도8a는 도7a 및 도7b의 III-III선 단면도이고, 도8b는 IV-IV선 단면도이다.
도9는 본 발명에 의한 리드프레임 및 그 봉지 방법에 의해 형성된 반도체패키지를 도시한 단면도이다.
-도면중 주요 부호에 대한 설명-
100,200; 본 발명에 의한 리드프레임 102; 금속재 프레임
104; 가로열 106; 세로열
108; 공간부 110; 리드
112; 리드 유닛 114,116; 부분 에칭부
118; 봉지부 120,122; 잔여 봉지부
302; 상금형 304; 캐비티
306; 하금형 308; 테이프
310; 반도체 다이 312; 도전성 와이어

Claims (5)

  1. (정정) 대략 판상의 금속재 프레임과, 상기 프레임에 다수의 가로열과 세로열을 갖는 공간부가 배열되고, 상기 공간부 내측에는 상기 프레임과 연결된 다수의 리드가 형성된 다수의 리드 유닛으로 이루어진 리드프레임에 있어서,
    상기 리드 유닛의 각 세로열 끝단인 프레임에는, 봉지재가 상기 리드 유닛으로 용이하게 흘러 갈 수 있도록, 상기 각 세로열 끝단의 리드 유닛과 연통되는 부분 에칭부가 형성되고, 상기 세로열의 각 리드 유닛 사이에도, 봉지재가 자유롭게 전달되어 봉지되도록, 상기 세로열의 리드 유닛 사이에도 상호 연통되도록 부분 에칭부가 형성된 것을 특징으로 하는 리드프레임.
  2. (정정) 제1항에 있어서, 상기 가로열의 모든 리드 유닛 사이에는 봉지재가 가로열의 리드 유닛 사이로도 자유롭게 전달되어 봉지되도록 상기 가로열의 모든 리드 유닛 사이에 부분 에칭부가 형성된 것을 특징으로 하는 리드프레임.
  3. 제1항 또는 제2항에 있어서, 상기 리드 유닛에 형성된 다수의 리드에도 선단에 부분 에칭부가 형성된 것을 특징으로 하는 리드프레임.
  4. (정정) 대략 판상의 금속재 프레임에 다수의 리드 유닛이 다수의 가로열과 다수의 세로열을 갖도록 리드프레임을 구비하고, 상기 각 리드 유닛에 반도체 다이를 탑재하며, 상기 반도체 다이와 리드 유닛을 도전성 와이어로 상호 본딩한 후, 상기 리드프레임을 금형에 탑재한 후 봉지재로 각각의 리드 유닛을 봉지하는 방법에 있어서,
    상기 리드프레임에 형성된 각 세로열의 리드 유닛 끝단인 프레임 및 상기 세로열의 각 리드 유닛 사이에는 상호 연통되도록 일정 깊이의 부분 에칭부를 형성함으로써, 상기 금형과 상기 부분 에칭부 사이에 일정 공간이 형성되도록 하여 봉지재가 각각의 세로열에 형성된 리드 유닛에 순차적으로 전달되어 봉지되도록 함을 특징으로 하는 반도체패키지용 리드프레임의 봉지 방법.
  5. 제4항에 있어서, 상기 리드프레임은 각 가로열의 리드 유닛 사이에도 부분 에칭부를 형성함으로써, 금형과 상기 부분 에칭부 사이에 일정 공간이 형성되도록 하여 봉지재가 가로열 및 세로열의 모든 리드 유닛 사이로 자유롭게 전달되어 봉지되도록 함을 특징으로 하는 반도체패키지용 리드프레임의 봉지 방법.
KR10-2002-0027125A 2002-05-16 2002-05-16 반도체패키지용 리드프레임 및 그 봉지 방법 KR100473338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027125A KR100473338B1 (ko) 2002-05-16 2002-05-16 반도체패키지용 리드프레임 및 그 봉지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027125A KR100473338B1 (ko) 2002-05-16 2002-05-16 반도체패키지용 리드프레임 및 그 봉지 방법

Publications (2)

Publication Number Publication Date
KR20030089089A KR20030089089A (ko) 2003-11-21
KR100473338B1 true KR100473338B1 (ko) 2005-03-08

Family

ID=32383159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027125A KR100473338B1 (ko) 2002-05-16 2002-05-16 반도체패키지용 리드프레임 및 그 봉지 방법

Country Status (1)

Country Link
KR (1) KR100473338B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725175B1 (ko) * 2004-08-05 2007-06-07 옵티멈 케어 인터내셔널 테크 인코포레이티드 칩 리드프레임 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181107A (ja) * 1997-01-27 1997-07-11 Hitachi Ltd 半導体装置の製造方法
KR19990043140A (ko) * 1997-11-28 1999-06-15 김규현 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2002231872A (ja) * 2001-02-02 2002-08-16 Mitsui High Tec Inc リードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181107A (ja) * 1997-01-27 1997-07-11 Hitachi Ltd 半導体装置の製造方法
KR19990043140A (ko) * 1997-11-28 1999-06-15 김규현 매트릭스 타입의 인쇄회로기판 및 이를 이용한 몰딩방법
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2002231872A (ja) * 2001-02-02 2002-08-16 Mitsui High Tec Inc リードフレーム

Also Published As

Publication number Publication date
KR20030089089A (ko) 2003-11-21

Similar Documents

Publication Publication Date Title
KR100298692B1 (ko) 반도체패키지제조용리드프레임구조
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US7271036B2 (en) Leadframe alteration to direct compound flow into package
JP2009500841A (ja) 半導体デバイス
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
JPH10112518A (ja) 半導体チップパッケージ及びその製造方法
US6867071B1 (en) Leadframe including corner leads and semiconductor package using same
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법
US6703694B2 (en) Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots
TW201432944A (zh) 發光二極體封裝結構及其製造方法
US20050073031A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP4376254B2 (ja) 半導体搭載用基板と半導体装置および製造方法
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
US20080119012A1 (en) Mold array process for chip encapsulation and substrate strip utilized
JP4887346B2 (ja) 半導体装置
JP3708871B2 (ja) 半導体パッケージ集合物
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
CN217562562U (zh) 引线框架结构、封装结构、芯片组件及终端
CN218498065U (zh) 半导体器件
KR100559551B1 (ko) 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP5086315B2 (ja) 半導体装置の製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR101161398B1 (ko) 리드프레임 기판 및 이를 이용한 ｌｅｄ 패키지 제조 방법
JP2011171678A (ja) リードフレーム及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150209

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 14