JP4376254B2 - 半導体搭載用基板と半導体装置および製造方法 - Google Patents
半導体搭載用基板と半導体装置および製造方法 Download PDFInfo
- Publication number
- JP4376254B2 JP4376254B2 JP2006228510A JP2006228510A JP4376254B2 JP 4376254 B2 JP4376254 B2 JP 4376254B2 JP 2006228510 A JP2006228510 A JP 2006228510A JP 2006228510 A JP2006228510 A JP 2006228510A JP 4376254 B2 JP4376254 B2 JP 4376254B2
- Authority
- JP
- Japan
- Prior art keywords
- piece
- semiconductor
- semiconductor mounting
- individual
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
また、第1の個片群と第2の個片群を千鳥配置とすることにより、タイバースペースや開口部を有効に活用できるので基板の使用効率が向上する。更に、各個片部に分割するための個片化カット部(タイバー)を従来の半分に集約できるので、個片化カット工程の効率が向上する。
また、前記個片部の外周辺が基板外周辺に対して45度傾いていることを特徴とする。
また、前記第1の個片群と前記第2の個片群の外周に配置する前記連結部より内側に位置決めピン穴を配置したことを特徴とする。
また、上記の半導体搭載用基板の個片部の外周辺を基板外周辺に対して45度傾けて形成し、各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部が正八角形状の外形をなし、前記樹脂封止部の外周辺の辺とこれに対応する個片部の外周辺の辺とが平行であることを特徴とする。
また、前記樹脂封止部は、前記第1の辺と垂直に交差する第2の辺と第3の辺が平行をなすことを特徴とする。
なお、本発明ではいずれも直線的な構成要素を提示したが、本発明の目的とする効果を得られる範囲内であれば、必ずしも各構成要素は直線的である必要は無く、一部に曲線的な要素を取り入れることで、応力の緩和や樹脂流れの改善を図ることもできる。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置であるBGAパッケージと、その半導体搭載用基板としての構造と、その機能について図面を参照しながら説明する。
第1の個片群における個片部2の間には、第2の個片群の各個片部5と半導体搭載用基板Sのフレーム部1とを連結する第2列のタイバー6を配置しており、第2の個片群における個片部5の間には、第1の個片群の各個片部2と半導体搭載用基板Sのフレーム部1とを連結する第1列のタイバー3を配置している。
(第2の実施形態)
図3は本発明の第2の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図3において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。
(第3の実施形態)
図4は本発明の第3の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図4において、半導体搭載用基板Sは、基本的に図2に示すものと同様であるが、個片部2、5の外周辺をフレーム部1の外周辺に対して45度傾いて形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。
(第4の実施形態)
図5は本発明の第4の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図5において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。樹脂封止部13は正八角形の外形をなす。ゲート口14は個片部2、5の外周辺の中央に位置するとともに、樹脂封止部13の外周辺の中央に設けている。
(第5の実施形態)
図6は本発明の第5の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図5において、半導体搭載用基板Sは基本的に図2に示すものと同様であるが、個片部2、5の外周辺がフレーム部1の外周辺に対して45度傾いて形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。
(第6の実施形態)
図7は本発明の第6の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図7において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。樹脂封止部13は五角形の外形をなし、第1の頂部に封止樹脂注入時のゲート口14を配置し、第1の頂部に対向してフレーム部1の外周辺と平行をなす第1の辺にエアベント(図示省略)を形成しており、第2の辺と第3の辺に第1の辺が垂直に交差し、第2の辺と前記第3の辺が平行に配置されている。
(第7の実施形態)
図8は本発明の第7の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図8(a)(b)において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。
(第8の実施形態)
図9は本発明の第8の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図9(a)(b)において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。
流入調整領域13aおよびベント領域13eは三角形状をなしており、それぞれの第1の頂部がタイバー3、6の軸線上に位置する。そして、流入調整領域13aの第1の頂部にゲート口14を有し、ベント領域13eの第1の頂部にエアベント(図示省略)を有している。
(第9の実施形態)
図10は本発明の第9の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図10において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。この樹脂封止部13は図8において説明したものと同様であり、同符号を付して説明を省略する。
(第10の実施形態)
図11は本発明の第10の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図11において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。この樹脂封止部13は図8において説明したものと同様であり、同符号を付して説明を省略する。
(第11の実施形態)
図12は本発明の第11の実施形態を示し、半導体搭載用基板SにおけるBGAパッケージの封止状態を示すものである。図12において、半導体搭載用基板Sは図2に示すものと同様であり、個片部2、5の外周辺をフレーム部1の外周辺に対して平行に形成しており、半導体搭載領域にチップ11を搭載し、各個片部2、5にチップ11を封止する樹脂封止部13を形成してなる。この樹脂封止部13は図8において説明したものと同様であり、同符号を付して説明を省略する。
1 フレーム部
2 第1列の個片部
3 第1列のタイバー
4 第1列のランナー
5 第2列の個片部
6 第2列のタイバー
7 第2列のランナー
8 開口部
9 位置決めピン穴
10 分割後のパッケージ
11 チップ
12 ワイヤ
13 樹脂封止部
13a 流入調整領域
13b 充填領域
13c 溝部
13d 絞り口
13e ベント領域
13f 第2の溝部
13g 第2の絞り口
14 ゲート口
15 分岐前のランナー
16 カル
Claims (18)
- BGAパッケージに用いられ、
複数の個片部を等間隔で直線状に配列してなる第1の個片群と、前記第1の個片群と平行に複数の個片部を等間隔で直線状に配列してなる第2の個片群と、前記第1の個片群と前記第2の個片群の外周に配置する連結部からなり、各個片部に半導体搭載領域と内部端子と外部端子を有するものであって、
前記第1の個片群と前記第2の個片群とにおける個片部の配列間隔を半個ずらして互いに千鳥の関係になるように個片部を配列し、前記第1の個片群における個片部間に前記第2の個片群と前記連結部を連結するタイバーを配置し、前記第2の個片群における個片部間に前記第1の個片群と前記連結部を連結するタイバーを配置し、
前記タイバーに前記連結部から前記第1および第2の個片群の各個片部にまで直線的に到達する複数のメッキ領域を配置し、
前記第1および第2の個片群の各個片部にまで伸びる前記複数のメッキ領域はいずれも、前記連結部の一辺から前記第1および第2の個片群の各個片部にまで伸びており、
前記第1の個片群における個片部と前記第2の個片群におけるタイバーに配置された前記メッキ領域との間、および前記第1の個片群におけるタイバーと第2の個片群における個片部との間は、開口部により分離されている
ことを特徴とする半導体搭載用基板。 - 前記個片部の外周辺が基板外周辺に対して平行であることを特徴とする請求項1に記載の半導体搭載用基板。
- 前記個片部の外周辺が基板外周辺に対して45度傾いていることを特徴とする請求項1に記載の半導体搭載用基板。
- 前記第1の個片群と前記第2の個片群の外周に配置する前記連結部より内側に位置決めピン穴を配置したことを特徴とする請求項1〜3の何れか1項に記載の半導体搭載用基板。
- 請求項1に記載の半導体搭載用基板の個片部の外周辺を基板外周辺に対して平行に形成し、各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部の外周辺の各辺が対応する個片部の外周辺の各辺に対して45度傾いていることを特徴とする半導体装置。
- 請求項1に記載の半導体搭載用基板の個片部の外周辺を基板外周辺に対して45度傾けて形成し、各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部の外周辺の各辺が対応する個片部の外周辺の各辺に対して平行であることを特徴とする半導体装置。
- 請求項1に記載の半導体搭載用基板の個片部の外周辺を基板外周辺に対して平行に形成し、各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部が正八角形状の外形をなし、前記樹脂封止部の外周辺の辺とこれに対応する個片部の外周辺の辺とが平行であることを特徴とする半導体装置。
- 請求項1に記載の半導体搭載用基板の個片部の外周辺を基板外周辺に対して45度傾けて形成し、各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部が正八角形状の外形をなし、前記樹脂封止部の外周辺の辺とこれに対応する個片部の外周辺の辺とが平行であることを特徴とする半導体装置。
- 請求項1に記載の半導体搭載用基板の各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部が五角形状の外形をなして第1の頂部がタイバーの軸線上に位置することを特徴とする半導体装置。
- 前記樹脂封止部は、前記第1の頂部に樹脂注入口を有し、前記第1の頂部に対向して基板外周辺と平行をなす第1の辺にエアベントを形成してなることを特徴とする請求項9に記載の半導体装置。
- 前記樹脂封止部は、前記第1の辺と垂直に交差する第2の辺と第3の辺が平行をなすことを特徴とする請求項10に記載の半導体装置。
- 請求項1に記載の半導体搭載用基板の各個片部の半導体搭載領域に半導体素子を搭載し、前記個片部に前記半導体素子を封止する樹脂封止部を形成してなり、前記樹脂封止部が樹脂注入口を有する流入調整領域と前記半導体素子を含む充填領域とを溝部を介して区画してなり、前記溝部が基板外周辺と平行をなして前記充填領域の全幅にわたって存在することを特徴とする半導体装置。
- 前記樹脂封止部の前記流入調整領域が三角形状をなしてタイバーの軸線上に位置する第1の頂部に前記樹脂注入口を形成してなり、前記樹脂封止部の前記充填領域が四角形状をなして前記溝部および基板外周辺と平行な第1の辺および第4の辺を有するとともに、第1の辺および第4の辺と垂直に交差する第2の辺と第3の辺が平行をなすことを特徴とする請求項12に記載の半導体装置。
- 前記樹脂封止部がエアベントを有するベント領域と前記半導体素子を含む前記充填領域とを第2の溝部を介して区画してなり、第2の溝部が基板外周辺と平行をなして前記充填領域の全幅にわたって存在し、前記ベント領域が三角形状をなしてタイバーの軸線上に位置する第2の頂部に前記エアベントを有することを特徴とする請求項13に記載の半導体装置。
- 請求項1に記載の半導体搭載用基板を使用し、各個片部の半導体搭載領域に半導体素子を搭載し、前記メッキ領域に対応する直線状のランナーを有した封止金型を用いて前記個片部に前記半導体素子を封止する樹脂封止部を形成し、前記個片部および樹脂封止部からランナーを切り離し、各個片部を基板から切り離すことを特徴とする半導体パッケージの製造方法。
- 前記封止金型に一対の半導体搭載用基板を双方の第1の個片群を内側にして平行に配置し、双方の半導体搭載用基板の間に設ける複数のポッド・プランジャーを等間隔で直線状に配列してポッド・プランジャー群を形成し、前記ポッド・プランジャー群の一対を平行に、かつ双方のポッド・プランジャーの配列間隔を相互に半ピッチずらして千鳥の関係に配置し、
第1のポッド・プランジャー群の各ポッド・プランジャーと第1の前記半導体搭載用基板の第2の個片群の各個片部と第2の前記半導体搭載用基板の第1の個片群の各個片部とを直線上に配置し、双方の前記半導体搭載用基板の個片部に形成する前記樹脂封止部へ各ポッド・プランジャーから等しいランナー距離のランナーを形成し、
第2のポッド・プランジャー群の各ポッド・プランジャーと第2の前記半導体搭載用基板の第2の個片群の各個片部と第1の前記半導体搭載用基板の第1の個片群の各個片部とを直線上に配置し、双方の前記半導体搭載用基板の個片部に形成する前記樹脂封止部へ各ポッド・プランジャーから等しいランナー距離のランナーを形成することを特徴とする請求項15に記載の半導体パッケージの製造方法。 - 前記封止金型に一対の半導体搭載用基板を双方の第1の個片群を内側にして平行に配置し、双方の半導体搭載用基板の間に設ける複数のポッド・プランジャーを等間隔で直線状に配列してポッド・プランジャー群を形成し、前記ポッド・プランジャー群の一対を平行に、かつ双方のポッド・プランジャーの配列間隔を相互に半ピッチずらして千鳥の関係に配置し、
第1のポッド・プランジャー群の各ポッド・プランジャーと第1の前記半導体搭載用基板の第2の個片群の各個片部と第2の前記半導体搭載用基板の第1の個片群の各個片部とを直線上に配置するとともに、第2のポッド・プランジャー群の各ポッド・プランジャーと第1の前記半導体搭載用基板の第1の個片群の各個片部と第2の前記半導体搭載用基板の第2の個片群の各個片部とを直線上に配置し、
第1のポッド・プランジャー群の各ポッド・プランジャーから第1の前記半導体搭載用基板の第2の個片群の各個片部の前記樹脂封止部へ直線状にランナーを形成するとともに、第1の前記半導体搭載用基板の第1の個片群の各個片部の前記樹脂封止部へ屈曲した形状にランナーを形成し、第2のポッド・プランジャー群の各ポッド・プランジャーから第2の前記半導体搭載用基板の第2の個片群の各個片部の前記樹脂封止部へ直線状にランナーを形成するとともに、第2の前記半導体搭載用基板の第1の個片群の各個片部の前記樹脂封止部へ屈曲した形状にランナーを形成することを特徴とする請求項15に記載の半導体パッケージの製造方法。 - 前記封止金型に一対の半導体搭載用基板を双方の第1の個片群を内側にして平行に配置し
、双方の半導体搭載用基板の間に設ける複数のポッド・プランジャーを等間隔で直線状に配列してポッド・プランジャー群を形成し、 ポッド・プランジャー群の各ポッド・プランジャーと双方の前記半導体搭載用基板の第2の個片群の各個片部とを直線上に配置するとともに、双方の前記半導体搭載用基板のそれぞれの第2の個片群の各個片部に形成する前記樹脂封止部へ各ポッド・プランジャーから等しいランナー距離のランナーを直線状に形成し、双方の前記半導体搭載用基板のそれぞれの第1の個片群の各個片部に形成する前記樹脂封止部に対して同ポッド・プランジャーからランナーを屈曲した形状に、かつ同ポッド・プランジャーを中心として点対称の形状に形成したことを特徴とする請求項15に記載の半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228510A JP4376254B2 (ja) | 2005-10-24 | 2006-08-25 | 半導体搭載用基板と半導体装置および製造方法 |
US11/583,900 US7525180B2 (en) | 2005-10-24 | 2006-10-20 | Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307914 | 2005-10-24 | ||
JP2006228510A JP4376254B2 (ja) | 2005-10-24 | 2006-08-25 | 半導体搭載用基板と半導体装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150251A JP2007150251A (ja) | 2007-06-14 |
JP4376254B2 true JP4376254B2 (ja) | 2009-12-02 |
Family
ID=38211225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006228510A Active JP4376254B2 (ja) | 2005-10-24 | 2006-08-25 | 半導体搭載用基板と半導体装置および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4376254B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4878961B2 (ja) * | 2006-08-25 | 2012-02-15 | パナソニック株式会社 | 配線基板とそれを用いた半導体装置およびその製造方法 |
JP2014086609A (ja) * | 2012-10-25 | 2014-05-12 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2019111557A1 (ja) * | 2017-12-06 | 2019-06-13 | オリンパス株式会社 | 内視鏡用基板ユニットの製造方法及び内視鏡用基板ユニット |
-
2006
- 2006-08-25 JP JP2006228510A patent/JP4376254B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007150251A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7525180B2 (en) | Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package | |
JP3127889B2 (ja) | 半導体パッケージの製造方法およびその成形用金型 | |
US7927923B2 (en) | Method and apparatus for directing molding compound flow and resulting semiconductor device packages | |
TWI387021B (zh) | 半導體組件及製造該組件之方法 | |
KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
US20110084374A1 (en) | Semiconductor package with sectioned bonding wire scheme | |
JP4376254B2 (ja) | 半導体搭載用基板と半導体装置および製造方法 | |
JPH056914A (ja) | 半導体装置の樹脂封止装置およびその樹脂封止方法 | |
JP2014204082A (ja) | 半導体装置の製造方法 | |
JP4878961B2 (ja) | 配線基板とそれを用いた半導体装置およびその製造方法 | |
US20080119012A1 (en) | Mold array process for chip encapsulation and substrate strip utilized | |
JP5148445B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
US6856006B2 (en) | Encapsulation method and leadframe for leadless semiconductor packages | |
US7393489B2 (en) | Mold die for molding chip array, molding equipment including the same, and method for molding chip array | |
KR100473338B1 (ko) | 반도체패키지용 리드프레임 및 그 봉지 방법 | |
CN220041860U (zh) | 一种sop10的idf型引线框架 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
JP2007042709A (ja) | 樹脂封止金型及び樹脂封止型電子部品 | |
CN205335250U (zh) | 一种六引脚sot23集成电路封装的引线框架结构 | |
JPS60187031A (ja) | トランスフアモ−ルド金型 | |
JP2012190999A (ja) | 半導体装置 | |
JP2003258010A (ja) | サブストレート上のicチップ配列構造及びそのサブストレートを用いた半導体装置の製造方法 | |
KR100750046B1 (ko) | 반도체 장치용 리드프레임 | |
KR101247720B1 (ko) | 반도체 패키지 장치 및 이의 제조방법 | |
JPH0811409B2 (ja) | 半導体装置のためのトランスファ成形方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20080222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A02 | Decision of refusal |
Effective date: 20080819 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20081020 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Effective date: 20090306 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090908 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120918 |