KR100750046B1 - 반도체 장치용 리드프레임 - Google Patents

반도체 장치용 리드프레임 Download PDF

Info

Publication number
KR100750046B1
KR100750046B1 KR1020060034928A KR20060034928A KR100750046B1 KR 100750046 B1 KR100750046 B1 KR 100750046B1 KR 1020060034928 A KR1020060034928 A KR 1020060034928A KR 20060034928 A KR20060034928 A KR 20060034928A KR 100750046 B1 KR100750046 B1 KR 100750046B1
Authority
KR
South Korea
Prior art keywords
lead frame
runner
gate
semiconductor device
encapsulation
Prior art date
Application number
KR1020060034928A
Other languages
English (en)
Inventor
김광호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060034928A priority Critical patent/KR100750046B1/ko
Application granted granted Critical
Publication of KR100750046B1 publication Critical patent/KR100750046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치용 리드프레임에 관한 것으로서, 해결하고자 하는 기술적 과제는 봉지 공정후 리드프레임으로부터 런너 컬 및 게이트 컬을 용이하게 분리할 수 있도록 하는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 금속 모재의 상면 및 하면에 니켈 팔라듐 도금층이 형성된 반도체 장치용 리드프레임에 있어서, 리드프레임의 상면중 봉지부가 형성될 영역의 외측에는 금속 모재가 외부로 직접 노출되도록 니켈 팔라듐 도금층이 형성되지 않은 노출부가 더 형성된 것을 특징으로 한다.
리드프레임, 니켈 팔라듐 도금층, 노출부, 런너 컬, 게이트 컬

Description

반도체 장치용 리드프레임{LEAD FRAME FOR SEMICONDUCTOR DEVICE}
도 1a는 종래의 반도체 장치용 리드프레임을 도시한 평면도이고, 도 1b는 도 1a의 단면도이다.
도 2는 종래의 반도체 장치용 리드프레임에 봉지부가 형성된 동시에, 런너 컬이 분리된 상태를 도시한 사시도이다.
도 3a는 본 발명의 일실시예에 따른 반도체 장치용 리드프레임을 도시한 평면도이고, 도 3b는 도 3a의 단면도이다.
도 4a는 본 발명의 다른 실시예에 따른 반도체 장치용 리드프레임을 도시한 평면도이고, 도 4b는 도 4a의 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100,200; 본 발명에 의한 반도체 장치용 리드프레임
110; 공간부 120; 리드
130; 장공 140; 금속 모재
141,142; 니켈 팔라듐 도금층 150; 노출부
151; 런너 노출부 152; 게이트 노출부
본 발명은 반도체 장치용 리드프레임에 관한 것으로서, 보다 상세히는 봉지 공정후 리드프레임으로부터 런너 컬(runnder cull) 및 게이트 컬(gate cull)을 용이하게 분리할 수 있는 반도체 장치용 리드프레임에 관한 것이다.
리드프레임은 반도체 장치의 내부와 외부 회로를 연결해 주는 전기 도선의 역할과 반도체 다이를 지지해 주는 버팀대의 역할을 동시에 수행하는 반도체 장치의 핵심 부품이다. 이러한 리드프레임은 그 재질에 따라 크게 구리(Cu), 얼로이(Alloy) 42(철-니켈 합금) 및 니켈 팔라듐(Ni-Pd) 리드프레임 등으로 분류할 수 있으며, 최근에는 납없는 반도체 장치의 요구에 따라 표면에 솔더(Sn/Pb) 도금이 필요없는 니켈 팔라듐 리드프레임이 많이 이용되고 있다.
도 1a 및 도 1b를 참조하면, 종래의 니켈 팔라듐 리드프레임의 일례가 도시되어 있다.
도 1a에 도시된 바와 같이 리드프레임(100')은 다수의 반도체 장치가 형성되는 공간부(110')가 소정 거리 이격된 채 대략 매트릭스 형태로 형성되어 있다. 도면에서는 4개의 공간부(110')가 한 열을 이루며, 이러한 열은 장공(130')을 경계로 다시 다수의 행을 이루고 있다.
또한, 도 1b에 도시된 바와 같이 니켈 팔라듐 리드프레임(100')의 단층 구조는 금속 모재(140')를 중심으로 그 상면과 하면에는 각각 니켈 팔라듐 도금층(141',142')이 소정 두께로 형성되어 있다. 상기와 같은 니켈 팔라듐 도금층(141',142')은 상기 금속 모재(140')의 산화를 방지할 뿐만 아니라, 차후 반도체 장치에 조립된 후 외부 장치에 직접 실장되도록 하는 역할을 한다. 즉, 솔더 도금층이 없다고 해도, 상기 니켈 팔라듐 도금층(141',142')에 의해 외부 장치에 그 반도체 장치가 용이하게 실장된다.
계속해서, 도 2를 참조하면, 종래의 반도체 장치용 리드프레임에 봉지부가 형성된 동시에, 하나의 런너 컬 및 다수의 게이트 컬이 리드프레임으로부터 분리된 상태의 사시도가 도시되어 있다.
주지된 바와 같이 리드프레임(100')에는 반도체 다이(미도시)가 안착되고, 와이어(미도시)로 본딩된 후, 금형(미도시) 내부에서 봉지재에 의해 소정 형태의 봉지부(160')가 형성된다. 여기서, 상기 금형에는 리드프레임(100')의 각 공간부(110')와 대응하는 영역에 소정 깊이의 캐비티(미도시)가 형성되고, 그 캐비티 근처까지 봉지재를 안내하는 런너(미도시)가 형성된다. 또한, 상기 런너로부터 상기 캐비티까지는 게이트(미도시)가 형성되어 실제로 상기 봉지재가 캐비티에 충진되도록 한다. 이와 같이 하여, 상기 캐비티에 의해 소정 형태의 봉지부(160')가 형성되고, 상기 금형의 런너 및 게이트와 대응되는 리드프레임(100')의 표면에는 봉지 공정 완료후 런너 컬(161') 및 게이트 컬(162')이 자연스럽게 형성된다. 통상 상기 금형의 런너는 봉지재가 보다 신속하게 지나갈 수 있도록 상기 리드프레임(100')의 장공(130')과 대응하는 위치에 형성되어 있다. 물론, 이러한 런너 컬(161') 및 게이트 컬(162')은 봉지 공정 완료후 상기 리드프레임(100')으로부터 분리되어야 한다.
그런데, 상술한 바와 같이 최근에는 납없는 반도체 장치를 위해 니켈 팔라듐 도금층(141,142')을 갖는 리드프레임(100')을 주로 이용하는데, 상기 니켈 팔라듐 도금층(141,142')과 상기 봉지재의 상호 접착력은 매우 크다. 따라서, 봉지 공정 완료후 상기 리드프레임(100')으로부터 런너 컬(161') 및 게이트 컬(162')이 쉽게 분리되지 않는 문제가 있다. 즉, 봉지 공정 완료후에는 상기 리드프레임(100')으로부터 런너 컬(161') 및 게이트 컬(162')을 모두 제거한 후, 낱개의 반도체 장치로 분리하는 펀칭(punching), 소잉(sawing) 또는 싱귤레이션(singulation) 공정이 진행되어야 하는데, 상기와 같이 런너 컬(161') 및 게이트 컬(162')이 제거되지 않게 되면 그 후의 공정을 진행할 수 없거나 늦어지게 된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 봉지 공정후 리드프레임으로부터 런너 컬 및 게이트 컬을 용이하게 분리할 수 있는 반도체 장치용 리드프레임을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 금속 모재의 상면 및 하면에 니켈 팔라듐 도금층이 형성된 반도체 장치용 리드프레임에 있어서, 상기 리드프레임의 상면중 봉지부가 형성될 영역의 외측에는 금속 모재가 외부로 직접 노출되도록 니켈 팔라듐 도금층이 형성되지 않은 노출부가 형성된 것을 특징으로 한다.
여기서, 상기 금속 모재는 구리(Cu) 또는 얼로이(Alloy) 42일 수 있다.
또한, 상기 노출부는 상기 리드프레임중 봉지부가 형성될 영역의 외측으로서, 봉지재를 안내하는 금형의 런너와 대응되는 영역에 형성된 런너 노출부와, 상 기 금형의 런너에 연결되어 상기 봉지부쪽으로 봉지재를 주입하는 게이트와 대응되는 영역에 형성된 게이트 노출부로 이루어질 수 있다.
또한, 상기 런너 노출부와 대응되는 리드프레임에는 상기 런너 노출부의 폭보다 작은 폭을 갖는 장공이 더 형성될 수 있다.
또한, 상기 런너 노출부는 다수의 봉지부가 형성될 영역의 측부를 따라서 평행하게 소정 길이 연장되고, 상기 런너 노출부로부터 상기 각각의 봉지부가 형성될 영역과 연결되도록 게이트 노출부가 형성될 수 있다.
또한, 상기 노출부는 다수의 봉지부가 형성될 영역이 일렬로 배열되어 이루는 직사각 영역의 외측 전체에 형성될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체 장치용 리드프레임은 봉지재가 흘러가는 표면에 니켈 팔라듐 도금층이 형성되지 않고 금속 모재가 직접 노출되는 노출부가 형성됨으로써, 봉지 공정 완료후 그 봉지재가 흘러가는 통로에 형성되는 런너 컬 또는 게이트 컬이 쉽게 분리되는 효과가 있다.
따라서, 본 발명에 의한 반도체 장치용 리드프레임은 봉지 공정 완료후 수행되는 펀칭(punching), 소잉(sawing) 또는 싱귤레이션(singulation) 공정 등이 수월하게 진행된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 3a는 본 발명의 일실시예에 따른 반도체 장치용 리드프레임을 도시한 평면도이고, 도 3b는 도 3a의 단면도이다.
도 3a에 도시된 바와 같이 본 발명에 따른 반도체 장치용 리드프레임(100)은 다수의 사각 공간부(110)가 열 방향으로 다수개가 소정 거리 이격되어 형성되고, 상기 한 열의 공간부(110)는 다시 행 방향으로 다수개가 소정 거리 이격되어 형성되어 있다. 상기 각각의 공간부(110)에는 다수의 리드(120)가 공간부(110)의 대략 중심 방향을 향하여 소정 길이 연장되어 있다. 이러한 공간부(110)에는 반도체 장치의 제조 공정중 반도체 다이(미도시)가 안착되며, 상기 반도체 다이는 도전성 와이어(미도시)로 상기 리드(120)에 본딩된다. 더불어, 반도체 장치의 제조 공정중 봉지재가 상기 반도체 다이, 도전성 와이어 및 리드(120)를 감쌈으로써 소정 형태의 봉지부(미도시)가 형성된다. 또한, 상기 각열의 공간부(110) 사이에는 소정 길이의 장공(130)이 형성되어 있으며, 이러한 장공(130)은 봉지 공정중 금형의 런너(미도시)와 대응되는 영역이다.
여기서, 본 발명은 상기 장공(130)의 폭보다 약간 큰 폭을 가지며 런너 노출부(151)가 형성되고, 상기 런너 노출부(151)로부터는 각각의 공간부(110)를 향하여 소정 길이의 게이트 노출부(152)가 형성된 것을 주요 특징으로 한다. 물론, 상기 런너 노출부(151)는 금형의 런너와 대응되는 영역이고, 상기 게이트 노출부(152)는 금형의 게이트와 대응되는 영역이다. 상기 런너 노출부(151) 및 게이트 노출부(152)는 설명의 편의상 하나의 노출부(150)로 정의할 수도 있다.
도 3b에 도시된 바와 같이 본 발명에 의한 반도체 장치용 리드프레임(100)은 대략 평판 형태를 하는 금속 모재(140)와, 상기 금속 모재(140)의 상면과 하면에 각각 형성된 니켈 팔라듐 도금층(141,142)을 포함한다.
여기서, 상기 금속 모재(140)는 구리(Cu), 얼로이(Alloy) 42 또는 그 등가물중 선택된 어느 하나가 가능하지만, 여기서 그 재질을 한정하는 것은 아니다.
상기 니켈 팔라듐 도금층(141,142)은 기본적으로 상기 금속 모재(140)의 상면과 하면에 각각 소정 두께를 가지며 형성되어 있다.
한편, 상술한 바와 같이 상기 금속 모재(140)의 표면중 금형의 런너와 게이트에 대응되는 영역에는 상기 니켈 팔라듐 도금층(141)이 형성되지 않은 런너 노출부(151) 및 게이트 노출부(152)가 형성되어 있다. 도 3b에서는 장공(130)의 폭보다 약간 넓은 영역으로 형성된 런너 노출부(151)만 도시되어 있다.
이와 같은 구조에 의해 본 발명에 의한 반도체 장치용 리드프레임(100)은 런너 노출부(151) 및 게이트 노출부(152)를 통해서 금속 모재(140)의 상부 표면이 그대로 외부로 노출된다.
기본적으로 이러한 금속 모재(140)의 표면은 봉지재와 접착력이 우수하지 않다. 물론, 상기 봉지재와 니켈 팔라듐 도금층(141) 사이의 접착력은 상대적으로 매우 크다. 따라서, 봉지 공정에 의해 형성된 봉지부는 상기 공간부(110)의 내측으로 연장되며 표면에는 니켈 팔라듐 도금층(141)이 형성된 리드(120)의 표면에 형성되므로, 상기 리드(120)와는 접착력이 매우 우수하다. 그러나, 봉지부를 이루지 않는 런너 노출부(151) 및 게이트 노출부(152)에 형성되는 런너 컬 및 게이트 컬은 금속 모재(140) 표면에 직접 접착되어 있으므로, 그 접착력이 약하다. 따라서, 봉지 공 정 완료후 상기 금속 모재(140)의 표면 즉, 런너 노출부(151) 및 게이트 노출부(152)로부터 상기 런너 컬 및 게이트 컬은 용이하게 분리된다.
도 4a는 본 발명의 다른 실시예에 따른 반도체 장치용 리드프레임을 도시한 평면도이고, 도 4b는 도 4a의 단면도이다.
도 4a에 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 장치용 리드프레임(200)은 노출부(250)가 몇 개의 공간부(210)를 포함하는 대략 직사각 영역(212)의 외측 전체에 형성될 수 있다. 즉, 니켈 팔라듐 도금층(241)은 상기 직사각 영역(212)의 내측 영역에만 형성되고, 그 외측에는 형성되지 않을 수 있다. 도면중 미설명 부호 220은 상기 공간부(210)를 향하여 형성된 다수의 리드이고, 미설명 부호 230은 장공이다. 장기 리드(220) 및 장공(230)은 상술한 리드(120) 및 장공(130)과 유사하므로 자세한 구조의 설명을 생략한다.
도 4b에 도시된 바와 같이 리드프레임(200)은 구리 또는 얼로이 42와 같은 금속 모재(240)를 중심으로, 그 하면 전체에는 니켈 팔라듐 도금층(242)이 형성되고, 상면에는 상기 직사각 영역(212)의 내측에만 니켈 팔라듐 도금층(241)이 형성될 수 있다. 물론, 상기 직사각 영역(212)의 외측에는 니켈 팔라듐 도금층(241)이 형성되지 않은 노출부(250)가 형성되어 있다.
따라서, 이러한 구조의 리드프레임(200)은 봉지 공정중 금형의 런너와 대응되는 부분에 형성되는 런너 컬이 금속 모재(240)의 표면 즉, 직사각 영역(212)의 외측인 노출부(250)에 직접 형성되고, 금형의 게이트와 대응되는 부분에 형성된 게이트 컬은 니켈 팔라듐 도금층(241) 즉, 직사각 영역(212)의 내측인 도금층(241) 위에 형성된다. 비록, 게이트 컬은 니켈 팔라듐 도금층(241)에 접착되어 형성되지만 그 길이는 런너 컬에 비해 상당히 짧음으로써, 종래보다는 런너 컬 및 게이트 컬이 더욱 잘 분리된다.
상술한 바와 같이, 본 발명에 따른 반도체 장치용 리드프레임은 봉지재가 흘러가는 표면에 니켈 팔라듐 도금층이 형성되지 않고 금속 모재가 직접 노출되는 노출부가 형성됨으로써, 봉지 공정 완료후 그 봉지재가 흘러가는 통로에 형성되는 런너 컬 또는 게이트 컬이 쉽게 분리되는 효과가 있다.
따라서, 본 발명에 의한 반도체 장치용 리드프레임은 봉지 공정 완료후 수행되는 펀칭(punching), 소잉(sawing) 또는 싱귤레이션(singulation) 공정 등이 수월하게 진행된다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치용 리드프레임을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (6)

  1. 금속 모재의 상면 및 하면에 니켈 팔라듐 도금층이 형성된 반도체 장치용 리드프레임에 있어서,
    상기 리드프레임의 상면중 봉지부가 형성될 영역의 외측에는 금속 모재가 외부로 직접 노출되도록 니켈 팔라듐 도금층이 형성되지 않은 노출부가 형성된 것을 특징으로 하는 반도체 장치용 리드프레임.
  2. 제 1 항에 있어서, 상기 금속 모재는 구리(Cu) 또는 얼로이(Alloy) 42인 것을 특징으로 하는 반도체 장치용 리드프레임.
  3. 제 1 항에 있어서, 상기 노출부는 상기 리드프레임중 봉지부가 형성될 영역의 외측으로서, 봉지재를 안내하는 금형의 런너와 대응되는 영역에 형성된 런너 노출부와, 상기 금형의 런너에 연결되어 상기 봉지부쪽으로 봉지재를 주입하는 게이트와 대응되는 영역에 형성된 게이트 노출부로 이루어진 것을 특징으로 하는 반도체 장치용 리드프레임.
  4. 제 3 항에 있어서, 상기 런너 노출부와 대응되는 리드프레임에는 상기 런너 노출부의 폭보다 작은 폭을 갖는 장공이 더 형성된 것을 특징으로 하는 반도체 장치용 리드프레임.
  5. 제 3 항에 있어서, 상기 런너 노출부는 다수의 봉지부가 형성될 영역의 측부를 따라서 평행하게 소정 길이 연장되고, 상기 런너 노출부로부터 상기 각각의 봉지부가 형성될 영역과 연결되도록 게이트 노출부가 형성된 것을 특징으로 하는 반도체 장치용 리드프레임.
  6. 제 1 항에 있어서, 상기 노출부는 다수의 봉지부가 형성될 영역이 일렬로 배열되어 이루는 사각 영역의 외측 전체에 형성된 것을 특징으로 반도체 장치용 리드프레임.
KR1020060034928A 2006-04-18 2006-04-18 반도체 장치용 리드프레임 KR100750046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034928A KR100750046B1 (ko) 2006-04-18 2006-04-18 반도체 장치용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034928A KR100750046B1 (ko) 2006-04-18 2006-04-18 반도체 장치용 리드프레임

Publications (1)

Publication Number Publication Date
KR100750046B1 true KR100750046B1 (ko) 2007-08-16

Family

ID=38614715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034928A KR100750046B1 (ko) 2006-04-18 2006-04-18 반도체 장치용 리드프레임

Country Status (1)

Country Link
KR (1) KR100750046B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020809U (ko) * 1999-05-14 2000-12-15 마이클 디. 오브라이언 반도체패키지 제조용 리드프레임 구조
KR20010055260A (ko) * 1999-12-10 2001-07-04 마이클 디. 오브라이언 반도체패키지용 리드프레임
KR20010108539A (ko) * 2000-05-29 2001-12-08 마이클 디. 오브라이언 반도체칩 탑재부재
KR20050035022A (ko) * 2003-10-11 2005-04-15 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020809U (ko) * 1999-05-14 2000-12-15 마이클 디. 오브라이언 반도체패키지 제조용 리드프레임 구조
KR20010055260A (ko) * 1999-12-10 2001-07-04 마이클 디. 오브라이언 반도체패키지용 리드프레임
KR20010108539A (ko) * 2000-05-29 2001-12-08 마이클 디. 오브라이언 반도체칩 탑재부재
KR20050035022A (ko) * 2003-10-11 2005-04-15 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법

Similar Documents

Publication Publication Date Title
US8237250B2 (en) Advanced quad flat non-leaded package structure and manufacturing method thereof
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
US7972906B2 (en) Semiconductor die package including exposed connections
US7173321B2 (en) Semiconductor package having multiple row of leads
US8115288B2 (en) Lead frame for semiconductor device
US9502375B2 (en) Semiconductor device with plated pillars and leads
US20080160678A1 (en) Method for fabricating semiconductor package
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
CN105261605B (zh) 引线框架、半导体装置以及引线框架的制造方法
JP2009170932A (ja) 半導体装置
JP2002083918A (ja) リードフレーム及び半導体装置
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
CN211125635U (zh) 半导体设备和电子设备
JP2004363365A (ja) 半導体装置及びその製造方法
KR100750046B1 (ko) 반도체 장치용 리드프레임
JP2010141261A (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2017212387A (ja) リードフレームの製造方法、電子装置の製造方法、および電子装置
JP4450800B2 (ja) 半導体装置の製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR101101690B1 (ko) 반도체 패키지
CN104882386B (zh) 半导体器件格栅阵列封装
JP2022173569A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150810

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190807

Year of fee payment: 13