KR20050035022A - 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법 - Google Patents

반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법 Download PDF

Info

Publication number
KR20050035022A
KR20050035022A KR1020030070849A KR20030070849A KR20050035022A KR 20050035022 A KR20050035022 A KR 20050035022A KR 1020030070849 A KR1020030070849 A KR 1020030070849A KR 20030070849 A KR20030070849 A KR 20030070849A KR 20050035022 A KR20050035022 A KR 20050035022A
Authority
KR
South Korea
Prior art keywords
lead
frame
long
die
encapsulation
Prior art date
Application number
KR1020030070849A
Other languages
English (en)
Other versions
KR100559551B1 (ko
Inventor
하선호
김기호
성필제
김은덕
이창덕
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020030070849A priority Critical patent/KR100559551B1/ko
Publication of KR20050035022A publication Critical patent/KR20050035022A/ko
Application granted granted Critical
Publication of KR100559551B1 publication Critical patent/KR100559551B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법에 관한 것으로서, 보다 상세히는 봉지 공정중 게이트 컬(gate cull)(봉지재 찌꺼기)의 발생을 억제하고, 봉재재의 흐름성을 향상시킬 수 있도록, 중앙에 평면상 사각 형태로 형성되어 반도체 다이가 접착되는 다이패들과, 상기 다이패들의 네모서리에서 일정길이 외측으로 연장되어 프레임에 연결되는 다수의 타이바와, 상기 다이패들의 세변 외측에 동일한 길이를 가지며, 상기 각변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드와, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며, 상기 변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결되어, 봉지 공정중 봉지재가 상기 다이패들쪽으로 용이하게 흘러가도록 하는 다수의 장형 리드로 이루어진 리드프레임이 개시된다.

Description

반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법{Lead frame for semiconductor device and encapsulation mold for it as well as encapsulation method}
본 발명은 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법에 관한 것으로서, 보다 상세히는 봉지 공정중 게이트 컬(gate cull)(봉지재 찌꺼기)의 발생을 억제하고, 봉지재의 흐름성을 향상시킬 수 있는 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법에 관한 것이다.
일반적으로 리드프레임은 연속된 금속 스트립(metal strip)을 화학적 에칭(etching)이나 기계적 스탬핑(stamping)에 의해 제조한 것으로, 그 역할은 반도체 다이와 외부회로를 연결시켜주는 전선(lead) 역할과 반도체장치를 마더보드(mother board)에 고정시켜주는 버팀대(frame)의 역할을 동시에 수행하는 것을 지칭한다.
이러한 리드프레임은 통상 중앙에 반도체 다이가 접착되는 다이패들이 위치되고, 그 네변의 외주연에는 동일한 길이로 다수의 리드가 배열되어 있다. 또한, 이러한 리드프레임은 통상 생산 수율을 높이기 위해 다수의 칼럼(columns)과 다수의 로우(rows)를 가지며 대략 직사각형의 스트립에 대량(100~400개)으로 배열되어 있다.
한편, 이러한 리드프레임에는 중앙의 다이패들에 반도체 다이가 접착된 후, 그 반도체 다이와 리드가 상호 도전성 와이어에 의해 전기적으로 연결되며, 이후 그 반도체 다이, 도전성 와이어 및 리드프레임이 봉지재로 봉지된다.
그런데, 종래의 리드프레임은 다이패들의 네변 외측에 배열된 리드의 길이가 모두 동일함으로써, 봉지재가 주입되는 쪽의 리드에 게이트 컬이 다량으로 남는 단점이 있다. 특히, 이러한 문제는 봉지 효율을 높이기 위해 다이패들의 어느 한변과 대응되는 리드를 통하여 봉지재를 주입하는 사이드 봉지(side encapsulation)시에 더욱 심하게 발생한다. 이러한 게이트 컬은 리드의 평평도를 극히 저하시킴으로써, 후공정인 싱귤레이션(singulation) 공정에서 리드프레임이 평평하게 안착되지 못함으로써, 싱귤레이션 공정시 리드프레임이 심하게 파손되는 문제를 야기하게 된다.
또한, 이러한 문제를 해결하기 위해 봉지 공정 후에 디게이팅(degating) 공정을 수행하는 방법도 있으나, 이는 리드에 단단하게 접착되어 있는 게이트 컬을 일일이 떼어내기 위해 별도의 장비를 준비하고, 또한 별도의 인원을 추가하여야 함으로써, 반도체장치의 가격 상승 부담 원인으로 작용하고 있다.
또한, 종래에는 봉지재가 리드와 리드 사이의 좁은 공간으로만 주입됨으로써, 봉지재의 흐름성이 안좋고 따라서 봉지부가 불완전하게 성형되는 경우가 자주 발생하는 문제도 있다.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 봉지 공정중 게이트 컬(봉지재 찌꺼기)의 발생을 억제하고, 봉지재의 흐름성을 향상시켜 봉지부가 완전한 형태로 성형되도록 하는 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임은 중앙에 평면상 사각 형태로 형성되어 반도체 다이가 접착되는 다이패들과, 상기 다이패들의 네모서리에서 일정길이 외측으로 연장되어 프레임에 연결되는 다수의 타이바와, 상기 다이패들의 세변 외측에 동일한 길이를 가지며, 상기 각변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드와, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며, 상기 변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결되어, 봉지 공정중 봉지재가 상기 다이패들쪽으로 용이하게 흘러가도록 하는 다수의 장형 리드로 이루어진 것을 특징으로 한다.
상기 단형 리드 및 장형 리드는 상기 다이패들의 각 변으로부터의 최단거리가 모두 동일할 수 있다.
상기 장형 리드와 인접한 프레임은 하면에, 봉지 공정중 봉지재가 각각의 장형 리드 사이로 용이하게 흘러가도록 일정 깊이의 부분 에칭부가 형성될 수 있다.
여기서, 상기 부분 에칭부는 상기 프레임과 인접한 장형 리드의 일정 부분에도 일괄적으로 형성될 수 있다.
상기 장형 리드와 인접한 프레임은 상면에, 봉지 공정중에(디게이팅시에) 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성될 수 있다.
여기서, 상기 장형 리드와 인접한 프레임은, 상기 장형 리드 사이의 영역과 대응되는 상면에, 봉지 공정중 봉지재가 각각의 장형 리드 사이로 용이하게 흘러가도록, 일정 깊이의 부분 에칭부가 더 형성될 수 있다.
상기 장형 리드는 대응되는 양측의 타이바와 가장 인접한 영역에만 형성되고, 상기 장형 리드 사이에는 단형 리드가 형성될 수 있다.
여기서, 상기 장형 리드 및 상기 장형 리드 사이의 단형 리드와 인접한 프레임은 상면에, 봉지 공정 또는 디게이팅시에 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성될 수 있다.
또한, 상기 프레임에 인접한 장형 리드 그리고 상기 장형 리드 사이의 단형 리드는 상면에, 봉지 공정중 봉지재가 용이하게 흘러가도록, 일정 깊이의 부분 에칭부가 더 형성될 수 있다.
상기 장형 리드는 상기 반도체 다이의 한변 중앙에 대응하는 영역에만 형성되고, 상기 장형 리드 양측에는 단형 리드가 형성될 수 있다.
여기서, 상기 장형 리드 및 단형 리드와 인접한 프레임은 상면에, 봉지 공정후 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성될 수 있다
또한, 상기 장형 리드 양측의 단형 리드는 프레임과 인접한 영역의 상면에, 봉지 공정중 봉지재가 잘 흘러가도록, 일정 깊이의 부분 에칭부가 형성될 수 있다
상기 장형 리드와 인접한 프레임은 상면에, 은도금부가 형성된 동시에, 상면에 일정 깊이의 부분 에칭부가 형성되고, 또한 상기 프레임과 인접한 각각의 장형 리드에도 일정 깊이의 부분 에칭부가 형성될 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 봉지 금형은 중앙에 반도체 다이가 접착되는 다이패들이 위치되고, 상기 다이패들의 세변 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드가 형성되고, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 장형 리드로 이루어진 리드프레임이 안착되는 하부 금형과, 상기 다이패들과 대향되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티가 형성되고, 상기 캐비티와 연통되어서는 상기 장형 리드쪽으로 봉지재를 흘려 보낼 수 있도록 게이트가 형성되어 있으며, 상기 게이트에 연통되어서는 런너가 형성된 상부 금형으로 이루어진 것을 특징으로 한다.
마지막으로, 상기한 목적을 달성하기 위해 본 발명에 의한 봉지 방법은 중앙에 반도체 다이가 접착되는 다이패들과, 상기 다이패들의 네모서리에서 외측으로 연장된 타이바와, 상기 다이패들의 세변 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드와, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 장형 리드로 이루어진 리드프레임을 하부 금형에 위치시키는 단계와, 상기 리드프레임의 상면에 상기 다이패들과 대응되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티가 형성되고, 상기 캐비티와 연통되어서는 상기 장형 리드쪽으로 봉지재를 흘려 보낼 수 있도록 게이트가 형성되어 있으며, 상기 게이트의 측부에는 봉지재 통로가 되도록 런너가 형성된 상부 금형을 밀착시키는 단계와, 상기 상부 금형의 런너, 게이트 및 장형 리드와 장형 리드 사이의 공간을 통하여 상기 캐비티 내측으로 봉지재를 고온 고압으로 충진하는 단계로 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법에 의하면, 리드프레임중 다이패들의 일측에 상대적으로 긴 길이를 갖는 장형 리드를 형성함으로써, 상기 장형 리드를 통하여 용이하게 봉지재를 다이패들쪽으로 충진할 수 있게 된다.
또한, 본 발명은 상기 장형 리드 쪽의 프레임에 봉지재와 접착성이 안좋은 은도금부를 더 형성함으로써, 봉지 공정후 게이트 컬이 잔존하지 않도록 할 수 있다.
더불어, 본 발명은 상기 장형 리드 또는 이와 인접한 프레임에 일정 깊이의 부분 에칭부를 형성함으로써, 봉지재의 통로를 확장시킴과 동시에 그 통로가 다양하게 연결되도록 하여 봉지재의 흐름성이 좋아진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1a를 참조하면, 본 발명의 한 실시예에 의한 반도체 장치용 리드프레임(100)의 평면도가 도시되어 있고, 도 1b를 참조하면, 도 1a의 1a-1a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명에 의한 반도체 장치용 리드프레임(100)은 중앙에 설치된 다이패들(110), 상기 다이패들(110)의 네모서리에 형성된 타이바(120), 상기 다이패들(110)의 세변(111) 외측에 형성된 단형 리드(130), 상기 다이패들(110)의 나머지 한변(113)에 형성된 장형 리드(140)로 이루어져 있다. 이러한 타이바(120), 단형 리드(130) 및 장형 리드(140)는 모두 프레임(150)에 연결되며, 상기 프레임(150)은 대략 평평한 상면(154)과 하면(156)을 갖는다.
먼저 상기 다이패들(110)은 평면상 사각 형태로 형성되어 있으며, 이러한 다이패들(110)의 상면(114)에는 반도체 장치 제조 공정중 반도체 다이가 접착제로 접착된다. 또한, 상기 다이패들(110)의 하면(116)의 둘레에는 부분 에칭부(117)가 형성되어, 반도체 장치 제조후 봉지부에 단단하게 락킹(locking)될 수 있도록 되어 있다.
상기 타이바(120)는 상기 다이패들(110)의 네모서리에서 대각선 방향인 동시에 외측으로 일정 길이 연장되어 있다. 또한, 이러한 타이바(120)는 하면이 모두 부분 에칭됨으로써, 반도체 장치 제조 공정중 봉지부 내측에 위치하게 된다.
상기 다수의 단형 리드(130)는 상기 다이패들(110)의 세변(111) 외측에 동일 길이를 가지며, 상기 각각의 변(111)에 수직 방향으로 배열되어 있다. 물론, 상기 단형 리드(130)는 상기 다이패들(110)의 세변(111)에 대응하도록 3개의 군(群)으로 이루어져 있다. 이러한 단형 리드(130) 역시 상면(134)과 하면(136)을 가지며, 상기 다이패들(110)을 향하는 하면(136)에는 일정 깊이의 부분 에칭부(137)가 형성되어 있다.
상기 장형 리드(140)는 상기 다이패들(110)의 나머지 한변(113) 외측에 일정 길이를 갖는 동시에, 상기 단형 리드(130)보다 상대적으로 긴 길이를 갖도록 형성되어 있다. 물론, 상기 장형 리드(140)도 상기 다이패들(110)의 나머지 한변(113)과 대략 수직 방향으로 배열되어 있다. 이러한 상기 장형 리드(140) 역시 상면(144)과 하면(146)을 가지며, 상기 다이패들(110)을 향하는 하면(146)에는 일정 깊이의 부분 에칭부(147)가 형성되어 있다.
또한, 상기 단형 리드(130) 및 장형 리드(140)는 상기 다이패들(110)의 각 변(111,113)으로부터의 최단거리가 모두 동일하게 형성될 수 있으며, 따라서 상기 장형 리드(140)는 상기 단형 리드(130)에 비해 그 외측으로 더 길게 연장된 형태를 한다. 위와 같이 장형 리드(140)의 길이가 상대적으로 길어지게 되면, 하기할 상부 금형의 게이트와 리드프레임(100)의 중첩되는 영역이 커짐으로써, 결국 봉지재의 통로가 확장되고, 따라서 봉지재의 흐름성이 향상된다.
참고로, 상기 다이패들(110), 단형 리드(130) 및 장형 리드(140)의 부분 에칭부(1117,137,147)는 모두 반도체 제조 공정중 봉지부 내측에 위치되며, 하면(116,136,146)만이 봉지부 외측으로 노출된다.
또한, 도1a중 미설명 부호 172는 봉지부가 형성되는 봉지 라인이고, 부호 174는 싱귤레이션 공정에 의해 절단되는 절단 라인이며, 141은 장형 리드(140)와 장형 리드(140) 사이에 형성된 공간이다. 더불어, 도1a중 해칭 영역은 부분 에칭 상태를 도시한 것이다.
이와 같은 리드프레임(100)은 하기의 봉지 방법에서 좀더 구체적으로 설명하겠지만, 봉지 금형의 게이트가 상기 장형 리드(140)와 약간 중첩되게 위치됨으로써, 봉지재가 상기 장형 리드(140)와 장형 리드(140) 사이의 공간(141)을 통해서 상기 다이패들(110)쪽으로 용이하게 흐르게 된다.
도 2a를 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(200)의 평면도가 도시되어 있고, 도 2b를 참조하면, 도 2a의 2a-2a선 단면도가 도시되어 있다. 여기서, 하기할 모든 리드프레임(200~600)은 도 1a 및 도 1b의 리드프레임(100)과 유사하므로 그 차이점을 중심으로 설명하기로 한다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(200)은 장형 리드(240)와 인접한 프레임(250)의 하면(256)에 일정 깊이의 부분 에칭부(247)가 더 형성되어 있다. 또한, 상기 프레임(250)과 인접한 장형 리드(240)의 하면(246)에도 일정 영역의 부분 에칭부(248)가 더 형성되어 있다. 따라서, 봉지 공정중 봉지재는 상기 장형 리드(240)와 장형 리드(240) 사이의 공간(241) 외에도 상기 프레임(250) 및 장형 리드(240)의 하면에 형성된 부분 에칭부(257,247)를 통하여 다이패들(210)쪽으로 더욱 용이하게 흐를 수 있게 된다.
도 3a를 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(300)의 평면도가 도시되어 있고, 도 3b를 참조하면, 도 3a의 3a-3a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(300)은 장형 리드(340)와 인접한 프레임(350)의 상면(354)에 일정 영역의 은도금부(360)가 더 형성되어 있다. 이러한 은도금부(360)의 폭은 봉지 금형의 게이트 폭과 유사하거나 또는 약간 작게 형성될 수 있다. 따라서, 이러한 은도금부(360)는 봉지재와의 접착성이 매우 안 좋기 때문에, 봉지 공정 완료후 게이트 컬이 발생하지 않고, 따라서 게이트 컬로 인한 후공정의 싱귤레이션 불량이 발생하지 않게 된다. 더불어, 상기 장형 리드(340)와 인접한 프레임(350)은, 상기 장형 리드(340) 사이의 영역 즉, 공간(341)과 대응되는 상면(354)에 일정 깊이의 부분 에칭부(352)가 형성되어 있다. 따라서, 봉지 공정중의 봉지재는 상기 장형 리드(340)와 장형 리드(340) 사이의 공간(341) 그리고, 상기 프레임(350) 상면(354)에 형성된 부분 에칭부(352)를 통하여 다이패들(310)쪽으로 용이하게 흐를 수 있게 된다.
도 4a를 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(400)의 평면도가 도시되어 있고, 도 4b를 참조하면, 도 4a의 4a-4a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(400)은 장형 리드(440)가 그 양측의 대응되는 타이바(420)와 가장 인접한 영역에만 형성되어 있다. 좀더 구체적으로 양측의 대응되는 타이바(420)에 가장 근접하여 장형 리드(440)가 각각 한 개씩 형성되어 있고, 상기 장형 리드(440) 사이에는 두 개의 단형 리드(430a)가 형성되어 있다. 여기서, 상기 장형 리드(440) 및 단형 리드(430a)의 개수는 일례에 불과하며, 본 발명이 상기 개수를 한정하는 것은 아니다.
또한, 상기 장형 리드(440) 및 상기 장형 리드(440) 사이의 단형 리드(430a)와 인접한 프레임(450)은 상면(454)에 일정 영역의 은도금부(460)가 형성되어 있다. 이러한 은도금부(460)의 폭 역시 봉지 금형의 게이트 폭과 유사하거나 더 작게 형성되어 있다. 이러한 은도금부(460)는 봉지재와의 접착성이 매우 안 좋기 때문에, 봉지 공정 완료후 게이트 컬이 발생하지 않고, 따라서 게이트 컬로 인한 후공정의 싱귤레이션 불량이 발생하지 않게 된다.
더불어, 상기 장형 리드(440)에 인접한 프레임(450)의 상면(454), 그리고 상기 프레임(450)에 인접한 장형 리드(440) 및 상기 장형 리드(440) 사이의 단형 리드(430a)는 상면(444)에 일정 깊이의 부분 에칭부(442)가 더 형성되어 있다. 따라서, 봉지 공정중의 봉지재는 상기 장형 리드(440)와 장형 리드(440) 사이의 공간(441) 그리고, 상기 프레임(450) 상면(454)에 형성된 부분 에칭부(452), 그리고 상기 프레임(450)에 인접한 장형 리드(440) 및 단형 리드(430a)에 형성된 부분 에칭부(442)를 통하여, 다이패들(410)쪽으로 더욱 용이하게 흐를 수 있게 된다.
도 5a를 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(500)의 평면도가 도시되어 있고, 도 5b를 참조하면, 도 5a의 5a-5a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(500)은 장형 리드(540)가 다이패들(510)의 한변(513) 중앙에 대응하는 영역에만 형성되고, 상기 장형 리드(540) 양측에는 단형 리드(530a)가 형성되어 있다. 예를 들면, 상기 장형 리드(540)는 다이패들(510)의 한변(513) 중앙과 대응하는 영역에 한 개가 형성되고, 그 양측에는 두 개씩의 단형 리드(530a)가 형성되어 있다. 여기서, 상기 장형 리드(540) 및 단형 리드(530a)의 개수는 일례에 불과하며, 본 발명이 상기 개수를 한정하는 것은 아니다.
또한, 상기 장형 리드(540) 및 단형 리드(530a)와 인접한 프레임(550)은 상면(554)에 일정 영역의 은도금부(560)가 더 형성되어 있다. 따라서, 이러한 은도금부(560)에 의해 봉지 공정후 게이트 컬의 잔존을 방지할 수 있게 된다.
또한, 상기 장형 리드(540) 양측의 단형 리드(530a)는 프레임(550)과 인접한 영역의 상면에 일정 깊이의 부분 에칭부(532a)가 더 형성되어 있다. 따라서, 봉지재는 상기 장형 리드(540) 양측의 공간(541)외에도 상기 부분 에칭부(532a)를 통하여 다이패들(510)쪽으로 더욱 잘 흐를 수 있다.
도 6a를 참조하면, 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(600)의 평면도가 도시되어 있고, 도 6b를 참조하면, 도 6a의 6a-6a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임(600)은 장형 리드(640)와 인접한 프레임(650)의 상면(654)에 일정 영역의 은도금부(660)가 형성됨으로써, 게이트 컬이 방지된다.
또한, 상기 장형 리드(640)와 인접한 프레임(650)의 상면(654) 및 상기 프레임(650)과 인접한 장형 리드(640)의 상면(544)에도 일정 깊이의 부분 에칭부(552,542)가 형성됨으로써, 봉지재가 상기 장형 리드(640)와 장형 리드(640) 사이의 공간(641) 및 상기 부분 에칭부(552,542)를 통하여 다이패들(610)쪽으로 더욱 원활하게 흐르게 된다.
도 7a를 참조하면, 본 발명에 의한 봉지 금형(상부 금형(190))의 일부 평면도가 도시되어 있고, 도 7b를 참조하면, 도 7a의 7a-7a선 단면도가 도시되어 있다.
도시된 바와 같이 본 발명에 의한 봉지 금형은 하부 금형(180) 및 상부 금형(190)으로 이루어져 있다.
상기 하부 금형(180)은 상면이 대략 평평하게 형성되어 있고, 상기 하부 금형(180)의 상면에는 상술한 바와 같은 구조의 리드프레임(100~600)이 안착된다. 예를 들면, 중앙에 반도체 다이가 접착되는 다이패들(110)이 위치되고, 상기 다이패들(110)의 세변(111) 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임(150)에 연결된 다수의 단형 리드(130)가 형성되고, 상기 다이패들(110)의 나머지 한변(113) 외측에 상기 단형 리드(130)보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임(150)에 연결된 다수의 장형 리드(140)로 이루어진 리드프레임(100)이 안착된다. 이러한 리드프레임(100)의 구조는 위에서 자세히 설명했으므로, 더 이상의 설명은 생략하기로 한다.
한편, 상기 상부 금형(190)은 상기 리드프레임(100)의 다이패들(110) 즉, 봉지 라인(172)과 대향되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티(192)가 형성되어 있다. 또한, 상기 캐비티(192)와 연통되어서는 상기 장형 리드(140) 사이의 공간(141)으로 봉지재를 흘려 보낼 수 있도록 게이트(194)가 형성되어 있다. 이러한 게이트(194)는 상기 장형 리드(140)의 상면(144) 및 프레임(150)의 상면(154)과 밀착된다. 더불어, 상기 게이트(194)에 연통되어서는 런너(196)가 형성되어 있다. 다라서, 봉지재는 상기 상부 금형(190)의 런너(196), 게이트(194) 및 리드프레임(100)의 장형 리드(140)와 장형 리드(140) 사이의 공간(141)을 통해서 캐비티(192)쪽으로 충진된다.
더불어, 도시된 바와 같이 본 발명에 의한 상부 금형(190)의 게이트(194)는 상기 리드프레임(100)의 장형 리드(140) 및 광간(141)과 일정 부분 중첩됨으로써, 런너(196)로부터의 봉지재는 상기 게이트(194) 및 장형 리드(140)와 장형 리드(140) 사이의 공간(141)을 통해 캐비티(192)쪽으로 충분하게 흘러 갈 수 있게 된다.
이어서 본 발명에 의한 반도체 장치용 리드프레임(100~600)의 봉지 방법을 설명하면 다음과 같다.
본 발명에 의한 봉지 방법은 일례로, 리드프레임(100)을 평평한 하부 금형(180)에 안착시키는 단계, 런너(196), 게이트(194) 및 캐비티(192)를 갖는 상부 금형(190)을 상기 리드프레임(100)의 상면에 밀착시키는 단계, 그리고 상기 런너(196)에 봉지재를 주입함으로써, 캐비티(192)에 봉지재를 충진하는 단계로 이루어져 있다.
먼저, 상기 리드프레임(100)을 하부 금형(180)에 안착시키는 단계에서는, 중앙에 반도체 다이가 접착되는 다이패들(110)과, 상기 다이패들(110)의 네모서리에서 외측으로 연장된 타이바(120)와, 상기 다이패들(110)의 세변(111) 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임(150)에 연결된 다수의 단형 리드(130)와, 상기 다이패들(110)의 나머지 한변(113) 외측에 상기 단형 리드(130)보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임(150)에 연결된 다수의 장형 리드(140)로 이루어진 리드프레임(100)을 하부 금형(180)에 위치시킨다.
이어서, 상기 상부 금형(190)을 밀착시키는 단계에서는, 상기 리드프레임(100)의 상면에 상기 다이패들(110)과 대응되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티(192)가 형성되고, 상기 캐비티(192)와 연통되어서는 상기 장형 리드(140)쪽으로 봉지재를 흘려 보낼 수 있도록 게이트(194)가 형성되어 있으며, 상기 게이트(194)의 측부에는 봉지재 통로가 되도록 런너(196)가 형성된 상부 금형(190)을 밀착시킨다.
이어서, 봉지재 충진 단계에서는, 상기 상부 금형(190)의 런너(196), 게이트(194) 및 장형 리드(140)와 장형 리드(140) 사이의 공간(141)을 통하여 상기 캐비티(192) 내측으로 봉지재를 고온 고압으로 충진함으로서, 본 발명에 의한 봉지 방법이 완료된다.
여기서, 상술한 모든 리드프레임(100~600)과 상부 금형(190)의 게이트(194) 사이의 중첩 도면을 이용하여 봉지재의 흐름 방향을 좀더 구체적으로 설명하면 다음과 같다.
도 8을 참조하면, 본 발명의 한 실시예에 의한 리드프레임(100)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 장형 리드(140) 및 장형 리드(140) 사이의 공간(141)에 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 장형 리드(140) 사이의 공간(141)을 통해서 다이패들(110)쪽으로 용이하게 흐르게 된다.
도 9를 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(200)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 장형 리드(240) 및 장형 리드(240) 사이의 공간(241), 그리고 장형 리드(240) 및 프레임(250)의 하부에 형성된 부분 에칭부(247,257)와 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 장형 리드(240) 사이의 공간(241)을 통해서도 다이패들(210)쪽으로 흐르지만, 부분 에칭부(247,257)를 통해서도 다이패들(210)쪽으로 흐르게 된다.
도 10을 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(300)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 장형 리드(340) 및 장형 리드(340) 사이의 공간(341), 그리고 프레임(350) 상면(354)에 형성된 부분 에칭부(352), 그리고 은도금부(360)와 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 은도금부(360), 부분 에칭부(352) 및 장형 리드(340) 사이의 공간(341)을 통해 다이패들(310)쪽으로 더욱 용이하게 흐르게 된다. 물론, 상기 은도금부(360)는 봉지재와 접착성이 좋지 않기 때문에, 게이트 컬의 발생이 억제되고, 또한 상기 부분 에칭부(352)는 봉지재의 통로를 확장시키는 역할을 하기 때문에 그 봉지재의 흐름성이 더욱 좋아진다.
도 11을 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(400)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 타이바(420)에 인접한 장형 리드(440) 및 장형 리드(440) 사이의 공간(441), 그리고 프레임(450) 및 장형 리드(440) 상면(454,444)에 형성된 부분 에칭부(452,442), 그리고 프레임(450)의 상면(454)에 형성된 은도금부(460)와 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 은도금부(460), 부분 에칭부(454,444) 및 장형 리드(440) 사이의 공간(441)을 통해 다이패들(410)쪽으로 용이하게 흐르게 된다. 여기서, 상기 봉지재는 단형 리드(430a)에 형성된 부분 에칭부(432a)를 통해서도 일정 방향으로 흐를 수 있게되어, 봉지재의 흐름성이 더욱 좋아진다.
도 12를 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(500)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 다이패들(510)의 한변(513) 중앙과 대응하는 장형 리드(540) 및 장형 리드(540) 사이의 공간(541), 그리고 프레임(550)의 상면(554)에 형성된 은도금부(560)와 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 은도금부(560) 및 장형 리드(540) 사이의 공간(541)을 통해 다이패들(510)쪽으로 용이하게 흐르게 된다. 여기서, 상기 봉지재는 단형 리드(530a)에 형성된 부분 에칭부(532a)를 통해서도 일정 방향으로 흐를 수 있게되어, 봉지재의 흐름성이 더욱 좋아진다.
도 13을 참조하면, 본 발명의 다른 실시예에 의한 리드프레임(600)의 봉지 방법 및 봉지재의 흐름 방향이 도시되어 있다.
도시된 바와 같이 상부 금형의 게이트(194)는 장형 리드(640) 및 장형 리드(640) 사이의 공간(641), 그리고 장형 리드(640) 및 프레임(650) 상면(644,654)에 형성된 부분 에칭부(642,652), 그리고 프레임(650)의 상면(654)에 형성된 은도금부(660)와 일정 영역이 중첩되어 있다. 따라서, 봉지재는 상기 은도금부(660), 부분 에칭부(642,652) 및 장형 리드(640) 사이의 공간(641)을 통해 다이패들(610)쪽으로 용이하게 흐르게 된다. 여기서, 상기 봉지재는 장형 리드(640)에 형성된 부분 에칭부(642)를 통해서도 일정 방향으로 서로 섞여 흐를 수 있게 되어, 봉지재의 흐름성이 더욱 좋아진다.
상술한 바와 같이, 본 발명에 따른 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법은 리드프레임중 다이패들의 일측에 장형 리드를 형성함으로써, 상기 장형 리드를 통하여 용이하게 봉지재를 다이패들쪽으로 충진할 수 있는 효과가 있다.
또한, 본 발명은 상기 장형 리드 쪽의 프레임에는 봉지재와 접착성이 안좋은 은도금부를 형성함으로써, 봉지 공정후 게이트 컬이 잔존하지 않는 효과도 있다.
더불어, 본 발명은 상기 장형 리드 또는 이와 인접한 프레임에 일정 깊이의 부분 에칭부를 형성함으로써, 봉지재가 더욱 원활하게 다이패들쪽으로 충진하는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1a는 본 발명의 한 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 1b는 도 1a의 1a-1a선 단면도이다.
도 2a는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 2b는 도 2a의 2a-2a선 단면도이다.
도 3a는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 3b는 도 3a의 3a-3a선 단면도이다.
도 4a는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 4b는 도 4a의 4a-4a선 단면도이다.
도 5a는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 5b는 도 5a의 5a-5a선 단면도이다.
도 6a는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임을 도시한 평면도이고, 도 6b는 도 6a의 6a-6a선 단면도이다.
도 7a는 본 발명에 의한 봉지 금형을 도시한 일부 평면도이고, 도 7b는 도 7a의 7a-7a선 단면도이다.
도 8은 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
도 9는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
도 10은 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
도 11은 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
도 12는 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
도 13은 본 발명의 다른 실시예에 의한 반도체 장치용 리드프레임의 봉지 방법 및 봉지재의 흐름 방향을 도시한 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100~600; 본 발명에 의한 반도체 장치용 리드프레임
110; 다이패들 111; 다이패들의 세변
113; 다이패들의 나머지 한변 120; 타이바
130; 단형 리드 140; 장형 리드
141; 공간 150; 프레임
160; 은도금부 172; 봉지 라인
174; 싱귤레이션 라인 180; 하부금형
190; 상부금형 192; 캐비티
194; 게이트 196; 런너

Claims (15)

  1. 중앙에 평면상 사각 형태로 형성되어 반도체 다이가 접착되는 다이패들;
    상기 다이패들의 네모서리에서 일정길이 외측으로 연장되어 프레임에 연결되는 다수의 타이바;
    상기 다이패들의 세변 외측에 동일한 길이를 가지며, 상기 각변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드; 및,
    상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며, 상기 변에 수직한 방향으로 배열된 동시에 외측 단부는 프레임에 연결되어, 봉지 공정중 봉지재가 상기 다이패들쪽으로 용이하게 흘러가도록 하는 다수의 장형 리드를 포함하여 이루어진 반도체장치용 리드프레임.
  2. 제 1 항에 있어서, 상기 단형 리드 및 장형 리드는 상기 다이패들의 각 변으로부터의 최단거리가 모두 동일한 것을 특징으로 하는 반도체장치용 리드프레임.
  3. 제 1 항에 있어서, 상기 장형 리드와 인접한 프레임은 하면에, 봉지 공정중 봉지재가 각각의 장형 리드 사이로 용이하게 흘러가도록 일정 깊이의 부분 에칭부가 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  4. 제 3 항에 있어서, 상기 부분 에칭부는 상기 프레임과 인접한 장형 리드의 일정 부분에도 일괄적으로 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  5. 제 1 항에 있어서, 상기 장형 리드와 인접한 프레임은 상면에, 봉지 공정중 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  6. 제 5 항에 있어서, 상기 장형 리드와 인접한 프레임은, 상기 장형 리드 사이의 영역과 대응되는 상면에, 봉지 공정중 봉지재가 각각의 장형 리드 사이로 용이하게 흘러가도록, 일정 깊이의 부분 에칭부가 더 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  7. 제 1 항에 있어서, 상기 장형 리드는 대응되는 양측의 타이바와 가장 인접한 영역에만 형성되고, 상기 장형 리드 사이에는 단형 리드가 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  8. 제 7 항에 있어서, 상기 장형 리드 및 상기 장형 리드 사이의 단형 리드와 인접한 프레임은 상면에, 봉지 공정중 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 프레임에 인접한 장형 리드 그리고 상기 장형 리드 사이의 단형 리드는 상면에, 봉지 공정중 봉지재가 용이하게 흘러가도록, 일정 깊이의 부분 에칭부가 더 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  10. 제 1 항에 있어서, 상기 장형 리드는 상기 다이패들의 한변 중앙에 대응하는 영역에만 형성되고, 상기 장형 리드 양측에는 단형 리드가 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  11. 제 10 항에 있어서, 상기 장형 리드 및 단형 리드와 인접한 프레임은 상면에, 봉지 공정후 게이트 컬이 발생하지 않도록, 일정 영역의 은도금부가 더 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  12. 제 11 항에 있어서, 상기 장형 리드 양측의 단형 리드는 프레임과 인접한 영역의 상면에, 봉지 공정중 봉지재가 잘 흘러가도록, 일정 깊이의 부분 에칭부가 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  13. 제 1 항에 있어서, 상기 장형 리드와 인접한 프레임은 상면에, 은도금부가 형성된 동시에, 상면에 일정 깊이의 부분 에칭부가 형성되고, 또한 상기 프레임과 인접한 각각의 장형 리드에도 일정 깊이의 부분 에칭부가 형성된 것을 특징으로 하는 반도체장치용 리드프레임.
  14. 중앙에 반도체 다이가 접착되는 다이패들이 위치되고, 상기 다이패들의 세변 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드가 형성되고, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 장형 리드로 이루어진 리드프레임이 안착되는 하부 금형; 및,
    상기 다이패들과 대향되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티가 형성되고, 상기 캐비티와 연통되어서는 상기 장형 리드쪽으로 봉지재를 흘려 보낼 수 있도록 게이트가 형성되어 있으며, 상기 게이트에 연통되어서는 런너가 형성된 상부 금형을 포함하여 이루어진 봉지 금형.
  15. 중앙에 반도체 다이가 접착되는 다이패들과, 상기 다이패들의 네모서리에서 외측으로 연장된 타이바와, 상기 다이패들의 세변 외측에 동일한 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 단형 리드와, 상기 다이패들의 나머지 한변 외측에 상기 단형 리드보다 긴 길이를 가지며 배열된 동시에 외측 단부는 프레임에 연결된 다수의 장형 리드로 이루어진 리드프레임을 하부 금형에 위치시키는 단계;
    상기 리드프레임의 상면에 상기 다이패들과 대응되는 영역에 봉지부가 형성되도록 일정 깊이의 캐비티가 형성되고, 상기 캐비티와 연통되어서는 상기 장형 리드쪽으로 봉지재를 흘려 보낼 수 있도록 게이트가 형성되어 있으며, 상기 게이트의 측부에는 봉지재 통로가 되도록 런너가 형성된 상부 금형을 밀착시키는 단계; 및,
    상기 상부 금형의 런너, 게이트 및 장형 리드와 장형 리드 사이의 공간을 통하여 상기 캐비티 내측으로 봉지재를 고온 고압으로 충진하는 단계를 포함하여 이루어진 봉지 방법.
KR1020030070849A 2003-10-11 2003-10-11 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법 KR100559551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030070849A KR100559551B1 (ko) 2003-10-11 2003-10-11 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030070849A KR100559551B1 (ko) 2003-10-11 2003-10-11 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법

Publications (2)

Publication Number Publication Date
KR20050035022A true KR20050035022A (ko) 2005-04-15
KR100559551B1 KR100559551B1 (ko) 2006-03-15

Family

ID=37238677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070849A KR100559551B1 (ko) 2003-10-11 2003-10-11 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법

Country Status (1)

Country Link
KR (1) KR100559551B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750046B1 (ko) * 2006-04-18 2007-08-16 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP2001024131A (ja) * 2000-01-01 2001-01-26 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
KR100658903B1 (ko) * 2000-12-29 2006-12-15 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750046B1 (ko) * 2006-04-18 2007-08-16 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임

Also Published As

Publication number Publication date
KR100559551B1 (ko) 2006-03-15

Similar Documents

Publication Publication Date Title
US6927096B2 (en) Method of manufacturing a semiconductor device
KR100396130B1 (ko) 반도체 장치
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US7057280B2 (en) Leadframe having lead locks to secure leads to encapsulant
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US7208817B2 (en) Semiconductor device
KR20090047380A (ko) 외부 상호 연결부들의 열을 구비한 집적 회로 패키지 시스템
CN211125635U (zh) 半导体设备和电子设备
JP4987041B2 (ja) 半導体装置の製造方法
KR100559551B1 (ko) 반도체 장치용 리드프레임 및 이를 위한 봉지 금형과 봉지방법
CN114649274A (zh) 半导体封装及其制造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US8273445B2 (en) Reinforced assembly carrier
KR900001989B1 (ko) 반도체장치
JP3938525B2 (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법
KR100726774B1 (ko) 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지
KR20100081524A (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
KR100351921B1 (ko) 반도체 패키지 제조용 리드프레임
KR100290783B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee