KR100725175B1 - 칩 리드프레임 모듈 - Google Patents

칩 리드프레임 모듈 Download PDF

Info

Publication number
KR100725175B1
KR100725175B1 KR1020040061848A KR20040061848A KR100725175B1 KR 100725175 B1 KR100725175 B1 KR 100725175B1 KR 1020040061848 A KR1020040061848 A KR 1020040061848A KR 20040061848 A KR20040061848 A KR 20040061848A KR 100725175 B1 KR100725175 B1 KR 100725175B1
Authority
KR
South Korea
Prior art keywords
lead
chip
lead frame
common
frame module
Prior art date
Application number
KR1020040061848A
Other languages
English (en)
Other versions
KR20060013067A (ko
Inventor
제프레이리엔
Original Assignee
옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티멈 케어 인터내셔널 테크 인코포레이티드 filed Critical 옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority to KR1020040061848A priority Critical patent/KR100725175B1/ko
Publication of KR20060013067A publication Critical patent/KR20060013067A/ko
Application granted granted Critical
Publication of KR100725175B1 publication Critical patent/KR100725175B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩 리드프레임 모듈에 관한 것으로, 다수의 리드프레임 사이에 선택적으로 설치 혹은 직접 연결되는 공통전성 리드선 및 각각 전성판(예를 들어 인쇄회로)과 연결접속하는 독립전성 리드선을 형성하여, 이로써 다수의 칩이 각각 조립되게 하는 칩 리드프레임을 구성하여, 각각의 칩 공통신호가 직접 공통전성 리드선으로써 연결접속되어 전성판에 전송되고, 독립신호는 독립전성 리드선으로써 전성판을 경유해 전송되어, 전성판의 사용 층수 및 회로배치 수량을 감소시키며, 전성판을 더욱 가볍게 하고, 사용공간을 절약하며 기타 기능을 더욱 계획성 있게 실시할 수 있는 구조 혹은 설비를 말한다.
칩, 리드프레임

Description

칩 리드프레임 모듈{Chip leadframe module}
도 1은 종래의 회로판과 반도체의 조립상태 사시도
도 2는 종래의 반도체 리드프레임의 구조상태도
도 3은 본 발명인 리드프레임간의 공통전성 리드선 구조도
도 4는 본 발명인 리드프레임간의 공통전성 리드선 구조의 또 다른 실시도
도 5는 본 발명인 리드프레임 측변의 공통전성 리드선 구조도
도 6은 본 발명인 리드프레임 측변의 공통전성 리드선 구조의 또 다른 실시도.
도 7은 본 발명인 금속도선 박는 부위의 국부 수지봉지재 구조도
도 8은 본 발명인 칩과 리드프레임을 보호하는 보호덮개 구조도
도 9는 본 발명인 공통전성 리드선이 전환연접 매개구를 이용해 달성한 실시도.
〈도면의 주요 부분에 대한 부호 설명〉
1:리드프레임 11:속이 빈 부분
12:리드선 121:제 1도전접속단
122:제 2도전접속단 A:공통전성 리드선
B:독립전성 리드선 2:칩
3:금속도선 4:수지봉지재
5:보호덮개 6:전성판
7:전환연접 매개구
본 발명은 칩 리드프레임 모듈에 관한 것으로, 특히 다수의 칩이 직접 공통신호에 연결접속되거나 혹은 독립적으로 기타 인쇄회로판 혹은 플렉시블 회로판 등 설비에 신호가 연결되는 칩 리드프레임 모듈에 관한 것이다.
전통적으로 특정한 기능의 회로판 카드의 구성은, 예를 들어 임시 기억체(RAM), VGA카드 혹은 본체판 등은 회로판에 다수의 반도체와 전자부품을 납땜하여 반도체와 전자부품의 신호연결을 이용해 논리연산 혹은 기억저장 등 기능을 수행한다.
종래의 반도체 사이의 신호전송 기술은 각 반도체의 복수 리드선이 모두 독립적으로 회로판과 이어지게 되어 있다. 따라서 회로판은 반드시 반도체의 복수 도전성 리드선과 대응해야하며, 판면과 끼움층에는 복잡한 인쇄회로와 납땜점이 형성되어, 제조자 혹은 설계자가 회로판 배치에서 곤란을 느끼게 된다.
특히 회로판의 공간이 유한하여 다기능성의 반도체를 조립하고자 할 때, 할 수없이 강압적으로 비교적 비싼 다층 인쇄회로판을 사용하게 되는데, 이는 원가의 저렴을 가져오지 못할 뿐 아니라 회로판이 기타 구조나 기능성 장치를 실시하려고 할 때 공히 공간의 제한을 받게 된다.
상술한 회로판의 설계와 제조상의 곤란은 반도체의 도전성 리드선이 독립적으로 회로판과 납땜하는 형태이기 때문인데, 도 1과 2에서 예시하는 것은 종래의 전정체의 리드프레임(10) 구조와 예정되게 병렬로 회로판에 납땜되는 상태인데, 각 리드프레임(10)은 모두 복수의 도전성 리드선(101) 구조를 가지며, 이를 통해 도전성 리드선(101)의 한 단을 이용해 기능성 칩(20)과 연결접속되고, 외단 혹은 아랫단은 회로판(30)과 납땜된다.
이러한 구조설계로 인해 회로판의 배치계획 혹은 제조에서 상술한 결점을 가지게 된다.
본 발명은 칩 리드프레임 모듈을 제공하는 것으로, 다수의 리드프레임(꽃받침대라고 불리기도 함) 사이에 선택적으로 설치 혹은 직접 연결되는 공통전성 리드선 및 각각 전성판(예를 들어 인쇄회로)과 연결접속하는 독립전성 리드선 구조로써 일부분의 공통신호는 직접 공통전성 리드선으로 연결접속되어 다시 전성판에 전송하고, 독립신호는 독립전성 리드선으로써 전성판을 경유해 전송되며, 이로써 전성판의 사용 층수 및 회로배치 수량을 감소시키며, 전성판을 더욱 가볍게 하고, 사용공간을 절약하며 기타 기능을 더욱 계획성 있게 실시할 수 있는 구조 혹은 설비를 제공하게 된다.
본 발명은 칩 리드프레임 모듈을 제공하는 것으로, 상술한 공통전성 리드선은 직접 연결접속되지 않는 형태일 수도 있으며, 우선 하나의 전환연접 매개구와 연결접속되어 이 전환연접 매개구를 경유해 우선적으로 공통 통로를 설치하여 전성판을 통하지 않고도 연결접속되는 효과를 가진다.
또한 상술한 리드프레임 구조를 운용하면, 본 발명은 진일보하여 칩과 상술한 리드프레임 조립의 구조설계를 제공하는데, 다수의 칩이 각각 간단하게 리드프레임에 조립,고정되고, 칩과 리드프레임의 선 박는 부위(금속도선 연결접속 부위)를 선택하여 국부적으로 수지봉지재의 봉장구조로 실시되거나, 혹은 이 국부성 수지봉지재의 구조로 실시하지 않고, 리드프레임에 회로판의 한 면 혹은 두 면을 장치할 때 공통으로 칩에 덮는 보호덮개만을 사용하여 이로써 원가가 저렴한 반도체 형태를 조립,제조할 수도 있다.
도면과 실시예를 통해 본 발명의 특징, 구조 및 기타 작용, 목적을 상세히 설명하기로 한다.
도면에서와 같이, 본 발명은「칩 리드프레임 모듈」구조설계로 상기 리드프레임 모듈은 한 종류 혹은 다수의 칩(2)이 장착조립된 금속도체(꽃받침대)로 여러 열로 배열된 리드프레임(1)으로 구성되며, 그 중 각 리드프레임(1)은 중간에 하나의 속이 빈 부분(11)을 가지고 있는데, 속이 빈 부분(11)의 양측변 혹은 네측변에 간격을 두고 배열된 모양의 복수 리드선(12)의 구조형태가 형성되며, 그 중 각 리드선(12)은 제 1도전접속단(121)을 갖추고 있어 칩(2)과 연결접속되며, 제 2도전접속단(122)은 회로판에 납땜된다.
본 발명은 칩(2) 혹은 회로판의 회로배치 요구에 의해 각 리드프레임(1)의 리드선(12) 사이에 직접 서로 연결되는 구조인 공통전성 리드선(A)이 설치되며, 또 각 리드프레임(1)의 리드선(12)이 직접 서로 연결되지 않고 외부 전성판(예를 들어 인쇄회로판 혹은 굽어지는(플렉시블) 회로판 등)에 기대어 전성을 전송하는 독립전성 리드선(B)을 형성하여 이로써 각 리드프레임(1)이 각각 칩(2)을 리드프레임에 조립하게 된다.
이상 서술한 바와 같이, 본 발명의 각 리드프레임(1)사이의 공통전성 리드선(A)과 각각 설치된 독립전성 리드선(B)의 실시형태는 각 리드프레임(1)이 인접하는 부위에 의해 직접 연결접속으로 통하는 공통전성 리드선(A)과 전성판과 납땜으로 통하는 독립전성 리드선(B)이 된다(도 3과 4에서 도시).
또한, 상술한 각 리드프레임(1)의 주위에 연결대(13)를 설치하여 선택된 리드선(12)과 연결접속되어 공통전성 리드선(A)를 형성하며, 또한 전성판과 납땜하는 독립전성 리드선(B)으로 형성되기도 한다(도 5와 6에서 도시).
이로써 각 칩(2)을 구성하는 공통신호는 직접 공통전성 리드선(A)과 연결접속되고, 독립신호는 독립전성 리드선(B)으로써 전성판을 경유해 전송하는 칩 리드프레임 모듈이 구성된다.
본 발명의 상술한 리드프레임(1) 사이는 직접 서로 연결접속되는 공통전성 리드선(A)과 서로 연결접속되지 않는 독립전성 리드선(B)의 구조로 설계되며, 각 칩(2)의 공통신호는 우선 직접 공통전성 리드선(A)를 통해 연결접속되고, 다시 전성판 등 설비에 전송되어 이로써 전성판을 경과하여 전송을 행하는 통로를 감소시키며(회로판 인쇄회로), 또 각 칩(2)의 독립신호는 여전히 직접 독립전성 리드선(B)을 통해 전성판과 연결접속된다.
이를 통해 본 발명이 전성판의 회로배치에서 보다 쉽고 공간을 절약할 수 있는 효과를 가짐을 알 수 있으며, 또한 다층 전성판(예를 들어 다층 인쇄회로판)의 층수를 감소시킴을 알 수 있다.
이로 인해 전성판의 전체 구조가 가벼워지는 효과를 얻을 수 있으며, 특히 본 발명의 리드프레임 모듈구조가 전성판 통로의 사용량을 절약하기 때문에 절약된 전성판 공간을 기타 기능의 반도체 혹은 구조에 이용할 수 있어 효과적으로 설계할 수 있으며 동시에 원가를 절감시킨다.
본 발명의 실시는 상술한 형태로만 제한되는 것은 아니며(예는 도 9에서 도시)각 리드프레임(1)의 공통전성 리드선(A)이 직접 서로 연결되지 않는 모양을 드러낼 수도 있으며, 또한 각각 하나의 전성통로를 갖춘 전환연접 매개구(7)(예를 들어 연성의 얇은 판)과 연결되어 이 전환연접 매개구(7)가 공통전성의 연결접속 작용을 함으로써 다시 전성판 등 설비로 전송할 수도 있고, 이로써 공통전성 리드선(A)은 외부 전성판에 의하지 않고도 전송을 달성할 수 있으며, 또 독립전성 리드선(B)은 여전히 직접 전성판과 연결접속되는 동일한 효과를 가지게 된다.
또한, 본 발명인 칩 리드프레임 모듈의 구조 설계는 복수의 칩(2)이 각각 리드프레임(1)에 고정되어, 이로써 칩(2)과 리드프레임(1)의 제 1도전접속단(121)이 직접 연결접속되거나 혹은 진일보하여 제 1도전접속단(121)과 칩(2)을 선택하여 금속도선(3)의 연결구조를 실시하는데(금속도선 박음), 이로써 칩(2)과 리드프레임 (1)의 선 박는 부위(금속도선(3)의 연결접속 부위)를 선택하여 국부적으로 수지봉 지재(4)를 실시하여(도 7에서 도시), 각 금속도선(3)의 선 박는 부위의 안정성을 확보하고 동시에 종래의 칩 주위 전체의 봉장구조를 면제할 수 있어 제조와 재료의 사용원가를 절감할 수 있다.
다만, 리드프레임 모듈과 칩(2)의 조립이 끝난 후, 이 국부적인 수지봉지재(4)의 구조상태를 실시하지 않을 수도 있는데, 리드프레임 모듈을 전성판(6)의 한 면 혹은 두 면과 조립구성한다.
이로써 하나의 보호덮개(5)를 응용하여 각각 혹은 공통으로 리드프레임(1)을 덮어씌우고(도 8에서 도시) 이로써 리드프레임 모듈, 칩(2)과 금속도선(3)의 선 박는 부위를 보호하는 구조가 형성되어 종래의 칩이 각각 주위 혹은 전체 봉장되는 제조과정을 없앨 수 있어 제조와 재료의 사용원가를 줄일 수 있다.
이상, 본 발명인「칩 리드프레임 모듈」설계는 실용성과 진보성을 갖추고 있다고 판단되며, 특허요건에 부합된다고 여겨져 특허신청을 제출하는 바이다.
이상 기술한 바처럼, 본 발명의「칩 리드프레임 모듈」에 의해 전성판의 전체 구조가 가벼워지고, 전송판의 공간활용이 증가되며, 원가절감을 이룰 수 있게 된다.

Claims (5)

  1. 칩 리드프레임 모듈에 있어서, 상기 리드프레임 모듈을 다수의 리드프레임으로 구성하되, 각 리드프레임 사이에는 하나의 속이 빈 부분이 형성되어 있고, 상기 속이 빈 부분의 측변에는 간격을 두고 배열된 복수의 리드선이 설치되어 있으며, 각 리드선의 제 1도전접속단은 칩과 연결되고, 제 2도전접속단은 회로판에 납땜으로 연결되며, 리드프레임의 선택 리드선 사이에 직접 서로 연결되는 공통전성 리드선을 설치하고, 선택되지 않은 나머지 리드선는 직접 서로 연결접속되지 않고 전성판에 의해 전송을 행하는 독립전성 리드선을 설치구성하여, 칩의 공통신호가 상기 공통전성 리드선의 통로를 통해 다시 전성판에 전해지고, 독립신호는 독립전성 리드선으로 상기 전성판 통로를 경유해 연결접속된 칩 리드프레임 모듈에 전해지게 되는 것을 특징으로 하는 칩 리드프레임 모듈.
  2. 제 1항에 있어서, 상기 공통전성 리드선은 각각 하나의 전성통로를 갖춘 전환연접 매개구와 연결되어 이 전환연접 매개구가 공통전성의 연결접속 작용을 하여 상기 공통신호를 전성판으로 전송하는 것을 특징으로 하는 칩 리드프레임 모듈.
  3. 제 1항에 있어서, 상기 공통전성 리드선은 각 리드프레임의 주위에 연결대를 설치하여 선택된 리드선과 연결접속하여 형성하는 것을 특징으로 하는 칩 리드프레임 모듈.
  4. 제 1항에 있어서, 상기 리드프레임의 상면에 칩을 고정시켜 칩과 제 1도전접속단을 금속도선으로 연결접속하는 한편, 상기 금속도선의 연결접속 부위에 국부적으로 수지봉지재의 봉장구조를 실시하는 것을 특징으로 하는 칩 리드프레임 모듈.
  5. 제 1항에 있어서, 상기 리드프레임 모듈은 전성판의 적어도 한 면과 조립되며, 그 리드프레임과 칩이 보호덮개에 의해 밀폐되는 것을 특징으로 하는 칩 리드프레임 모듈.
KR1020040061848A 2004-08-05 2004-08-05 칩 리드프레임 모듈 KR100725175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061848A KR100725175B1 (ko) 2004-08-05 2004-08-05 칩 리드프레임 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061848A KR100725175B1 (ko) 2004-08-05 2004-08-05 칩 리드프레임 모듈

Publications (2)

Publication Number Publication Date
KR20060013067A KR20060013067A (ko) 2006-02-09
KR100725175B1 true KR100725175B1 (ko) 2007-06-07

Family

ID=37122543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061848A KR100725175B1 (ko) 2004-08-05 2004-08-05 칩 리드프레임 모듈

Country Status (1)

Country Link
KR (1) KR100725175B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111089B2 (ja) * 2007-12-17 2012-12-26 三洋電機株式会社 固体電解コンデンサの製造方法
KR200479277Y1 (ko) 2015-05-18 2016-01-13 황선영 사생활보호 현관문 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008544A (ko) * 1995-07-14 1997-02-24 김광호 리드가 분리된 노운 굳 다이 검사용 리드프레임
KR19980027361A (ko) * 1996-10-15 1998-07-15 김광호 3차원 적층형 반도체 패키지
KR20020089378A (ko) * 2000-03-10 2002-11-29 치팩, 인코포레이티드 플립칩 내장형 리드프레임 패키지 및 그 처리과정
KR20030089089A (ko) * 2002-05-16 2003-11-21 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법
US6673650B2 (en) 1998-10-06 2004-01-06 Micron Technology, Inc. Multi chip semiconductor package and method of construction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008544A (ko) * 1995-07-14 1997-02-24 김광호 리드가 분리된 노운 굳 다이 검사용 리드프레임
KR19980027361A (ko) * 1996-10-15 1998-07-15 김광호 3차원 적층형 반도체 패키지
US6673650B2 (en) 1998-10-06 2004-01-06 Micron Technology, Inc. Multi chip semiconductor package and method of construction
KR20020089378A (ko) * 2000-03-10 2002-11-29 치팩, 인코포레이티드 플립칩 내장형 리드프레임 패키지 및 그 처리과정
KR20030089089A (ko) * 2002-05-16 2003-11-21 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법

Also Published As

Publication number Publication date
KR20060013067A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US5949135A (en) Module mounted with semiconductor device
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
GB2395601A (en) Noise eliminating system on chip and method of manufacture
JPH0451053B2 (ko)
US20140038363A1 (en) Tsop with impedance control
US5504370A (en) Electronic system circuit package directly supporting components on isolated subsegments
US6160307A (en) Semiconductor packages having split die pad
KR100725175B1 (ko) 칩 리드프레임 모듈
KR100663549B1 (ko) 반도체 패키지 및 그 제조방법
US7714422B2 (en) Electronic module with a semiconductor chip and a component housing and methods for producing the same
KR100843734B1 (ko) 반도체 전력용 모듈 및 그 제조방법
US5719748A (en) Semiconductor package with a bridge for chip area connection
JP2780424B2 (ja) 混成集積回路
JP4543542B2 (ja) 半導体装置
KR20010073345A (ko) 적층 패키지
JP3998444B2 (ja) 電子部品搭載構造
US20030234434A1 (en) Semiconductor device
KR100206975B1 (ko) 반도체 패키지
JP2830816B2 (ja) 樹脂封止型半導体装置
US20020145190A1 (en) Arrangement and method of arrangement of stacked dice in an integrated electronic device
JP2001203428A (ja) サージ保護回路
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee