KR20020089378A - 플립칩 내장형 리드프레임 패키지 및 그 처리과정 - Google Patents

플립칩 내장형 리드프레임 패키지 및 그 처리과정 Download PDF

Info

Publication number
KR20020089378A
KR20020089378A KR1020027011616A KR20027011616A KR20020089378A KR 20020089378 A KR20020089378 A KR 20020089378A KR 1020027011616 A KR1020027011616 A KR 1020027011616A KR 20027011616 A KR20027011616 A KR 20027011616A KR 20020089378 A KR20020089378 A KR 20020089378A
Authority
KR
South Korea
Prior art keywords
leadframe
die
bump
bumps
package
Prior art date
Application number
KR1020027011616A
Other languages
English (en)
Other versions
KR100787678B1 (ko
Inventor
라젠드라 펜즈
마르코스 카네조스
월터에이.주니어 부시
Original Assignee
치팩, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치팩, 인코포레이티드 filed Critical 치팩, 인코포레이티드
Publication of KR20020089378A publication Critical patent/KR20020089378A/ko
Application granted granted Critical
Publication of KR100787678B1 publication Critical patent/KR100787678B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

리드프레임에 칩을 연결하기 위한 방법으로서, 이 방법은 금 스터드 범핑(Au stud-bumping) 기술에 의해 다이에 범프를 형성하고, 리드프레임의 결합 핑거에 범프를 고온가압하므로서 칩을 리드프레임에 부착하는, 과정을 포함한다. 또한 본 방법에 따라 플립칩 내장형 리드프레임 패키지가 제작된다. 패키지는 고주파 응용분야에 사용되는 소자에서 특히 개선된 전기적 성능을 보인다.

Description

플립칩 내장형 리드프레임 패키지 및 그 처리과정{FLIP CHIP-IN-LEADFRAME PACKAGE AND PROCESS}
리드프레임 기반의 패키지는 비용이 저렴한 관계로 전자 패키징 분야에서 폭넓게 사용되고 있다. 첫 번째 연결은 통상적으로 전선 연결을 통해 이루어진다. 고주파 분야에 사용되는 소자의 경우 특히, 개선된 전기 성능에 대한 최근의 수요는 리드프레임에 대한 "플립칩" 연결을 고려하기 시작하였다.
종래의 플립칩 소자들은 리드 프레임의 결합 핑거와 다이 사이의 접촉을 위해 납땜을 이용한다. 납땜에 바탕한 소자들은 비용 문제로 여러 적용 분야에 활용되지 않고 있고, 또한, 리드프레임에 대한 납땜 처리는 납땜이 떨어지는 등의 기술적 도전을 제시한다. 리드프레임에 대한 플립칩 연결을 구성하면서 기존 리드프레임-기반 패키징의 저렴한 비용을 유지할 수 있는 패키지 구조가 필요하다.
본 발명은 리드프레임 기반의 패키지에 관한 것이고, 특히 리드프레임에 연결되는 플립칩에 관한 것이다.
도 1은 리드가 외향으로 부채꼴로 펼쳐지는, 리드있는 형태를 가진 발명의 한 실시예에 따른, 하향으로 구멍난 플립칩 내장형 리드프레임 패키지의 평면도.
도 2는 도 1의 선 2-2'을 따라 취한 플립칩 내장형 리드프레임 패키지의 단면도.
도 3은 다이 패드가 패키지 둘레를 향해 위치하고 랜드가 패키지 중심을 향해 위치하는, 리드없는 형태를 가진 발명의 한 실시예에 따르는 하향으로 구멍난 플립칩 내장형 리드프레임 패키지 구조의 단면도.
도 4는 다이 패드가 패키지 중심을 향해 위치하고 랜드가 패키지 둘레를 향해 위치하는, 리드없는 형태를 가진 발명의 또다른 실시예에 따른 하향으로 구멍난 플립칩 내장형 리드프레임 패키지 구조의 단면도.
도 5는 다이 패드가 패키지 중심을 향해 위치하고 랜드가 패키지 둘레를 향해 위치하는, 리드없는 형태를 가진 발명의 또다른 실시예에 따른 상향으로 구멍난 플립칩 내장형 리드프레임 패키지 구조의 단면도.
도 6은 다이 패드가 패키지 둘레를 향해 위치하고 랜드가 패키지 중심을 향해 위치하는, 리드없는 형태를 가진 발명의 한 실시예에 따르는 상향으로 구멍난 플립칩 내장형 리드프레임 패키지 구조의 단면도.
플립칩 내장형 리드프레임 패키지(a flip chip-in-leadframe package)는 리드프레임의 결합 핑거에 직접 결합된 범프(bump)를 가진 칩을 포함한다. 발명에 따라, 금같은 금속을 이용한 볼트-밀어내기 기술(stud-bumping technique)에 의해 다이에 범프가 형성된다. 리드프레임의 결합 핑거에 범프를 고온 압축시킴으로서 리드프레임에 칩이 부착된다.
따라서 한 포괄적 태양에서 발명은, 다이에 금속 범프를 형성하고, 범프를 리드프레임의 결합 핑거와 접촉시키며, 범프를 가열하고, 그리고 결합 핑거에 대해 범프를 압착함으로서, 다이를 리드프레임에 연결하기 위한 방법을 특징으로 한다.
위 방법의 일부 실시예에서, 칩 패키지 분야에서 잘 알려진, 전선 결합 머신을 이용한 "볼트-밀어내기" 기술에 의해 범프가 형성된다. 범프를 형성하는 금속은 넓은 범위의 적응성을 가지는 다양한 금속 및 합금일 수 있다. 특정 실시예에서, 금속은 금을 포함한다. 범프는 예를 들어 다이에 열을 가함으로서 가열될 수 있다.
위 방법의 일부 실시예에서, 다이가 구멍 아래로 위치할 때, 결합 핑거가 기판 위에서 지지되고, 다이의 후면이 프레스에 의해 지지되며, 범프는 서로를 향해 기판과 다이를 이동시키기 위해 프레스에 압력을 가함으로서 결합 핑거에 의해 눌려진다. 범프는 가해진 압력 하에서 범프 물질이 원래 범프 높이의 15~20%까지 플라스틱 변형되도록 충분히 가열된다. 선택한 특정 금속이나 합금에 따라 압력과 온도의 조합이 선택된다. 가령, 금이 사용될 경우, 범프는 섭씨 180~400도로 가열되고, 힘은 범프당 10~250그램이 수직 하중과 동등하다. 기판은 접착면을 가질 수 있고, 접착면 위에 리드프레임이 고정되며, 기판은 시트나 필름일 수 있다. 특정 실시예에서 기판은 뗄수 있는 접착 테이프이어서, 범프가 결합 핑거에 연결되면 기판이 표면에서 제거될 수 있다. 이는 일부 실시예에서 연결을 위해 리드프레임 상의영역을 노출시킬 수 있다.
다이와 기판 사이에 기계적인 지지 장치를 제공하는 것이 선호될 수 있다. 따라서 방법의 일부 실시예에서, 범프가 결합 핑거와 접촉하기 전에 기판 위가 충진 물질로 채워지게 되어, 다이와 기판이 서로를 향해 이동하게 되면 다이와 기판 사이에서 물질이 압축된다. 선호되는 충진 물질은 접착성 수지(resin)를 포함한다. 이 물질은 범프 변형에 따라 범프 아래 영역으로 옮겨지게 되어, 범프 물질로 하여금 결합 핑거 물질과 직접 야금학적 접촉을 형성하게 한다. 다이와 기판 사이에 형성되는 공간을 채울 수 있도록 충분한 양의 충진 물질이 소비된다(선호됨). 이 물질은 어떤 다른 기술에 의해서도 소모될 수 있으며, 스크린 인쇄(screen printing) 및 노즐을 통한 사출성형(extrusion through nozzle)을 그 예로 들 수 있다.
최종 플립칩 내장형 리드프레임 패키지의 신뢰도가 높다. 왜냐하면, 몰딩 화합물이 종래의 플립칩 패키징에서 일부만 채움으로 기능하기 때문이다. 그래서, 다이와 리드프레임 사이에 형성되는 조인트의 수명을 연장시킨다. 더욱이, 이 처리과정은 기존의 플라스틱 패키징 처리 흐름과 호환가능하다.
또다른 태양에서, 발명은 아래와 같이 다수의 플립칩 내장형 리드프레임 패키지를 형성하기 위한 방법을 특징으로 한다. 즉, 리드프레임마다 결합 핑거 세트를 가지는 다수의 리드프레임을 제공하고, 금속 범프 세트가 형성되는 다수의 다이를 제공하며, 지지체 위에 리드프레임을 위치시키고, 각 세트의 범프가 결합 핑거 세트와 접촉하도록 리드프레임 위에 다이를 위치시키며, 범프를 가열하고, 그리고 범프를 결합 핑거에 압착시키도록 리드프레임에 대해 다이를 압축하는, 일련의 과정에 의해 다수의 플립칩 내장형 리드프레임 패키지를 형성하기 위한 방법을 특징으로 한다.
일부 실시예에서, 선있는, 또는 선없는 구조로 원하는 형태의 몰딩 패키지를 만들기 위해 종래 기술에 의해 패키지가 트랜스퍼 몰딩된다. 일부 실시예에서, 칩은 위쪽으로 구멍나게 놓이며, 일부 실시예에서는 칩의 구멍이 아래쪽으로 난다. 일부 실시예에서, 다이 후면은 개선된 열성능을 보이며, 그 외 다른 장점을 제공학기도 한다.
발명에 따른 플립칩 내장형 리드프레임 패키지는 리드프레임에서 얻을 수 있는 가장 작은 결합 핑거 피치에 부합할만큼 결합 패드의 가장 작은 피치가 충분히 큰 경우의 응용에 특히 유용하다. 현재 가용한 리드프레임에서 가장 작은 결합 핑거 피치는 150 미크론 수준이다.
발명의 또다른 태양에서, 발명은 범프 세트가 형성되는 다이를 제공하고, 결합 핑거를 갖춘 리드프레임을 제공하며, 범프 세트가 결합 핑거 세트와 접촉하도록 다이를 리드프레임과 접촉시키고, 범프를 가열하며, 그리고 결합 핑거에 대해 범프를 압착시키는, 이상의 과정에 의해 만들어지는 플립칩 내장형 리드프레임 패키지를 특징으로 한다.
발명에 따른 처리과정은 기존 도선 결합의 경우에 비해 빠르며, 두개가 아니라 한개의 결합만이 형성되기 때문에 금(Au, 또는 그 외 다른 고가의 금속)을 훨씬 덜 사용하게 된다. 게다가, 플립칩 부착물은 다이 부착 물질을 이용하지 않으며, 이어지는 회복 동작을 필요로하지 않는다. 플립칩 연결은 표준 도선 결합 종료 방식을 이용하는 발명에 따라 얻어지며, 리드프레임 처리나 부가적 처리과정에 대한 필요성을 제거한다.
일반적으로, 발명에 따른 플립칩 내장형 리드프레임 패키지는 "리드있는(leaded)" 형태, 또는 "리드없는(leadless)" 형태를 가질 수 있으며, 소자가 리드없는 구조인 경우 리드나 결합 핑거가 외향으로 부채꼴 방향으로 펼쳐지거나 내향으로 부채꼴 방향으로 펼쳐질 수 있다. 게다가, 다이에 위쪽 방향으로 구멍이 나거나 아래쪽 방향으로 구멍이 날 수 있다. 각각의 배열은 특정 응용에 따른 장점을 제공한다. 도면과 다음의 설명을 참고하여 여러 다양한 구조를 이해할 수 있을 것이다.
발명에 따른 전형적인 소자들은 도면에 도시되는 것보다 훨씬 많은 리드를 가지며 훨씬 세부적인 요소들을 많이 가지나 이는 발명을 이해하는 데 불필요하여 도면에서 생략되었다. 도면은 축척대로 그려진 것이 아니다.
발명에 따른 플립칩 내장형 리드프레임 패키지(10)가 도 1에 평면도로, 도 2에는 단면도로 도시되며, 리드가 바깥쪽으로 부채꼴 형태로 배치되는 리드있는 형태를 가진다. 패키지(10)는 다이 범프(die bump)(14)를 가진 다이(die)(12)와 리드프레임(leadframe)(16)을 포함한다. 다이(12)는 다이 범프(14)를 이용하여 리드프레임(16)의 결합 핑거(22)에 부착된다. 도 1과 2에 도시되는 실시예에서, 다이와 범프, 그리고 리드프레임 일부는 플라스틱부(18)로 덮히고, 연결을 위해 둘레로 리드 단부(20)를 노출시킨다.
다이 범프는 당 분야에 공지된 기술들을 포함한 여러 다양한 기술에 의해 형성될 수 있다. 다이 범프는 도선 결합과 유사한 과정인, 금으로 된 마개를 밀어넣는 기술(gold stud-bumping technique)과 전기도금(electoplating)에 의해 형성되는 것이 선호된다.
플라스틱부(18)는 당 분야에 공지된 기술들을 포함한 여러 가지 기술을 이용하여 형성될 수 있다. 플라스틱부(18)는 다이(12)와 리드프레임(16) 일부가 트랜스퍼-몰딩된 플라스틱에 내장되는, 종래의 플라스틱 패키징 과정에 의해 형성되는 것이 선호된다.
발명은 여러 가지 리드없는 형태 중 하나를 취하는 플립칩 내장형 리드프레임 패키지를 만드는 데 특히 유용하다. 예를 들어, 도 3은 다이 범프(36)가 둘레에 위치하고 패키지 연결용 납땜 볼(37)의 부착을 위한 리드프레임(38) 랜드(39)가 중심에 위치하는 형태의, 아래로 구멍난 리드없는 패키지 구조를 도시한다.
또한 도 4는 다이 범프(46)가 중앙에 위치하고 패키지 연결용 납땜 볼(47)의 부착을 위한 리드프레임(48) 랜드(49)가 둘레에 위치하는 형태의, 아래로 구멍난 리드없는 패키지 구조를 도시한다.
또한 도 5는 다이 범프(56)가 중앙에 위치하고 리드프레임(58) 랜드(land)(59)가 둘레에 위치하는 형태의, 위쪽으로 구멍난 리드없는 패키지 구조를 도시한다.
또한 도 6은 다이 범프(66)가 둘레로 위치하고 리드프레임(68) 랜드(land)(69)가 중앙에 위치하는 형태의, 위쪽으로 구멍난 리드없는 패키지 구조를 도시한다.
납땜 볼을 통해 연결이 이루어지는 볼 그리드 배열에, 또는 연결을 위해 어떤 납땜볼도 이용되지 않는 랜드 그리드 배열에, 이들 형태 중 어느것도 사용될 수있다.
본 발명은 소형 패키지가 바람직한 낮은 입/출력 응용분야에 특히 유용하다. 전형적인 응용분야는 예를 들어 100 핀 미만을 이용할 수 있고, 약 3~12mm2 범위의 패키지 부피에서 1mm 두께보다 작을 것이다. 이러한 응용분야는 아날로그 회로, 고주파 회로, GaAs 회로, SiGe 회로, 논리회로, 마이크로제어기, RDRAM, 플래시, 그리고 EEPROM 등을 포함할 수 있다.
제작 과정은 다음의 포괄적 기법을 포함한다. 임시 접착 테이프가 리드프레임에 적용되어 지지 기판으로 작용한다. 주입기(syringe)를 이용하거나 스크린 인쇄(screen printing) 등에 의해 기판에 충진 물질이 증착된다. 범프가 리드프레임 핑거와 적절하게 정렬되도록 다이가 위치하고, 그후 다이는 고온압축에 의해 리드프레임에 결합된다. 같은 단계에서, 접착 물질이 분배되고 회복된다. 부가적으로, 다이와 리드프레임을 덮을만큼 폴리머로 패키지가 과몰딩(overmolded)된다. 통상적으로 패키지는 다중 배열로 만들어지고 그후 개별화된다.
제작 비용은 비교적 저렴하며, 구리 리드프레임 구조가 사용될 경우 특히 저렴하다. 패키지의 열적 성질 및 전기적 성질이 발명에 따라 개선될 수 있다. 리드프레임 조각들은 전기적 성능이 개선되고 전기적 와류 현상이 감소한다. 일부 구조에서는 다이 아래 납땜볼과 구리 리드프레임을 이용함으로서 열적 성질이 개선될 수 있다. 중앙 랜드를 이용하는 구조에서는 보드의 신뢰도가 개선될 수 있고, 심지어 대형 다이인 경우에도 신뢰도가 개선될 수 있다.

Claims (19)

  1. 다이(die)를 리드프레임(leadframe)에 연결하기 위한 방법으로서,
    - 다이 위에 금속 범프(metal bump)를 형성하고,
    - 상기 범프들을 리드프레임 위 결합 핑거와 접촉시키며,
    - 범프들을 가열하고, 그리고
    - 결합 핑거에 대해 범프를 압착시키는,
    이상의 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 금속 범프를 형성하는 단계가 스터드 범핑(stud bumping)을 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 금속 범프를 형성하는 단계가 전기도금(electroplating)을 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 금속 범프가 금을 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 범프를 가열하는 단계가 다이를 가열하는 과정을 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 방법은,
    - 기판 위에서 결합 핑거를 지지하고, 그리고
    - 프레스에 의해 다이를 지지하는,
    이상의 단계를 포함하고, 이때 결합 핑거에 대해 범프를 압착하는 상기 단계는 다이와 기판을 서로를 향해 움직이도록 힘을 가하는 과정을 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 가열 단계와 압착 단계는 원래 범프 높이의 15~20% 사이까지 범프 물질을 변형시키기에 충분할 만큼 큰 온도와 압력에서 실행되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 금속 범프가 금을 포함하고, 가열 단계는 섭씨 100~400도의 온도로 범프를 가열하는 과정을 포함하며, 압착 단계는 범프당 10~250 그램 범위의 수직 하중과 동등한 힘을 가하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 범프를 리드프레임의 결합 핑거와 접촉시키기 전에,
    - 기판 위에서 리드프레임을 지지하고, 그리고
    - 리드프레임 결합 핑거 내 기판에 정해진 양의 충진 물질을 분포시키는,
    이상의 단계들을 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 충진 물질이 접착성 수지(adhesive resin)를 포함하는 것을 특징으로 하는 방법.
  11. 다수의 칩 내장 리드프레임 패키지를 형성하는 방법으로서,
    - 리드프레임마다 결합 핑거 세트를 포함하는 다수의 리드프레임을 제공하고,
    - 다이마다 금속 범프 세트가 형성되는 다수의 다이를 제공하며,
    - 지지체 위에 리드프레임을 위치시키고,
    - 각각의 범프 세트가 결합 핑거 세트와 접촉하도록 리드프레임 위에 다이를 위치시키며,
    - 범프를 가열하고, 그리고
    - 결합 핑거에 대해 범프에 압력을 가하기 위해 리드프레임에 대해 다이를 압착시키는,
    이상의 단계들을 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 금속 범프는 금을 포함하고, 가열 단계는 섭씨 100~400도의 온도로 범프를 가열하는 과정을 포함하며, 압착 단계는 범프당 10~250그램의 수직 하중과 동등한 힘을 가하는 과정을 포함하는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 범프를 리드프레임의 결합 핑거와 접촉시키기 전에,
    - 기판 위에서 리드프레임을 지지하고, 그리고
    - 각 세트의 리드프레임 결합 핑거 내 기판에 정해진 양의 충진 물질을 분포시키는,
    이상의 단계들을 추가로 포함하는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서, 칩 내장형 리드프레임 패키지를 개별화하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항의 방법에 따라 제작되는 칩 내장형 리드프레임 패키지.
  16. 제 15 항에 있어서, 다이가 결합 핑거 세트에 관련하여 위쪽으로 구멍나도록 놓이는 것을 특징으로 하는 패키지.
  17. 제 15 항에 있어서, 다이가 결합 핑거 세트에 관련하여 아래쪽으로 구멍나도록 놓이는 것을 특징으로 하는 패키지.
  18. 제 15 항에 있어서, 리드가 안쪽방향으로 부채꼴 배치되는 것을 특징으로 하는 패키지.
  19. 제 15 항에 있어서, 리드가 바깥쪽 방향으로 부채꼴 배치되는 것을 특징으로하는 패키지.
KR1020027011616A 2000-03-10 2001-03-09 플립칩 내장형 리드프레임 패키지 및 그 처리과정 KR100787678B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18856400P 2000-03-10 2000-03-10
US60/188,564 2000-03-10
US09/802,443 US6828220B2 (en) 2000-03-10 2001-03-09 Flip chip-in-leadframe package and process
US09/802,443 2001-03-09

Publications (2)

Publication Number Publication Date
KR20020089378A true KR20020089378A (ko) 2002-11-29
KR100787678B1 KR100787678B1 (ko) 2007-12-21

Family

ID=26884221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011616A KR100787678B1 (ko) 2000-03-10 2001-03-09 플립칩 내장형 리드프레임 패키지 및 그 처리과정

Country Status (6)

Country Link
US (1) US6828220B2 (ko)
EP (1) EP1295328A4 (ko)
JP (1) JP2004511081A (ko)
KR (1) KR100787678B1 (ko)
TW (1) TWI234854B (ko)
WO (1) WO2001068304A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725175B1 (ko) * 2004-08-05 2007-06-07 옵티멈 케어 인터내셔널 테크 인코포레이티드 칩 리드프레임 모듈

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020110354A1 (en) * 1997-01-09 2002-08-15 Osamu Ikeda Image recording and editing apparatus, and method for capturing and editing an image
US6525405B1 (en) 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
FR2851374B1 (fr) * 2003-02-18 2005-12-16 St Microelectronics Sa Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
US7037805B2 (en) * 2003-05-07 2006-05-02 Honeywell International Inc. Methods and apparatus for attaching a die to a substrate
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
WO2006068641A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Electronic package having down-set leads and method
US7148086B2 (en) * 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
US7169641B2 (en) * 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US20070093000A1 (en) * 2005-10-21 2007-04-26 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US7399658B2 (en) * 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
US7678609B2 (en) * 2005-11-03 2010-03-16 International Rectifier Corporation Semiconductor package with redistributed pads
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US20080237814A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Isolated solder pads
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
US7491625B2 (en) * 2007-03-26 2009-02-17 National Semiconductor Corporation Gang flipping for IC packaging
US20080308933A1 (en) * 2007-06-14 2008-12-18 Lionel Chien Hui Tay Integrated circuit package system with different connection structures
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9799589B2 (en) 2012-03-23 2017-10-24 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with a grid array with a leadframe and method of manufacture thereof
ITMI20130473A1 (it) 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US9899290B2 (en) 2016-03-23 2018-02-20 Nxp Usa, Inc. Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
EP3817044A1 (en) * 2019-11-04 2021-05-05 Infineon Technologies Austria AG Semiconductor package with a silicon carbide power semiconductor chip diffusion soldered to a copper leadframe part and a corresponding manufacturing method

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670396A (en) * 1971-04-12 1972-06-20 Us Navy Method of making a circuit assembly
US4010885A (en) * 1974-09-30 1977-03-08 The Jade Corporation Apparatus for accurately bonding leads to a semi-conductor die or the like
US4605833A (en) * 1984-03-15 1986-08-12 Westinghouse Electric Corp. Lead bonding of integrated circuit chips
US5196268A (en) * 1987-03-19 1993-03-23 Texas Instruments Incorporated Integrated circuit interconnect leads releasably mounted on film
US4867715A (en) * 1988-05-02 1989-09-19 Delco Electronics Corporation Interconnection lead with redundant bonding regions
JP2513052B2 (ja) * 1990-01-17 1996-07-03 富士電機株式会社 フリップチップ用実装装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JPH06151616A (ja) * 1992-11-14 1994-05-31 Toshiba Corp 半導体集積回路装置及びその製造方法
JPH06236956A (ja) * 1993-02-09 1994-08-23 Hitachi Constr Mach Co Ltd 半導体装置及びその製造方法
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
JP3243116B2 (ja) * 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
JPH08213434A (ja) * 1995-02-08 1996-08-20 Toshiba Corp ボンディング装置およびボンディング方法
TW289145B (en) 1995-07-07 1996-10-21 Wenn-Tarn Lei Method of packaging integrated circuit and device thereof
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
JP3670371B2 (ja) * 1995-12-20 2005-07-13 株式会社日立製作所 半導体装置およびその製造方法
US5946590A (en) * 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
JPH11340373A (ja) * 1998-05-27 1999-12-10 Seiko Instruments Inc 薄小型樹脂封止パッケージ
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
SG88747A1 (en) 1999-03-01 2002-05-21 Motorola Inc A method and machine for underfilling an assembly to form a semiconductor package
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6258622B1 (en) * 1999-06-07 2001-07-10 Apack Technologies Inc. Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725175B1 (ko) * 2004-08-05 2007-06-07 옵티멈 케어 인터내셔널 테크 인코포레이티드 칩 리드프레임 모듈

Also Published As

Publication number Publication date
US6828220B2 (en) 2004-12-07
EP1295328A4 (en) 2010-01-06
WO2001068304A2 (en) 2001-09-20
WO2001068304A3 (en) 2002-09-12
KR100787678B1 (ko) 2007-12-21
TWI234854B (en) 2005-06-21
JP2004511081A (ja) 2004-04-08
US20020031902A1 (en) 2002-03-14
EP1295328A2 (en) 2003-03-26

Similar Documents

Publication Publication Date Title
KR100787678B1 (ko) 플립칩 내장형 리드프레임 패키지 및 그 처리과정
US6326700B1 (en) Low profile semiconductor package and process for making the same
US7026192B2 (en) Terminal land frame and method for manufacturing the same
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
US7122401B2 (en) Area array type semiconductor package fabrication method
CN1312748C (zh) 制造半导体集成电路器件的方法
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
CN101073152B (zh) 具有下置引脚的电子封装和方法
CN101043009B (zh) 封装半导体管芯的方法
US20020074147A1 (en) Bump chip lead frame and package
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US6075281A (en) Modified lead finger for wire bonding
US20060091516A1 (en) Flexible leaded stacked semiconductor package
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
US8304295B2 (en) Method of manufacturing an electronic device with a package locking system
CN2901576Y (zh) 球栅阵列封装结构
US6686226B1 (en) Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
EP1205973A1 (en) Low-profile semiconductor device and method for manufacturing the same
CN115332210A (zh) 封装体及其封装方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 12