JP2002231872A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JP2002231872A
JP2002231872A JP2001027146A JP2001027146A JP2002231872A JP 2002231872 A JP2002231872 A JP 2002231872A JP 2001027146 A JP2001027146 A JP 2001027146A JP 2001027146 A JP2001027146 A JP 2001027146A JP 2002231872 A JP2002231872 A JP 2002231872A
Authority
JP
Japan
Prior art keywords
resin
lead frame
cutting
semiconductor device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001027146A
Other languages
English (en)
Other versions
JP3634757B2 (ja
Inventor
Atsushi Sugimoto
淳 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2001027146A priority Critical patent/JP3634757B2/ja
Publication of JP2002231872A publication Critical patent/JP2002231872A/ja
Application granted granted Critical
Publication of JP3634757B2 publication Critical patent/JP3634757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、高精度でしかも円滑な切断
作業が可能であるとともに封止樹脂の剥離が可及的に防
止される、高品質の半導体装置を製造することが可能な
リードフレームを提供することにある。 【解決手段】 本発明に関わるリードフレーム5は、矩
形の平面形状を呈するとともに各辺に半導体チップ搭載
域2bを囲む態様でリード2rを有して一つの半導体装
置1を構成する単位フレーム2を、タイバー6を介して
連結し複数個集合してマトリックス状に構成され、半導
体チップ9を設置後一括して樹脂封止され、タイバー6
および外周部6oが切断されることにより各半導体装置
1が製造される単位フレーム集合体7を備えるリードフ
レーム5であって、樹脂封止領域8内における単位フレ
ーム集合体7の外方部に単位フレーム集合体7切断線の
延長上の切断線dに沿うスリット5cを具えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂パッケージの
裏面にリードが露呈するタイプの半導体装置を構成する
リードフレームに関する。
【0002】
【従来の技術】近年、半導体チップをリードフレームに
搭載し、樹脂封止して成る樹脂封止型の半導体装置にお
いては、小型化、高密度化の要請から、図6に示すよう
に、樹脂パッケージ104pの側面からリード102r
が突出することなく、半導体装置100の裏面100t
にリード102rが露呈する、いわゆるSON(Small
Outline Non-leaded package)やQFN(Quad Fl
at Non-leaded package)と呼ばれるタイプの半導体
装置が開発されている。
【0003】半導体装置100は、半導体チップ109
を単位フレーム102のタブ102b上に搭載するとと
もに単位フレーム102のリード102rにボンディン
グワイヤ103を介して電気的に接続し、全体を樹脂封
止することによって構成されている。
【0004】単位フレーム102は、図8のハッチング
に示すように、リードフレーム105に形成され、矩形
の平面形状を呈し、中央部には半導体チップ搭載域であ
るタブ102bが形成されるとともに、各辺よりタブ1
02bを囲む態様でリード102rが形成されている。
【0005】リードフレーム105には、複数の単位フ
レーム102をタイバー106を用いて連結してマトリ
ックス状に構成した単位フレーム集合体107が、その
長手方向(図の左右方向)へ複数形成されている。
【0006】次に、半導体装置100の製造方法につい
て説明する。
【0007】母材として、帯状乃至短冊状の銅系あるい
は鉄系合金等の良導体である金属薄板を準備し、図8に
示す前述の単位フレーム集合体107をエッチング等に
より成形し、リードフレーム105を製造する。
【0008】そして、単位フレーム集合体107の各単
位フレーム102のタブ102b上に半導体チップ10
9を接着剤又は接着テープを用いて搭載し、半導体チッ
プ109の電極109dとリード102rとをボンディ
ングワイヤ103を介して電気的に接続する。(図6参
照) 次いで、図8に示すように、単位フレーム集合体107
とサイドレール105gの一部を含んで108線内を封
止樹脂104によって樹脂封止し、樹脂封止体108を
成形する。
【0009】そして、樹脂封止体108をダイシングソ
ー等(図示せず)により、矢印に示す如く、各単位フレ
ーム102の境界であるタイバー106、サイドレール
105gに沿って、切断し、各々の半導体装置100へ
分離する。
【0010】この方法によれば、複数の半導体装置を一
括して樹脂封止できるため樹脂封止工程が簡略化できる
とともに、外形サイズが同じであればひとつの樹脂封止
金型で多品種に対応できる。
【0011】さらに、共通の冶具を使用できる、或いは
アッセンブリ装置を品種ごとに段替する作業が省略でき
る等の利点がある。
【0012】
【発明が解決しようとする課題】ところで、上述のリー
ドフレーム上にマトリックス状に配置される複数の半導
体チップを一括して樹脂封止し、その後、樹脂封止体を
切断して各半導体装置へ分離する半導体装置の製造方法
には、以下に示す問題がある。
【0013】すなわち、製造上の要求からリードフレー
ム105上に成形される樹脂封止体108の大きさは決
まっているので、リードフレーム105上の樹脂封止体
108を成形する領域は一定の面積となっている。
【0014】しかしながら、生産される半導体装置10
0は品種毎に様々であり、そのサイズは種々異なり、品
種毎に半導体装置100の平面サイズは異なっている。
【0015】従って、図7に示すように、品種毎に上記
リードフレーム105における一定面積の樹脂封止体1
08成形領域内に収まるように半導体装置100を集合
させて形成し、樹脂封止体108を切断し各半導体装置
を生産するのであるから、品種毎に異なる半導体装置1
00のサイズとリードフレーム105のパターンによっ
ては、リードフレーム105の樹脂封止体108内にお
ける半導体装置形成領域108iの外部領域である半導
体装置非形成領域108oが広幅になる場合がある。
【0016】半導体装置非形成領域108oが広幅にな
ると、樹脂封止体108を各半導体装置100へ切断す
るに際して、切断抵抗が最も大きいサイドレール105
gの切断される領域が広くなり、サイドレール105g
を切断するための切断抵抗が大きくなり、切断刃の寿命
が縮まってしまう。
【0017】また、図6(b)に示すように、各半導体装
置100への切断(矢印d)に際し、リードフレーム10
5の屈曲変形が大きくなり封止樹脂104とリードフレ
ーム105との剥離104hが発生するという問題があ
る。
【0018】本発明は上記実状に鑑み、各々の半導体装
置へ分離するための切断作業に際し、精確、且つ円滑な
切断作業が可能であるとともに、封止樹脂のリードから
の剥離が可及的に防止される、高品質の半導体装置を製
造することが可能なリードフレームの提供を目的とす
る。
【0019】
【課題を解決するための手段】上記目的を達成するべ
く、本発明の請求項1に関わるリードフレームは、矩形
の平面形状を呈するとともに各辺に半導体チップ搭載域
を囲む態様でリードを有して一つの半導体装置を構成す
る単位フレームを、タイバーを介して連結し複数個集合
してマトリックス状に構成され、半導体チップを設置後
一括して樹脂封止され、タイバーおよび外周部が切断さ
れることにより各半導体装置が製造される単位フレーム
集合体を備えるリードフレームであって、樹脂封止領域
内における単位フレーム集合体の外方部に単位フレーム
集合体切断線の延長上の切断線に沿うスリットを具えて
いる。
【0020】本発明の請求項2に関わるリードフレーム
は、請求項1に記載のリードフレームであって、樹脂封
止領域内における外方との境界域に、前記延長上の切断
線を含みまたは近接するとともに、スリットと連通また
は近接して封止樹脂が充填される樹脂ロック部を具えて
いる。
【0021】本発明の請求項3に関わるリードフレーム
は、請求項1又は請求項2記載のリードフレームであっ
て、樹脂封止領域に近接し、単位フレーム集合体の切断
線を示すように形成される目印部と、目印部の外方に隣
接して形成される目印案内孔とを具えている。
【0022】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。
【0023】本発明の実施例であるリードフレームを用
いて製造される半導体装置を図1、図2に示す。
【0024】半導体装置1は、半導体チップ9を単位フ
レーム2のタブ2b上に搭載するとともに単位フレーム
2のリード2rにボンディングワイヤ3を介して電気的
に接続し、全体を樹脂封止することによって構成されて
いる。
【0025】なお、半導体装置1はQFNと呼ばれるタ
イプの四角形の平面形状を有する半導体装置であり、樹
脂パッケージ4pの裏面4prにリード2rが露呈す
る。
【0026】単位フレーム2は、図3のハッチングにて
示すように、良導体の金属薄板であるリードフレーム5
に形成され、矩形の平面形状を呈し、中央部には半導体
チップ搭載域であるタブ2bが形成されるとともに、各
辺よりタブ2bを囲む態様でリード2rが形成されてい
る。
【0027】リードフレーム5には、複数の単位フレー
ム2をタイバー6を用いて連結しマトリックス状に構成
した単位フレーム集合体7が、その長手方向(図の左右
方向)に複数形成されている。
【0028】ここで、単位フレーム集合体7は各々の単
位フレーム2毎に上記のリードパターンを形成して構成
され、各単位フレーム2は単位フレーム集合体7内にお
いて互いに同じ幅を有するタイバー6によって結合さ
れ、且つ区分けされている。
【0029】単位フレーム集合体7の外周には、図3、
図4(b)に示すように、単位フレーム集合体7の外周部
に位置する単位フレーム2を結合し、詳しくは単位フレ
ーム2のリード2rを結合して、タイバー6と同じ幅を
有する外周タイバー6oが単位フレーム集合体7の四方
を囲んで成形される。
【0030】そして、外周タイバー6oの外周域には複
数の外周孔5sが間隔をおいて形成され、さらに、複数
の外周孔5sの外方域にはサイドレール5gが設けられ
ており、外周タイバー6oとサイドレール5gは複数の
幅狭な連結片5rによって結合されている。(外周タイ
バー6o、複数の外周孔5s、連結片5rの構成は、本
発明者等が先に出願した特願2000-082091において開
示。)また、図3、図4(a)に示すように、単位フレー
ム集合体7を覆って樹脂封止して形成される樹脂封止体
8形成領域の外周(図3のF線)内側部には樹脂ロック孔
(樹脂ロック部)5j、5j、…が所定数穿孔されてお
り、樹脂ロック孔5jは樹脂封止体8の形成に際して樹
脂が充填されて封止樹脂4がリードフレーム5から剥離
することを防止するための樹脂ロック部となっている。
【0031】樹脂ロック孔5jは樹脂封止体8形成領域
の外周に沿い長方形の平面形状を呈し、樹脂封止体8形
成領域外周(図3のF線)内側と各半導体装置1への切断
箇所(切断線)(図3の矢印d)が交錯する位置に穿孔され
ている。
【0032】また、リードフレーム5上における樹脂封
止体8形成領域内の単位フレーム集合体7の外方域であ
る半導体装置非形成領域8oには、各半導体装置1への
切断箇所(図3の矢印d)に沿って切断スリット(スリッ
ト)5c、5c、…が、樹脂ロック孔5jに連通し穿孔
されている。
【0033】切断スリット5cは、各半導体装置1への
切断作業に使用する切断刃とほぼ同じ幅を有する長孔で
あり、各半導体装置1への切断に際して切断刃が入り案
内されるとともに、切断抵抗が軽減されることになる。
【0034】なお、切断スリット5cは樹脂ロック孔5
jに連通して形成したが、近接して形成することも可能
である。
【0035】また、リードフレーム5における樹脂封止
体8形成領域外周(図3のF線)に近接した外方域には所
定数の切断目印(目印部)5m、5m、…が形成されてい
る。
【0036】切断目印5mはリードフレーム5の切断箇
所(図3の矢印d)に沿って形成される線状の所定の長さ
を有する凹部であり、リードフレーム5上に形成される
樹脂封止体8を各半導体装置1へ切断するに際しての目
途となる。
【0037】さらに、切断目印5mに隣接する外方域に
は貫通孔である目印案内孔5k、5k、…が穿孔されて
いる。
【0038】目印案内孔5kは、切断作業に際して切断
刃を精確に切断目印5mに案内するとともに切断時の応
力を吸収するための孔であり、切断線(矢印d)を中心線
とする円形状の孔として穿孔されるが、その形状は切断
線(矢印d)を中心線とする方形、或いは楕円状の孔でも
よい。
【0039】但し、目印案内孔5kが方形の孔の場合、
切断作業時に応力がかかると角部において応力集中が発
生するので4つの角部はRをとることが望ましい。
【0040】なお、サイドレール5gには、半導体装置
の製造工程において位置決めに使用されるガイドホール
5hが、各単位フレーム集合体7に対して相対的に同位
置に穿孔される。
【0041】次に、上述したリードフレーム5の製造方
法について簡単に説明する。
【0042】まず、リードフレーム5の母材として、帯
状或いは短冊状の銅系あるいは鉄系合金等の導電性材料
である金属薄板を準備する。
【0043】そして、図3に示すように、この母材に、
上述の所定のリードパターンを有する単位フレーム2を
複数個集合してマトリックス状に構成した単位フレーム
集合体7、単位フレーム集合体7に続く外周タイバー6
o、外周孔5s、5s、…、連結片5r、5r、…、お
よび樹脂ロック孔5j、5j、…、切断スリット5c、
5c、…、切断目印5m、5m、…、目印案内孔5k、
5k、…等をエッチング或いはスタンピングにより成形
し、リードフレーム5が完成する。
【0044】次に、上述したリードフレーム5を用いた
半導体装置1の製造方法について説明する。
【0045】まず、図5(a)に示すように、用意した
リードフレーム5の単位フレーム集合体7における各単
位フレーム2のタブ2b上に半導体チップ9を銀ペース
ト等の接着剤(図示せず)や接着テープ(図示せず)を
用いて搭載する。(図1参照) 次に、半導体チップ9の電極9dとリード2rとを、ボ
ンディングワイヤ3を用いてワイヤボンディングするこ
とによって電気的に接続する。
【0046】そして、図3、図5(b)に示すように、
単位フレーム集合体7上にマトリックス状に搭載した複
数の半導体チップ9を覆って、図示した線F内(図3参
照)をエポキシ等の樹脂によって一括して樹脂封止し、
樹脂封止体8を形成する。
【0047】その後、図3の矢印dに示すように、切断
目印5mを目途に樹脂封止体8の外方部から目印案内孔
5k、切断目印5m、樹脂ロック孔5j、切断スリット
5c、および各単位フレーム2間の境界であるタイバー
6、外周部の単位フレーム2と外部との境界である外周
タイバー6oに沿って、ダイシングソー(図示せず)等
のツールによってダイシングし、各々の半導体装置1へ
分離し、半導体装置1が製造される。(図5(c)、図
1参照) 本発明によれば、リードフレーム5のサイドレール5g
の切断箇所に沿って、樹脂封止体8内において樹脂ロッ
ク孔5jに連通し切断スリット5cが切断刃とほぼ同じ
幅を有して穿孔されるので、樹脂封止体8を各半導体装
置1へ分離するための切断作業において、切断抵抗が最
も大きいサイドレール5gの切断される領域が狭くな
り、切断抵抗が大きく低減され、切断刃の寿命が延び
る。
【0048】また、切断作業に際し切断刃が切断スリッ
ト5c内に入ることにより案内され、円滑に切断作業を
行え、また、リードフレーム5の切断抵抗が減少するた
めリードフレーム5の屈曲変形が軽減され、封止樹脂4
のリードフレーム5からの剥離を防止できる。
【0049】さらに、樹脂封止体8の形成に際し切断ス
リット5c内に封止樹脂4が充填されるので、封止樹脂
4とリードフレーム5との接合力が向上し密着性が良好
となり、封止樹脂4のリードフレーム5からの剥離を防
止できる。
【0050】また、リードフレーム5の樹脂封止体8形
成領域の外周内側の切断箇所に交錯する位置に、樹脂ロ
ック孔5jが穿孔されるので、樹脂封止工程において樹
脂ロック孔5j内に樹脂封止4が充填され、封止樹脂4
とリードフレーム5との接合力が向上し密着性が良好と
なり、封止樹脂4のリードフレーム5からの剥離防止効
果が向上する。
【0051】また、リードフレーム5上の樹脂封止体8
に近接して各半導体装置1へ切断するための切断作業の
目途となる切断目印5mが形成されるので切断作業の位
置精度が向上し、精確な切断作業が行える。
【0052】そして、切断目印5mに隣接した外方域に
目印案内孔5kが穿孔されているので、切断作業に際し
てダイシングソーの切断刃は、サイドレール5gを切断
し、目印案内孔5kに入ることにより案内され容易に切
断目印5mに位置決めでき、切断作業の位置精度がさら
に向上し、切断作業をさらに精確に行うことが可能であ
る。
【0053】また、切断に際し、切断刃が目印案内孔5
kに入ることによりリードフレーム5の切断抵抗が軽減
されるので、リードフレーム5の屈曲変形が低減され、
封止樹脂4のリードフレーム5からの剥離を防止でき
る。
【0054】従って、高精度でしかも円滑な切断作業が
可能であり、封止樹脂の剥離が可及的に防止される、高
品質の半導体装置を製造できるリードフレームが得られ
る。
【0055】なお、上述した実施例においては、リード
フレームのリードパターンの形成と同時に、樹脂ロック
孔5j、切断スリット5c、切断目印5m、目印案内孔
5k、を形成したが、これらの形成はそれぞれ別工程で
行ってもよいことは言うまでもない。
【0056】また、切断目印5mは貫通孔、或いは印刷
による目印としてもよい。
【0057】また、樹脂ロック孔5jは樹脂封止体8形
成領域の外周(図3のF線)に沿って形成したが近接して
形成することも可能であり、また切断箇所に交錯せず切
断箇所に近接して形成することも可能である。
【0058】
【発明の効果】以上、詳述した如く、本発明の請求項1
に関わるリードフレームは、矩形の平面形状を呈すると
ともに各辺に半導体チップ搭載域を囲む態様でリードを
有して一つの半導体装置を構成する単位フレームを、タ
イバーを介して連結し複数個集合してマトリックス状に
構成され、半導体チップを設置後一括して樹脂封止さ
れ、タイバーおよび外周部が切断されることにより各半
導体装置が製造される単位フレーム集合体を備えるリー
ドフレームであって、樹脂封止領域内における単位フレ
ーム集合体の外方部に単位フレーム集合体切断線の延長
上の切断線に沿うスリットを具えている。
【0059】上記構成によれば、単位フレーム集合体の
切断箇所に沿ってスリットを具えるので、切断作業に際
し切断抵抗が最も大きいサイドレールの切断される領域
が狭くなり、切断作業に際し切断抵抗が大きく低減さ
れ、切断刃の寿命が延びる。
【0060】また、切断刃がスリットに入り案内され、
精確に切断作業を行えるとともに、リードフレームの切
断抵抗が減少し、リードフレームの屈曲変形が軽減され
封止樹脂のリードフレームからの剥離が防止できる。
【0061】また、樹脂封止に際してスリット内に封止
樹脂が充填されるので、封止樹脂とリードフレームとの
接合力が向上し密着性が良好となり、封止樹脂のリード
フレームからの剥離を防止できる。
【0062】本発明の請求項2に関わるリードフレーム
は、請求項1に記載のリードフレームであって、樹脂封
止領域内における外方との境界域に、前記延長上の切断
線を含みまたは近接するとともに、スリットと連通また
は近接して封止樹脂が充填される樹脂ロック部を具えて
いる。
【0063】上記構成によれば、請求項1の効果に加
え、樹脂ロック部に封止樹脂が充填されるので封止樹脂
とリードフレームとの接合力が向上し密着性が良好とな
り、封止樹脂のリードフレームからの剥離防止効果がさ
らに向上する。
【0064】本発明の請求項3に関わるリードフレーム
は、請求項1又は請求項2記載のリードフレームであっ
て、樹脂封止領域に近接し、単位フレーム集合体の切断
線を示すように形成される目印部と、目印部の外方に隣
接して形成される目印案内孔とを具えている。
【0065】上記構成によれば、請求項1又は請求項2
の効果に加え、樹脂封止領域に近接して各半導体装置へ
切断するための切断作業の目途となる目印部が形成され
るので切断作業の位置精度が向上し、精確に切断作業が
行える。
【0066】そして、目印部に近接した外方域に目印案
内孔が形成されているので、切断作業に際し、切断刃が
目印案内孔に入り容易に目印部に位置決めでき切断作業
の位置精度がさらに向上し、さらに精確な切断作業をに
行うことが可能である。
【0067】また、切断作業に際し、切断刃が目印案内
孔に入ることによりリードフレームの切断抵抗が軽減さ
れるので、リードフレームの屈曲変形が低減され、封止
樹脂のリードフレームからの剥離を防止できる。
【0068】よって、高精度、且つ円滑な切断作業が可
能であり、封止樹脂の剥離が可及的に防止される、高品
質の半導体装置を製造できるリードフレームが得られ
る。
【図面の簡単な説明】
【図1】本発明に関わるリードフレームの実施例を示す
半導体装置の一部切り欠き断面を含む側面図。
【図2】図1に示す半導体装置の底面図。
【図3】本発明に関わるリードフレームの実施例を示す
平面図。
【図4】(a)および(b)は図3に示すリードフレームの
A−A線断面図、およびB−B線断面図。
【図5】(a)、(b)、(c)は、本発明に関わるリードフ
レームを使用した半導体装置の製造方法の実施例を示す
概念的な横断面図。
【図6】(a)および(b)は、従来のリードフレームを使
用した半導体装置の一部切り欠き断面を含む側面図、お
よびリードフレーム集合体の外周部の半導体装置の底面
図。
【図7】(a)および(b)は従来の異なる半導体装置のサ
イズとリードパターンのリードフレーム上の樹脂封止体
を示す概念的な平面図。
【図8】従来のリードフレームを示す平面図。
【符号の説明】
1…半導体装置、 2…単位フレーム、 2b…タブ(半導体チップ搭載域)、 2r…リード、 4…封止樹脂、 5…リードフレーム、 5c…切断スリット(スリット)、 5j…樹脂ロック孔(樹脂ロック部)、 5k…目印案内孔、 5m…切断目印(目印部)、 6…タイバー、 6o…外周タイバー(外周部)、 7…単位フレーム集合体、 8…樹脂封止体(樹脂封止領域)、 9…半導体チップ、 d…切断線。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 矩形の平面形状を呈するとともに各辺に
    半導体チップ搭載域を囲む態様でリードを有して一つの
    半導体装置を構成する単位フレームを、タイバーを介し
    て連結し複数個集合してマトリックス状に構成され、半
    導体チップを設置後一括して樹脂封止され、前記タイバ
    ーおよび外周部が切断されることにより各半導体装置が
    製造される単位フレーム集合体を備えるリードフレーム
    であって、 樹脂封止領域内における前記単位フレーム集合体の外方
    部に前記単位フレーム集合体切断線の延長上の切断線に
    沿うスリットを具えることを特徴とするリードフレー
    ム。
  2. 【請求項2】 前記樹脂封止領域内における外方との境
    界域に、前記延長上の切断線を含みまたは近接するとと
    もに、前記スリットと連通または近接して封止樹脂が充
    填される樹脂ロック部を具えることを特徴とする請求項
    1記載のリードフレーム。
  3. 【請求項3】 前記樹脂封止領域に近接し、前記単位フ
    レーム集合体の切断線を示すように形成される目印部
    と、 前記目印部の外方に隣接して形成される目印案内孔とを
    具えることを特徴とする請求項1又は請求項2記載のリ
    ードフレーム。
JP2001027146A 2001-02-02 2001-02-02 リードフレーム Expired - Fee Related JP3634757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001027146A JP3634757B2 (ja) 2001-02-02 2001-02-02 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001027146A JP3634757B2 (ja) 2001-02-02 2001-02-02 リードフレーム

Publications (2)

Publication Number Publication Date
JP2002231872A true JP2002231872A (ja) 2002-08-16
JP3634757B2 JP3634757B2 (ja) 2005-03-30

Family

ID=18891849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027146A Expired - Fee Related JP3634757B2 (ja) 2001-02-02 2001-02-02 リードフレーム

Country Status (1)

Country Link
JP (1) JP3634757B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임
KR100473338B1 (ko) * 2002-05-16 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
US7312561B2 (en) 2004-04-21 2007-12-25 Canon Kabushiki Kaisha Electron-emitting device, electron source, and method for manufacturing image displaying apparatus
CN100438010C (zh) * 2001-12-21 2008-11-26 三星Techwin株式会社 引线框带和制造使用引线框带的半导体封装的方法
JP2009188150A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd リードフレームおよびそれを用いた回路装置の製造方法
JP2011091326A (ja) * 2009-10-26 2011-05-06 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2012114115A (ja) * 2010-11-19 2012-06-14 Mitsui High Tec Inc リードフレームとそれを用いた半導体装置の製造方法
JP2015092627A (ja) * 2015-01-22 2015-05-14 株式会社三井ハイテック リードフレーム
WO2016084815A1 (ja) * 2014-11-25 2016-06-02 日東電工株式会社 光電気混載基板およびその製法
JP2016105160A (ja) * 2014-11-25 2016-06-09 日東電工株式会社 光電気混載基板およびその製法
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438010C (zh) * 2001-12-21 2008-11-26 三星Techwin株式会社 引线框带和制造使用引线框带的半导体封装的方法
KR100473338B1 (ko) * 2002-05-16 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법
KR20050004059A (ko) * 2003-07-02 2005-01-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 리드 프레임
US7312561B2 (en) 2004-04-21 2007-12-25 Canon Kabushiki Kaisha Electron-emitting device, electron source, and method for manufacturing image displaying apparatus
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
JP2009188150A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd リードフレームおよびそれを用いた回路装置の製造方法
JP2011091326A (ja) * 2009-10-26 2011-05-06 Mitsui High Tec Inc リードフレーム及び半導体装置の中間製品
JP2012114115A (ja) * 2010-11-19 2012-06-14 Mitsui High Tec Inc リードフレームとそれを用いた半導体装置の製造方法
WO2016084815A1 (ja) * 2014-11-25 2016-06-02 日東電工株式会社 光電気混載基板およびその製法
JP2016105160A (ja) * 2014-11-25 2016-06-09 日東電工株式会社 光電気混載基板およびその製法
CN107209324A (zh) * 2014-11-25 2017-09-26 日东电工株式会社 光电混合基板及其制法
US10295769B2 (en) 2014-11-25 2019-05-21 Nitto Denko Corporation Opto-electric hybrid board and method of manufacturing same
JP2015092627A (ja) * 2015-01-22 2015-05-14 株式会社三井ハイテック リードフレーム
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法

Also Published As

Publication number Publication date
JP3634757B2 (ja) 2005-03-30

Similar Documents

Publication Publication Date Title
JP3444410B2 (ja) リードフレームおよび半導体装置の製造方法
JP3547704B2 (ja) リードフレーム及び半導体装置
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US7019388B2 (en) Semiconductor device
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
KR100878939B1 (ko) 반도체 장치
KR101160694B1 (ko) 반도체장치의 제조 방법
US20040058478A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3634757B2 (ja) リードフレーム
JP2003332513A (ja) 半導体装置およびその製造方法
US20050001292A1 (en) Semiconductor device and lead frame
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP3877409B2 (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
US20100244209A1 (en) Circuit device and method for manufacturing the same
JPH11176856A (ja) 半導体装置の製造方法
JP4887346B2 (ja) 半導体装置
US20220077052A1 (en) Qfn semiconductor package, semiconductor package and lead frame
JPH08172153A (ja) 半導体装置のリード加工方法及びリード加工用金型
JP5086315B2 (ja) 半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041224

R150 Certificate of patent or registration of utility model

Ref document number: 3634757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees