JP2011091326A - リードフレーム及び半導体装置の中間製品 - Google Patents

リードフレーム及び半導体装置の中間製品 Download PDF

Info

Publication number
JP2011091326A
JP2011091326A JP2009245603A JP2009245603A JP2011091326A JP 2011091326 A JP2011091326 A JP 2011091326A JP 2009245603 A JP2009245603 A JP 2009245603A JP 2009245603 A JP2009245603 A JP 2009245603A JP 2011091326 A JP2011091326 A JP 2011091326A
Authority
JP
Japan
Prior art keywords
outer frame
lead frame
circuit pattern
semiconductor device
pattern group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009245603A
Other languages
English (en)
Other versions
JP5529494B2 (ja
Inventor
Keiji Takai
啓次 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2009245603A priority Critical patent/JP5529494B2/ja
Priority to US12/911,212 priority patent/US8258608B2/en
Priority to TW099136440A priority patent/TWI483367B/zh
Publication of JP2011091326A publication Critical patent/JP2011091326A/ja
Application granted granted Critical
Publication of JP5529494B2 publication Critical patent/JP5529494B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】外枠の樹脂剥離を抑制するリードフレーム及び半導体装置の中間製品を提供する。
【解決手段】リードフレーム材１１に、半導体素子搭載領域１２の周囲に複数の上側端子部１３を有する単位リードフレーム１４を一列又は多列に備えた回路パターン群１５と、回路パターン群１５を隙間を有して囲む外枠１６とを形成した後、単位リードフレーム１４毎に半導体素子１７を搭載し必要な配線を行い、半導体素子１７が搭載された回路パターン群１５の全体と、外枠１６の一部とを上面側から樹脂１８で封止し、更に下面側からエッチングをして回路パターン群１５の上側端子部１３に連接する下側端子部１９を形成して半導体装置２０を製造するために用いるリードフレーム１０であって、回路パターン群１５と外枠１６とを有し、外枠１６の内側は平面視して凹凸形状となって、樹脂１８と外枠１６との接合を強化する。
【選択図】図１

Description

本発明は、半導体装置の製造に用いるリードフレームとそのリードフレームを用いる半導体装置の中間製品に関する。
半導体装置の製造には、製造コストの低減が求められ、例えば、特許文献１では、樹脂テープや粘着テープ等を用いることなく半導体装置を安価に製造する方法が提案されている。
特許文献１の半導体装置の製造方法では、まず、リードフレーム材の上面側のワイヤボンディング部、外枠の一部又は全部、及び下面側の外部接続端子部に貴金属めっき層を形成し、リードフレーム材の上面側のハーフエッチング加工を行っている。そして、半導体素子を搭載した後、ワイヤボンディングを行い、上面側を樹脂封止し、次に、下面側のエッチング加工を行って、外部接続端子部を突出及び独立させ、半導体装置を製造している。
特開２００１−２４１３５号公報
しかしながら、特許文献１の半導体装置の製造方法においては、外枠の表面に、レジスト膜としてめっき層を形成しており、めっき層は樹脂との密着性（接合性）が悪いので、外枠が、樹脂から剥離しやすいという問題があった。このため、半導体装置の中間製品の不良品が発生しやすく、樹脂から外枠が剥離しないように、半導体装置の中間製品の搬送等の取り扱いには、特に注意が必要であった。
本発明は、かかる事情に鑑みてなされるもので、外枠の樹脂からの剥離を防止するリードフレーム及び半導体装置の中間製品を提供することを目的とする。
前記目的に沿う本発明に係るリードフレームは、リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とを形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の一部とを上面側から樹脂で封止し、更に下面側からエッチングをして前記回路パターン群の前記上側端子部に連接する下側端子部を形成して半導体装置を製造するために用いるリードフレームであって、前記外枠の内側は平面視して凹凸形状となって、前記樹脂と前記外枠との接合を強化する。
本発明に係るリードフレームにおいて、前記外枠に形成された凹凸形状は、前記回路パターン群に向かって延設されたＴ字形状の内側突出部を備えているのが好ましい。
本発明に係るリードフレームにおいて、前記外枠に形成された凹凸形状は、外側に向かって形成されたＴ字形状の窪み部を備えているのが好ましい。
本発明に係るリードフレームにおいて、前記外枠の内側角部にも、平面視して凹凸形状を有するのが好ましい。
本発明に係るリードフレームにおいて、前記内側角部に形成されている凹凸形状は、平面視して階段状となっているのが好ましい。
前記目的に沿う本発明に係る半導体装置の中間製品は、リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とを形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の一部とを上面側から樹脂で封止した半導体装置の中間製品であって、前記外枠の内側は平面視して凹凸形状となって、前記樹脂と前記外枠との接合を強化している。
本発明に係る半導体装置の中間製品において、前記外枠に形成された凹凸形状は、前記回路パターン群に向かって延設されたＴ字形状の内側突出部を備えているのが好ましい。
本発明に係る半導体装置の中間製品において、前記外枠に形成された凹凸形状は、外側に向かって形成されたＴ字形状の窪み部を備えているのが好ましい。
本発明に係る半導体装置の中間製品において、前記外枠の内側角部にも、平面視して凹凸形状を有するのが好ましい。
本発明に係る半導体装置の中間製品において、前記内側角部に形成されている凹凸形状は、平面視して階段状となっているのが好ましい。
請求項１〜５記載のリードフレーム、及び請求項６〜１０記載の半導体装置の中間製品は、外枠の内側が平面視して凹凸形状となっているので、リードフレーム材が露出する凹凸形状の側面によって、樹脂とリードフレーム材の接触面積が増え、樹脂と外枠の密着性が向上するため、半導体装置の中間製品の樹脂剥れを防止し、半導体装置の中間製品の搬送等の取り扱いが容易になると共に、半導体装置の中間製品の不良品の発生を低減することができる。
本発明の一実施の形態に係るリードフレームの平面図である。 同リードフレームの一部拡大平面図である。 本発明の一実施の形態に係る半導体装置の中間製品の説明図である。 （Ａ）、（Ｂ）は同半導体装置の中間製品の一部拡大平面図である。 （Ａ）〜（Ｇ）は本発明の一実施の形態に係るリードフレームの製造方法の説明図である。 （Ａ）は本発明の一実施の形態に係る半導体装置の中間製品の製造方法の説明図であり、（Ｂ）、（Ｃ）は半導体装置の製造方法の説明図である。 （Ａ）、（Ｂ）は本発明の一実施の形態に係る半導体装置の中間製品の変形例を示す説明図である。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図１、図２、図６に示すように、本発明の一実施の形態に係るリードフレーム１０は、銅又は銅合金からなるリードフレーム材１１に第１回目のエッチングにより、半導体素子搭載領域１２の周囲に複数の上側端子部１３を有する単位リードフレーム１４を多列に備えた回路パターン群１５と、回路パターン群１５を隙間を有して囲む外枠１６とを形成した後、単位リードフレーム１４毎に半導体素子１７を搭載し必要な配線を行い、更に半導体素子１７が搭載された回路パターン群１５の全体と、外枠１６の一部とを上面側から樹脂１８で封止し、更に下面側から第２回目のエッチングをして回路パターン群１５の上側端子部１３に連接する下側端子部１９を形成して半導体装置２０を製造するために用いられる。
図１に示すように、リードフレーム１０は、半導体装置２０を製造する工程の途中で形成され、第１回目のエッチングにより形成された回路パターン群１５と、回路パターン群１５を囲む外枠１６とを有している。
そして、横並びに配置された複数（本実施の形態では４つ）のリードフレーム１０を有して、リードフレーム集合体２１が形成されている。
外枠１６は、４方から回路パターン群１５を囲むように形成され、外枠１６の内側は、平面視して、凹凸形状であり、４隅の内側角部には、平面視して階段状の内隅領域２２〜２５がそれぞれ設けられている（図２参照）。
更に、外枠１６の内側直線部（隣り合う内隅領域２２〜２５の間の領域）には、それぞれ回路パターン群１５に向かって延設された複数（例えば３〜１５個の範囲で、本実施の形態では６個）のＴ字状の内側突出部２６と、外側に向かって形成された複数（例えば３〜１５個の範囲で、本実施の形態では７個）のＴ字形状の窪み部２７が設けられている。
このように、内隅領域２２〜２５、内側突出部２６及び窪み部２７を設けることにより、外枠１６の内側は凹凸形状となり、リードフレ−ム材１１の露出した部分の表面積が広くなるので、樹脂１８とリードフレーム材１１は、接触面積が増え、密着性が向上する。
内側突出部２６は、Ｔ字状の頭部の幅広領域を、横長の長方形にして形成することができるが、本実施の形態のように上側（突出側）左右の角部に丸みを持たせてもよい。窪み部２７は、本実施の形態では、Ｔ字状の頭部の幅広領域は、平面視して、横長の長方形である（図２参照）。
内側突出部２６と窪み部２７は、交互に形成され、外枠１６の内側は、内側突出部２６、窪み部２７、及び階段状の内隅領域２２〜２５によって、凹凸形状となっている。
図５（Ｇ）に示すように、外枠１６は、リードフレーム材１１と、リードフレーム材１１の上面及び下面にそれぞれ設けられためっき層２８、２９とを有している。
めっき層２８は、リードフレーム材１１の上側の表面に下地めっきの一例であるＮｉめっきをなし、その上に貴金属めっきとしてＰｄめっき、更に、その上にＡｕめっきをなして形成することや、下地Ｎｉめっきの上にＡｕめっきをなした２層構造で形成することができる。
また、めっき層２９は、リードフレーム材１１の下側の表面に下地めっきの一例であるＮｉめっきをなし、その下にＰｄめっき、更に、その下にＡｕめっきをなして形成することや、Ｎｉめっき又はＳｎめっきの１層構造により形成することや、あるいは下地Ｎｉめっきの下にＡｕめっきをなして２層構造により形成することができる。
回路パターン群１５は、複数（本実施の形態では、４行４列に配置された合計１６個）の単位リードフレーム１４を備えている。
単位リードフレーム１４には、中央に半導体素子１７を搭載する半導体素子搭載領域１２が設けられ、半導体素子搭載領域１２の周囲に、半導体素子１７と電気的に接続される複数の上側端子部１３が配置されている。
半導体素子搭載領域１２は、エッチングによって略半分の厚みとなったリードフレーム材１１（例えば３０〜５５％の厚みがエッチングされている）と、リードフレーム材１１の下面に設けられためっき層２９とによって形成されている。
上側端子部１３は、上向きに突出するリードフレーム材１１によって形成されている。
また、リードフレーム材１１の上側端子部１３が形成された領域の上面及び下面には、めっき層２８、２９がそれぞれ設けられている（図５（Ｇ）参照）。
図３、図４（Ａ）、（Ｂ）に示すように、本発明の一実施の形態に係る半導体装置の中間製品３５は、リードフレーム１０が更に半導体装置２０の製造工程を経ることによって形成され、半導体素子搭載領域１２に半導体素子１７を搭載した回路パターン群１５と、その回路パターン群１５を囲んで配置された外枠１６とを有している。また、半導体装置の中間製品３５は、半導体素子１７を搭載した回路パターン群１５の全体と、外枠１６の内側領域とが上側から樹脂１８によって封止されている。なお、樹脂１８は、図３、図４（Ａ）において、２点鎖線で記載している。
そして、半導体素子１７は、めっき層２８を介して、ボンディングワイヤ３６により、上側端子部１３に電気的に接続されている。
ここで、めっきは、一般的に、樹脂との接着（密着）強度が弱いが、階段状の内隅領域２２〜２５、内側突出部２６、及び窪み部２７を設けて、外枠１６の内側を凹凸形状にすることで、外枠１６の内側側面に露出したリードフレーム材１１の表面積が広くなり、樹脂１８とリードフレーム材１１との接触面積を増加させ、樹脂１８と外枠１６の密着性を強化して、外枠１６の樹脂１８からの剥離を抑制できることが実験によって確認された。
また、半導体装置の中間製品３５を複数（本実施の形態では４つ）連結して、半導体装置の中間製品集合体３７が形成されている。
次に、リードフレーム１０を用いた半導体装置２０の製造方法について説明する。
図５（Ａ）〜（Ｃ）に示すように、板状のリードフレーム材１１の上面及び下面にレジスト膜４１、４２をそれぞれ形成し、露光及び現像を行って、レジスト膜４１、４２にそれぞれ複数の開口部４３、４４を設けると共に、外枠形成領域４５の上面及び下面に配置されたレジスト膜４１、４２の一部を取除く。
なお、開口部４３は、上側端子部１３の形成領域に、開口部４４は、下側端子部１９（上側端子部１３の下側）及び半導体素子搭載領域１２の形成領域にそれぞれ設けられる。
次に、図５（Ｄ）に示すように、外枠形成領域４５の上面と開口部４３、及び外枠形成領域４５の下面と開口部４４に、めっき層２８、２９をそれぞれ形成する。ここで、外枠形成領域４５に設けられためっき層２８は、内側が、内隅領域２２〜２５、内側突出部２６、及び窪み部２７を形成すべく、平面視して凹凸形状となっている。
図５（Ｅ）、（Ｆ）に示すように、リードフレーム材１１の下面にレジスト膜４６を形成した後、リードフレーム材１１の上面側を、めっき層２８をエッチングマスクとしてリードフレーム材１１の厚みの略半分まで、エッチング（第１回目のエッチング）し、上側端子部１３と外枠１６を突出させる。
なお、エッチングされるリードフレーム材１１の略半分の厚みとは、例えば３０〜５５％の範囲であり、この範囲は、リードフレーム材１１の板厚の変化や、アスペクト比等の影響により生じるエッチングの誤差等からもたらされる。
そして、図５（Ｇ）に示すように、リードフレーム材１１からレジスト膜４６を取除いて、単位リードフレーム１４の形成と共に、１６個の単位リードフレーム１４からなる回路パターン群１５と、外枠１６とを設けたリードフレーム１０が形成される。
これにより、外枠１６には、リードフレーム材１１が露出した側面を有する内隅領域２２〜２５、内側突出部２６、及び窪み部２７が形成される。
図６（Ａ）に示すように、複数の上側端子部１３によって囲まれた半導体素子搭載領域１２に半導体素子１７を搭載し、ボンディングワイヤ３６によって配線（ワイヤボンディング）を行って、半導体素子１７と上側端子部１３とを、めっき層２８を介して、電気的に接続し、外枠１６の一部（内側領域）と、半導体素子１７を搭載した回路パターン群１５とを含んだ領域を、上面側から樹脂１８によって樹脂封止して、半導体装置の中間製品３５が形成される。
このとき、外枠１６には、内側側面にリードフレーム材１１が露出した内隅領域２２〜２５、内側突出部２６、及び窪み部２７が設けられているので、樹脂１８とリードフレーム１０の密着性は強固になっている。
そして、図６（Ｂ）、（Ｃ）に示すように、半導体装置の中間製品３５の下面側を、めっき層２９をエッチングマスクとしてエッチング（第２回目のエッチング）し、上側端子部１３の下部に連接する下側端子部１９と、半導体素子搭載領域１２の突出及び独立を行う。
更に、刃物の一例であるダイサーによって隣り合った各単位リードフレーム１４の間及び外枠１６と各単位リードフレーム１４の間を切断分離して個々の半導体装置２０が製造される。なお、１つの単位リードフレーム１４につき、１つの半導体装置２０が製造される。
以上、本発明の実施の形態を説明したが、本発明は、上記した形態に限定されるものでなく、要旨を逸脱しない条件の変更等は全て本発明の適用範囲である。
例えば、外枠は、内側突出部と窪み部を交互に設けて形成されることに限定されず、内側突出部、あるいは、窪み部を連続して設けてもよく、図７（Ａ）に示すように、内側突出部３８のみを設けた外枠４０ａにすることや、図７（Ｂ）に示すように、窪み部３９のみを設けた外枠４０ｂにすることができる。
また、外枠の内側４隅に、階段状の内隅領域を設ける代わりに、内側突出部を設けることや、図７（Ｂ）に示すように窪み部３９を設けてもよい。
そして、内側突出部及び窪み部は、平面視してＴ字形状でなく、他の形状例えば、矢印形状に形成することもできる。
更に、回路パターン群には、単位リードフレームを一列だけ配置することができる。
そして、めっきの原料については、Ｎｉ、Ｐｄ、Ａｕ、Ｓｎを例として挙げたが、その他の耐エッチング性を備えた原料を用いることができる。
１０：リードフレーム、１１：リードフレーム材、１２：半導体素子搭載領域、１３：上側端子部、１４：単位リードフレーム、１５：回路パターン群、１６：外枠、１７：半導体素子、１８：樹脂、１９：下側端子部、２０：半導体装置、２１：リードフレーム集合体、２２〜２５：内隅領域、２６：内側突出部、２７：窪み部、２８、２９：めっき層、３５：半導体装置の中間製品、３６：ボンディングワイヤ、３７：半導体装置の中間製品集合体、３８：内側突出部、３９：窪み部、４０ａ、４０ｂ：外枠、４１、４２：レジスト膜、４３、４４：開口部、４５：外枠形成領域、４６：レジスト膜

Claims (10)

  1. リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とを形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の一部とを上面側から樹脂で封止し、更に下面側からエッチングをして前記回路パターン群の前記上側端子部に連接する下側端子部を形成して半導体装置を製造するために用いるリードフレームであって、
    前記外枠の内側は平面視して凹凸形状となることを特徴とするリードフレーム。
  2. 請求項１記載のリードフレームにおいて、前記外枠に形成された凹凸形状は、前記回路パターン群に向かって延設されたＴ字形状の内側突出部を備えていることを特徴とするリードフレーム。
  3. 請求項１又は２記載のリードフレームにおいて、前記外枠に形成された凹凸形状は、外側に向かって形成されたＴ字形状の窪み部を備えていることを特徴とするリードフレーム。
  4. 請求項１〜３のいずれか１記載のリードフレームにおいて、前記外枠の内側角部にも、平面視して凹凸形状を有することを特徴とするリードフレーム。
  5. 請求項４記載のリードフレームにおいて、前記内側角部に形成されている凹凸形状は、平面視して階段状となっていることを特徴とするリードフレーム。
  6. リードフレーム材に、半導体素子搭載領域の周囲に複数の上側端子部を有する単位リードフレームを一列又は多列に備えた回路パターン群と、該回路パターン群を隙間を有して囲む外枠とを形成した後、前記単位リードフレーム毎に半導体素子を搭載し必要な配線を行い、前記半導体素子が搭載された前記回路パターン群の全体と、前記外枠の一部とを上面側から樹脂で封止した半導体装置の中間製品であって、
    前記外枠の内側は平面視して凹凸形状となっていることを特徴とする半導体装置の中間製品。
  7. 請求項６記載の半導体装置の中間製品において、前記外枠に形成された凹凸形状は、前記回路パターン群に向かって延設されたＴ字形状の内側突出部を備えていることを特徴とする半導体装置の中間製品。
  8. 請求項６又は７記載の半導体装置の中間製品において、前記外枠に形成された凹凸形状は、外側に向かって形成されたＴ字形状の窪み部を備えていることを特徴とする半導体装置の中間製品。
  9. 請求項６〜８のいずれか１記載の半導体装置の中間製品において、前記外枠の内側角部にも、平面視して凹凸形状を有することを特徴とする半導体装置の中間製品。
  10. 請求項９記載の半導体装置の中間製品において、前記内側角部に形成されている凹凸形状は、平面視して階段状となっていることを特徴とする半導体装置の中間製品。
JP2009245603A 2009-10-26 2009-10-26 リードフレーム Active JP5529494B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009245603A JP5529494B2 (ja) 2009-10-26 2009-10-26 リードフレーム
US12/911,212 US8258608B2 (en) 2009-10-26 2010-10-25 Lead frame and intermediate product of semiconductor device
TW099136440A TWI483367B (zh) 2009-10-26 2010-10-26 導線框及半導體裝置之中間產物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009245603A JP5529494B2 (ja) 2009-10-26 2009-10-26 リードフレーム

Publications (2)

Publication Number Publication Date
JP2011091326A true JP2011091326A (ja) 2011-05-06
JP5529494B2 JP5529494B2 (ja) 2014-06-25

Family

ID=43897679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009245603A Active JP5529494B2 (ja) 2009-10-26 2009-10-26 リードフレーム

Country Status (3)

Country Link
US (1) US8258608B2 (ja)
JP (1) JP5529494B2 (ja)
TW (1) TWI483367B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY170920A (en) 2010-11-02 2019-09-17 Carsem M Sdn Bhd Leadframe package with recessed cavity for led
CN103579162A (zh) * 2012-07-20 2014-02-12 台湾道康宁股份有限公司 引线框组合件及其引线框与切割方法
US20140020926A1 (en) * 2012-07-20 2014-01-23 Dow Corning Taiwan Inc. Lead frame, lead frame assembly and method of cutting lead frame assembly
DE102012109156A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von elektrischen Bauteilen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119950A (ja) * 1985-11-19 1987-06-01 Nec Corp 半導体装置用リ−ドフレ−ム
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2002231872A (ja) * 2001-02-02 2002-08-16 Mitsui High Tec Inc リードフレーム
JP2008182240A (ja) * 2007-01-24 2008-08-07 Asm Technology Singapore Pte Ltd インターロック構造を備えたチップキャリア

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
CN1204790C (zh) * 2000-12-27 2005-06-01 松下电器产业株式会社 引线框及其制造方法和导热性基板的制造方法
US6507114B2 (en) * 2001-01-30 2003-01-14 Micron Technology, Inc. BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
KR101254524B1 (ko) * 2004-11-02 2013-04-19 스미토모 베이클라이트 가부시키가이샤 에폭시 수지 조성물 및 반도체 장치
DE112006003809T5 (de) * 2006-03-29 2009-02-12 Murata Mfg. Co., Ltd., Nagaokakyo-shi Zusammengesetztes Substrat und Verfahren zum Herstellen eines zusammengesetzten Substrats
CN101449371B (zh) * 2006-05-30 2010-09-29 国产电机株式会社 树脂密封型半导体器件以及用该半导体器件的电子装置
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5349340B2 (ja) * 2008-02-12 2013-11-20 三菱製紙株式会社 エッチング方法
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8008758B1 (en) * 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
CN102177579A (zh) * 2008-11-05 2011-09-07 株式会社三井高科技 半导体装置及其制造方法
JP2011060934A (ja) * 2009-09-09 2011-03-24 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119950A (ja) * 1985-11-19 1987-06-01 Nec Corp 半導体装置用リ−ドフレ−ム
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2002231872A (ja) * 2001-02-02 2002-08-16 Mitsui High Tec Inc リードフレーム
JP2008182240A (ja) * 2007-01-24 2008-08-07 Asm Technology Singapore Pte Ltd インターロック構造を備えたチップキャリア

Also Published As

Publication number Publication date
TW201125093A (en) 2011-07-16
US8258608B2 (en) 2012-09-04
TWI483367B (zh) 2015-05-01
JP5529494B2 (ja) 2014-06-25
US20110095405A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
US9735106B2 (en) Semiconductor lead frame, semiconductor package, and manufacturing method thereof
TWI668826B (zh) Lead frame, semiconductor device
JP2006210807A (ja) 半導体装置の製造方法
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
JP2009135417A (ja) 半導体素子搭載用基板の製造方法
US10276478B2 (en) Lead frame
JP5529494B2 (ja) リードフレーム
JP2018200994A (ja) リードフレーム及びその製造方法
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
TWI636541B (zh) 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法
JP2000150702A (ja) 半導体装置の製造方法
WO2010061826A1 (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
JP2008103550A (ja) 半導体装置
JP6326647B2 (ja) 半導体素子搭載用リードフレーム及びその製造方法
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP6328741B2 (ja) 半導体装置
JP2012253234A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
JP2012182179A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6476492B2 (ja) リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250