JP6413935B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6413935B2
JP6413935B2 JP2015114635A JP2015114635A JP6413935B2 JP 6413935 B2 JP6413935 B2 JP 6413935B2 JP 2015114635 A JP2015114635 A JP 2015114635A JP 2015114635 A JP2015114635 A JP 2015114635A JP 6413935 B2 JP6413935 B2 JP 6413935B2
Authority
JP
Japan
Prior art keywords
island
mold resin
semiconductor element
mold
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015114635A
Other languages
English (en)
Other versions
JP2017005009A (ja
Inventor
真理子 藤枝
真理子 藤枝
大佳 國枝
大佳 國枝
今井 博和
今井  博和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015114635A priority Critical patent/JP6413935B2/ja
Publication of JP2017005009A publication Critical patent/JP2017005009A/ja
Application granted granted Critical
Publication of JP6413935B2 publication Critical patent/JP6413935B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、アイランドの一面側に半導体素子を搭載し、半導体素子とともにアイランドの両板面側をモールド樹脂で封止してなる半導体装置およびその製造方法に関する。
従来、この種の半導体装置としては、一面と他面とが表裏の板面の関係にある板状のアイランドと、アイランドの一面に搭載された半導体素子と、半導体素子とともにアイランドの一面側およびアイランドの他面側を封止するモールド樹脂と、を備えたものが提案されている(特許文献1参照)。
このような半導体装置は、アイランドの表裏両板面側がモールド樹脂で封止されているため、いわゆるフルモールドタイプと呼ばれている。
特開平2−271648号公報
ところで、このフルモールドタイプの半導体装置においては、モールド樹脂について、アイランドの他面側の部分の厚さがアイランドの一面側の部分の厚さよりも薄くされている。これは、半導体素子とは反対側のアイランドの他面側から放熱を行うことや、アイランド自体にヒートシンク機能を持たせるべくアイランドを厚くすること等の理由によるものである。
このような場合、モールド樹脂のうち半導体素子を封止するアイランドの一面側の部分は、比較的厚いため、モールド樹脂に起因する半導体素子への応力も大きくなりやすい。そのため、半導体素子とモールド樹脂との剥離や、当該応力による半導体素子の特性変動などが懸念される。
また、モールド樹脂は、通常、トランスファーモールド法により成形されるが、アイランドの一面側と他面側とでモールド樹脂の厚さが大きく異なると、樹脂成形時におけるモールド樹脂の流動断面積の差も大きくなる。そうすると、樹脂成形時において、アイランドの一面側と他面側とでモールド樹脂の流速差が大きくなり、モールド樹脂においてボイドの発生が起こりやすくなる。
本発明は、上記問題に鑑みてなされたものであり、フルモールドタイプの半導体装置において、モールド樹脂による半導体素子への応力を低減しつつ、モールド樹脂におけるボイド発生を抑制するのに適した構成を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の板面の関係にある板状のアイランド(10)と、アイランドの一面に搭載された半導体素子(20)と、半導体素子とともにアイランドの一面側およびアイランドの他面側を封止するモールド樹脂(30)と、を備え、
アイランドの一面側からの平面視にて、モールド樹脂のうちアイランドの一面側に位置する部位(31)の表面(31a)において、半導体素子の投影領域(R1)の少なくとも一部に、凹部(33)が設けられおり、
モールド樹脂のうち該モールド樹脂を成形する際の金型のゲート側の部位をゲート部(30a)とし、金型のエアベント側の部位をエアベント部(30b)として、凹部は、ゲート部およびエアベント部の両側において投影領域の外側に延びると共に、ゲート部側に延びた部分がエアベント部側に延びた部分よりも長いことを特徴とする。
それによれば、モールド樹脂のうちアイランドの一面側にて半導体素子上に存在する部位は、凹部の分、減量されたものになるため、モールド樹脂に起因する半導体素子への応力が抑制される。
また、モールド樹脂のうちアイランドの一面側に位置する部位は、凹部の部分では厚さが薄くなるため、アイランドの一面側と他面側とで、樹脂成形時におけるモールド樹脂の流動断面積の差が小さくなる。そのため、樹脂成形時におけるアイランド両板面でのモールド樹脂の流速差が低減され、モールド樹脂におけるボイド発生を抑制しやすくなる。
よって、本発明によれば、モールド樹脂による半導体素子への応力を低減しつつ、モールド樹脂におけるボイド発生を抑制するのに適した構成を実現することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる半導体装置を示す概略断面図である。 図1中のアイランドの一面側からの平面視による概略平面図である。 本発明の第2実施形態にかかる半導体装置を示す概略断面図である。 図3中のアイランドの一面側からの平面視による概略平面図である。 本発明の第3実施形態にかかる半導体装置を示す概略断面図である。 本発明の第4実施形態にかかる半導体装置を示す概略断面図である。 本発明の第5実施形態にかかる半導体装置をアイランドの一面側からの平面視により示す概略平面図である。 本発明の第6実施形態にかかる半導体装置をアイランドの一面側からの平面視により示す概略平面図である。 本発明の他の実施形態にかかる半導体装置を示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1、図2を参照して述べる。この半導体装置S1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態の半導体装置S1は、大きくは、一面11と他面12とが表裏の板面の関係にある板状のアイランド10と、アイランド10の一面11に搭載された半導体素子20と、これらを封止するモールド樹脂30と、を備えて構成されている。
アイランド10は、本実施形態では、リードフレーム100のアイランド10として構成されている。リードフレーム100は、一面と他面とが表裏の板面の関係にある板状をなすもので、素子搭載部としてのアイランド10、および、外部との接続用をなすリード端子13を有するものである。
ここで、アイランド10の一面11、および、リード端子13の一面14は、ともにリードフレーム100の一面に相当し、アイランド10の他面12、および、リード端子13の他面15は、ともにリードフレーム100の他面に相当する。
そして、ここでは、アイランド10の一面11がチップ搭載用の搭載面とされ、リード端子13の一面14がワイヤボンディング面とされている。また、本実施形態では、図1に示されるように、アイランド10の一面11とリード端子13の一面14とは同一平面にあり、同一高さとされている。
また、ここでは、アイランド10は、矩形板状をなす。アイランド10は、リード端子13と同じ板厚であってもよいが、ヒートシンクとしての機能(蓄熱機能)を持たせるために、ここではリード端子13よりも板厚が大きいものとされている。
このようなアイランド10およびリード端子13を有するリードフレーム100は、Cuなどの通常のリードフレーム材料からなるものであり、1枚の板材をプレスやエッチング加工する等によって、アイランド10とリード端子13とのパターンを形成したものである。なお、アイランド10とリード端子13とは、タイバーなどで一体に連結された状態でモールド樹脂30に封止された後、リードカットにより分離されるものである。
半導体素子20は、アイランド10の一面11上に、はんだやAg(銀)ペーストあるいは樹脂等よりなる接着剤40を介して接着されている。この半導体素子20は、たとえば、マイコンや制御素子もしくはパワー素子等よりなるもので、図1、図2に示されるように、典型的には矩形板状をなす。
そして、半導体素子20とリード端子13の一面14とは、Au(金)やAl(アルミニウム)あるいはCu(銅)などからなるボンディングワイヤ50を介して結線されており、互いに電気的に接続されている。
モールド樹脂30は、エポキシ樹脂等の熱硬化性樹脂等より構成されるもので、図示しない金型を用いたトランスファーモールド法により成形されている。具体的には、当該金型のゲートよりモールド樹脂30を金型内に注入し、当該金型のエアベントで空気を抜くことにより樹脂成形が行われる。なお、図1、図2のモールド樹脂30には、成形時におけるゲート側の部位であるゲート部30a、および、エアベント側の部位であるエアベント部30bを示してある。
そして、本実施形態では、典型的なフルモールドタイプと同様、モールド樹脂30は、半導体素子20およびボンディングワイヤ50とともに、アイランド10の一面11側およびアイランド10の他面12側を封止している。
また、リード端子13については、ボンディングワイヤ50の接続部側がインナーリードとしてモールド樹脂30に封止され、一部がアウターリードとしてモールド樹脂30より突出している。
なお、図2および以下に述べる各平面図においては、リード端子13においてモールド樹脂30より突出するアウターリードは、図示を省略してある。リード端子13のアウターリードには、図示しないが、外部との接続を行うために、必要に応じて曲げ加工等のリード成形が施されている。
モールド樹脂30は、半導体素子20とアイランド10との積層方向(図1の上下方向)を板厚とする板状をなす。ここで、モールド樹脂30のうちアイランド10の一面11側に位置する部位である一面側樹脂部31は、図1において両矢印に示されるように、アイランド10の一面11よりも上側に位置する部位である。
そして、この一面側樹脂部31を示す両矢印の長さが、そのまま一面側樹脂部31の厚さに相当する。また、モールド樹脂30のうち、アイランド10の一面11側からの平面視にて現れる一面側樹脂部31の表面を、モールド樹脂30の上表面31aとする。
一方、モールド樹脂30のうちアイランド10の他面12側に位置する部位である他面側樹脂部32は、図1において両矢印に示されるように、アイランド10の他面12よりも下側に位置する部位である。そして、この他面側樹脂部32を示す両矢印の長さが、そのまま他面側樹脂部32の厚さに相当する。
[凹部等について]
このような半導体装置S1において、本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面において、半導体素子20の投影領域R1の少なくとも一部に、凹部33が設けられている。
言い換えれば、アイランド10の一面11に直交する方向から半導体装置S1を視たとき、モールド樹脂30の上表面31aに半導体素子20を投影した半導体素子20の投影領域R1には、凹んだ凹部33が設けられている。さらに言えば、アイランド10の一面11側からの平面視にて、上表面31aに位置する凹部33と、モールド樹脂30内部の半導体素子20とが、重なった配置とされている。
図1、図2の例では、凹部33は、平面形状(開口形状)および断面形状が共に矩形の凹部であり、さらに言えば空間形状が直方体をなす凹部である。ここでは、凹部33と半導体素子20とは共に平面矩形であるけれども、その矩形の形状およびサイズが異なるものとされており、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されている。
なお、凹部33の平面形状や平面サイズを適宜変更することにより、半導体素子20の投影領域R1の全体に凹部33が配置されるようにしてもよいことは、もちろんである。このような凹部33については、モールド樹脂30の成形を行う際の金型に、凹部33に対応する凸部を形成しておくことにより、樹脂成形時において形成される。
また、図1、図2に示されるように、凹部33は、モールド樹脂30の上表面31aにて段差をもって凹んだものであり、図1、図2には、凹部33における開口部側の角部33aおよび底部側の角部33bが示してある。ここでは、それぞれの角部33a、33bの平面パターンは、ともに凹部33の開口部、底部に対応した平面矩形のものとされている。
開口部側の角部33aは、上表面31aと凹部33の側面との交差部としての角部であり、底部側の角部33bは、凹部33の側面と底面との交差部としての角部である。また、限定するものではないが、たとえば凹部33の深さは数十μm〜数mm程度とすることができる。
[効果等]
ところで、本実施形態によれば、モールド樹脂30における一面側樹脂部31のうち半導体素子20上に存在する部位は、凹部33の分、減量されたものになるため、モールド樹脂30に起因する半導体素子20への応力が抑制される。
また、モールド樹脂30のうち一面側樹脂部31は、凹部33の部分では厚さが薄くなるため、アイランド10の一面11側と他面12側とで、樹脂成形時におけるモールド樹脂30の流動断面積の差が小さくなる。そのため、樹脂成形時におけるアイランド10の両板面でのモールド樹脂30の流速差が低減され、モールド樹脂30におけるボイド発生を抑制しやすくなる。
よって、本実施形態によれば、モールド樹脂30による半導体素子20への応力を低減しつつ、モールド樹脂30におけるボイド発生を抑制するのに適した構成を実現することができる。
また、本実施形態のようなフルモールドタイプの場合、上述したように、モールド樹脂30について、他面側樹脂部32の厚さが一面側樹脂部31の厚さよりも薄くされている。そのため、通常なら、半導体装置S1は、モールド樹脂30の厚さ方向において装置全体が図1中の上側に凸となるように、反りやすくなる。
しかし、本実施形態では、アイランド10の両板面におけるモールド樹脂30の厚さの差も凹部33によって小さくできるので、上記したモールド樹脂30の厚さ方向における半導体装置S1の反りも抑制しやすくなる、という効果も期待できる。
(第2実施形態)
本発明の第2実施形態にかかる半導体装置S2について、図3、図4を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、凹部33と半導体素子20とは、平面形状および平面サイズが異なり、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されていた(図1、図2参照)。
本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面(つまり上表面31a)に、凹部33が設けられていることは、上記第1実施形態と同様である。
しかし、本実施形態では、図3、図4に示されるように、凹部33は、上表面31aにおける半導体素子20の投影領域R1の全体を含み、当該投影領域R1よりも広い範囲に設けられている。図示例では、凹部33の平面形状は、半導体素子20の投影領域R1よりも一回り大きい矩形をなしている。
モールド樹脂30の上表面31aに凹部33を設ける場合、上述したように凹部33の段差により、凹部33においては開口部側の角部33a、および、底部側の角部33bが存在する。ここで、これらの角部は、凹部33の外郭を構成するものであるが、その形状ゆえにモールド樹脂30において応力が集中しやすい部位である。
これに対して、本実施形態では、凹部33の平面サイズを半導体素子20の投影領域R1全体を包含し、凹部33の外郭が半導体素子20の投影領域R1の外側に位置するものとされている。そのため、凹部33における上記した角部33a、33bも、半導体素子20の投影領域R1の外側に位置することになる。
このようなことから、本実施形態によれば、当該角部33a、33bに集中する応力が半導体素子20に与える影響を極力抑制しやすいものにでき、モールド樹脂30による半導体素子20への応力を低減するという点で好ましい構成が提供される。
(第3実施形態)
本発明の第3実施形態にかかる半導体装置S3について、図5を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、凹部33と半導体素子20とは平面形状および平面サイズが異なり、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されていた(図1、図2参照)。
本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面(つまり上表面31a)に、凹部33が設けられていることは、上記第1実施形態と同様である。
しかし、本実施形態では、図5に示されるように、上表面31aにおける半導体素子20の投影領域R1と凹部33とが同一形状および同一サイズであって、互いの外郭が一致している。図示例では、凹部33の平面形状と半導体素子20の投影領域R1とは、同一の矩形であり、同一の位置にあるものとされている。具体的には、図5中の凹部33の長さL1と半導体素子20の長さL2とが同等の関係とされている。
本実施形態によれば、凹部33における上記した角部33a、33bを、半導体素子20の投影領域R1の外郭に位置するものにでき、上記第2実施形態と同様、当該角部に集中する応力が半導体素子20に与える影響を極力抑制しやすいものにできる。
また、上記第2実施形態のように、凹部33が半導体素子20周辺のボンディングワイヤ等の部分まで重なって配置されていると、それら半導体素子20周辺部を封止するモールド樹脂30の厚さが十分に確保しにくくなる恐れがある。
その点、本実施形態によれば、半導体素子20周辺部を封止するモールド樹脂30の厚さを十分に確保しつつ、モールド樹脂30による半導体素子20への応力を低減するという点で好ましい構成を実現できる。
(第4実施形態)
本発明の第4実施形態にかかる半導体装置S4について、図6を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の断面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、凹部33の断面形状は、深さ方向に幅が均一な矩形、つまり長方形の断面形状をなしていた(図1参照)。これに対して、図6に示されるように、本実施形態の凹部33は、深さ方向に幅が狭くなる台形の断面形状をなしている。
この場合も、上記第1実施形態と同様の凹部33による効果が期待できる。さらに、上記第1実施形態の凹部33の場合、開口部側の角部33aおよび底部側の角部33bは、ともに略直角であったが、本実施形態では、これら角部33a、33bは鈍角であるため、上記第1実施形態に比べて、当該角部に発生する応力集中が緩和され、好ましい。
なお、本実施形態は、凹部33の断面形状を上記の台形としたものであるから、上記第1実施形態以外にも、上記第2実施形態や上記第3実施形態に対しても、組み合わせて適用できることは言うまでもない。
(第5実施形態)
本発明の第5実施形態にかかる半導体装置S5について、図7を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
上記第1実施形態では、上記図2に示されるように平面視した際に、凹部33はモールド樹脂30の上表面31aの内周に収まるサイズであった。これに対して、図7に示されるように、本実施形態の凹部33は、モールド樹脂30の上表面31aにおける対向する両端間を貫通するものとされている。そして、本実施形態の凹部33によっても、上記第1実施形態と同様の効果が期待できる。
ここで、図7の例では、上表面31aにおいて樹脂成形時のモールド樹脂30の流れ方向(つまりゲート部30aからエアベント部30bへ向かう方向)とは直交する方向の両端間を、凹部33が貫通している。しかし、これに限定するものではなく、たとえば、上表面31aにおいて樹脂成形時のモールド樹脂30の流れ方向の両端間を、凹部33が貫通したものであってもよい。
また、図7の例では、凹部33は、半導体素子20の投影領域R1の全体と重なって配置されている。しかし、たとえば、凹部33の幅(図7中の左右方向の幅)を細くすることにより、凹部33が、半導体素子20の投影領域R1の一部と重なって配置されているものとしてもよい。また、本実施形態の凹部33においても、上記第4実施形態のように断面形状を台形としてもよい。
(第6実施形態)
本発明の第6実施形態にかかる半導体装置S6について、図8を参照して述べる。本実施形態は、樹脂成形時のモールド樹脂30の流れ方向の両側にて、凹部33が半導体素子20の投影領域R1の外側へ延びたものとされた構成であれば、上記各実施形態について適用されるものである。
図8に示されるように、凹部33は、上記したモールド樹脂30の流れ方向に沿ってゲート部30a側、および、エアベント部30b側の両側において、投影領域R1の外側へ延びた配置とされている。
ここで、本実施形態では、凹部33の延びる長さは、モールド樹脂30の流れ方向の両側で同等ではなく、エアベント部30b側よりもゲート部30a側の方が長いものとなっている。ゲート部30a側に長い凹部33とすることで、樹脂成形時に、アイランド10の一面11側でのモールド樹脂30の流速をゲート側で減速できるから、上記したアイランド10の両板面での流速差を低減するという点で望ましい。
(他の実施形態)
なお、上記第1実施形態では、上記図1に示したように、アイランド10の一面11とリード端子13の一面14とは同一平面にあり、同一高さとされていた。これに限定するものではなく、たとえば、図9に示されるように、半導体素子20とリード端子13との高さを極力同一としてワイヤボンディング効率を高めるために、ディプレス加工等により、アイランド10の一面11をリード端子13の一面14よりも低くしたものであってもよい。
また、アイランドとしては、上記したリードフレーム100のアイランド10の他面12側に、さらに別体のヒートシンクが、加締め等により設けられたものでもよい。つまり、アイランドは、アイランド10とヒートシンクとの2層構造よりなるものであってもよい。
さらには、アイランドとしては、リード端子13とは別体の材料から形成されたものであってもよく、そのようなものとしては、たとえばヒートシンク、あるいは、セラミック基板やプリント基板等の配線基板などが挙げられる。
また、凹部33の平面形状としては、上記した矩形に限定されるものではなく、たとえば円形や矩形以外の多角形等、あるいは不定形などでもよい。
また、上記実施形態では、半導体素子20を有する半導体装置を示したが、半導体装置としては、加えてチップ抵抗、チップコンデンサ等の受動部品がモールド樹脂30内に封止された構成であってもよい。
また、半導体装置としては、板状のアイランド10の一面11に半導体素子20を搭載し、半導体素子20とともにアイランド10の両板面側をモールド樹脂30で封止してなる、フルモールドタイプの構成を有するものであればよく、上記したようなリード端子13がモールド樹脂30より突出する構成でなくてもよい。たとえば、リード端子としては、モールド樹脂30の表面と同一面にて露出するものであってもよい。さらには、外部接続用としてリード端子以外の配線部材を採用してもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 アイランド
11 アイランドの一面
12 アイランドの他面
20 半導体素子
30 モールド樹脂
31 モールド樹脂のうちアイランドの一面側に位置する部位としての一面側樹脂部
31a モールド樹脂の上表面
33 凹部
R1 モールド樹脂の上表面における半導体素子の投影領域

Claims (3)

  1. 一面(11)と他面(12)とが表裏の板面の関係にある板状のアイランド(10)と、
    前記アイランドの一面に搭載された半導体素子(20)と、
    前記半導体素子とともに前記アイランドの一面側および前記アイランドの他面側を封止するモールド樹脂(30)と、を備え、
    前記アイランドの一面側からの平面視にて、前記モールド樹脂のうち前記アイランドの一面側に位置する部位(31)の表面(31a)において、前記半導体素子の投影領域(R1)の少なくとも一部に、凹部(33)が設けられており、
    前記モールド樹脂のうち前記モールド樹脂を成形する際の金型のゲート側の部位をゲート部(30a)とし、前記金型のエアベント側の部位をエアベント部(30b)として、前記凹部は、前記ゲート部および前記エアベント部の両側において前記投影領域の外側に延びると共に、前記ゲート部側に延びた部分が前記エアベント部側に延びた部分よりも長いことを特徴とする半導体装置。
  2. 前記アイランドの一面側からの平面視にて、前記モールド樹脂のうち前記アイランドの一面側に位置する部位の表面において、前記半導体素子の投影領域の全体を含み、当該投影領域よりも広い範囲に、前記凹部が設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 一面(11)と他面(12)とが表裏の板面の関係にある板状のアイランド(10)と、
    前記アイランドの一面に搭載された半導体素子(20)と、
    前記半導体素子とともに前記アイランドの一面側および前記アイランドの他面側を封止するモールド樹脂(30)と、を備え、
    前記アイランドの一面側からの平面視にて、前記モールド樹脂のうち前記アイランドの一面側に位置する部位(31)の表面(31a)において、前記半導体素子の投影領域(R1)の少なくとも一部に、凹部(33)が設けられている半導体装置の製造方法であって、
    前記アイランドの前記一面上に前記半導体素子が搭載されたものを用意することと、
    前記モールド樹脂を成形するための金型であって、前記モールド樹脂の材料を注入するゲートと、前記金型内の空気を抜くエアベントと、前記凹部を形成するための凸部と、を有する前記金型を用意することと、
    前記半導体素子が搭載された前記アイランドを封止すると共に、前記投影領域に前記凹部を備える前記モールド樹脂を成形することと、を含み、
    前記モールド樹脂のうち前記ゲート側の部位をゲート部(30a)とし、前記エアベント側の部位をエアベント部(30b)として、
    前記モールド樹脂を成形することにおいては、前記凹部が前記ゲート部および前記エアベント部の両側において前記投影領域の外側に延び、かつ前記凹部のうち前記ゲート部側に延びた部分が前記エアベント部側に延びた部分よりも長くすることを特徴とする半導体装置の製造方法。
JP2015114635A 2015-06-05 2015-06-05 半導体装置およびその製造方法 Expired - Fee Related JP6413935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015114635A JP6413935B2 (ja) 2015-06-05 2015-06-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015114635A JP6413935B2 (ja) 2015-06-05 2015-06-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017005009A JP2017005009A (ja) 2017-01-05
JP6413935B2 true JP6413935B2 (ja) 2018-10-31

Family

ID=57754346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015114635A Expired - Fee Related JP6413935B2 (ja) 2015-06-05 2015-06-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6413935B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7442333B2 (ja) 2020-02-12 2024-03-04 エイブリック株式会社 半導体装置およびその製造方法
TWI747404B (zh) 2020-07-29 2021-11-21 頎邦科技股份有限公司 半導體封裝方法及封裝結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473954B (en) * 2000-11-17 2002-01-21 Siliconware Precision Industries Co Ltd Image sensor package
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP2010040583A (ja) * 2008-07-31 2010-02-18 Aisin Aw Co Ltd 電子回路装置

Also Published As

Publication number Publication date
JP2017005009A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
WO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
KR100908961B1 (ko) 리드 프레임 및 그 반도체 패키지
US7781899B2 (en) Leadframe having mold lock vent
JP2008182175A (ja) モールドパッケージの製造方法
JP5098301B2 (ja) 電力用半導体装置
JP2013161903A (ja) 半導体装置およびその製造方法
JP5904001B2 (ja) Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム
US7732937B2 (en) Semiconductor package with mold lock vent
JP6413935B2 (ja) 半導体装置およびその製造方法
JP6092645B2 (ja) 半導体装置
JP5034670B2 (ja) モールドパッケージ
JP6827347B2 (ja) 半導体装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP5273265B2 (ja) 電力用半導体装置
JP4255842B2 (ja) 半導体装置
JP5776373B2 (ja) 電子装置
JP5239736B2 (ja) 電子装置
KR101579502B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP5181537B2 (ja) モールドパッケージ
JP5066971B2 (ja) モールドパッケージの実装構造
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP3693450B2 (ja) 固体イメージセンサ装置
JP5804762B2 (ja) 圧電デバイス
JP2016197636A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R151 Written notification of patent or utility model registration

Ref document number: 6413935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees