JP5066971B2 - モールドパッケージの実装構造 - Google Patents

モールドパッケージの実装構造 Download PDF

Info

Publication number
JP5066971B2
JP5066971B2 JP2007080835A JP2007080835A JP5066971B2 JP 5066971 B2 JP5066971 B2 JP 5066971B2 JP 2007080835 A JP2007080835 A JP 2007080835A JP 2007080835 A JP2007080835 A JP 2007080835A JP 5066971 B2 JP5066971 B2 JP 5066971B2
Authority
JP
Japan
Prior art keywords
island
lead
solder
land
mold package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007080835A
Other languages
English (en)
Other versions
JP2008244043A (ja
Inventor
達哉 菅田
昭喜 浅井
真治 太田
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007080835A priority Critical patent/JP5066971B2/ja
Publication of JP2008244043A publication Critical patent/JP2008244043A/ja
Application granted granted Critical
Publication of JP5066971B2 publication Critical patent/JP5066971B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、モールドパッケージを基板の一面上に、はんだを介して搭載してなるモールドパッケージの基板への実装構造に関する。
従来より、この種のモールドパッケージとしては、QFN(クワッド・フラット・ノンリード・パッケージ)などのようなアウターリードを持たないリードレスタイプのものが知られている。そして、このモールドパッケージは、基板の一面上に搭載され、はんだを介して接合される。
具体的に、このモールドパッケージは、電子部品と、電子部品を搭載するアイランド部と、電子部品と電気的に接続されたリード部とを備えている。そして、これら電子部品、アイランド部およびリード部がモールド樹脂にて封止されており、当該モールド樹脂における基板の一面に対向する面では、アイランド部の一面およびリード部の一面がモールド樹脂から露出した構成となっている。
一方、基板は、基板の一面のうちアイランドに対向する部位に設けられたアイランド用ランドと、基板の一面のうちリードに対向する部位に設けられたリード用ランドとを備えたものである。そして、この実装構造においては、アイランドの一面とアイランド用ランドとの間、および、リードの一面とリード用ランドとの間が、はんだを介して接合されている。
さらに、通常、この種のモールドパッケージにおいては、リード部のうち当該リード部の一面の外周に位置する側面が、モールド樹脂から露出している。そして、リード部の一面とリード用ランドとの間に介在するはんだが当該リード部の側面まで這い上がることによって、はんだフィレットが形成されている。
ここで、モールドパッケージを基板の一面上に、はんだを介して実装した後、はんだ外観検査を行う。これは、上記はんだフィレットの外観形状を見るもので、たとえば、LEDなどにより上記はんだフィレットから得られる反射光に基づいて、フィレット形状を調べるものである。
特許第3428591号公報
図9は、上記従来技術に基づいて、本発明者が試作したモールドパッケージ1の基板2への実装構造において、はんだ外観検査を行ったときのはんだフィレット301の形状を示す概略断面図であり、(a)はフィレット形状が不十分で誤判定される形状を示し、(b)は正常な形状を示す。
図9に示されるように、リード部12の一面12bが、モールド樹脂30における基板2の一面に対向する面32から露出し、基板200上のリード用ランド202とはんだ300を介して接続されている。。
そして、モールドパッケージ1においては、リード部12の一面12bの外周に位置するリード部12の側面12cが、モールド樹脂30の側面33から露出している。そして、リード部12の一面12bとリード用ランド202との間に介在するはんだ300が、このリード部12の側面12cまで這い上がることで、はんだフィレット301が形成されている。
しかしながら、従来の実装構造では、リード部の部分に比べて面積が広いアイランド部やアイランド用ランドがはんだリフロー時の熱などによって反ったり、モールドパッケージが傾いたりする。そして、これらの反りや傾きなどにより、図9に示されるように、リード部12の一面12bとリード用ランド202との間のはんだ高さhが、予定よりも高くなり、リード部12におけるはんだ量が不足状態となる可能性がある。
この不足状態が発生すると、図9(a)に示されるように、平坦な形状のはんだフィレット301が形成されることになり、あたかも不濡れ時に形成されるはんだフィレットと同じような形状となる。
つまり、はんだフィレット301を、図9(b)に示されるような安定した傾きを有する正常な形状とするためには、リード部12おける上記はんだ高さhを極力低くできるようにすることが必要となる。
本発明は、上記問題に鑑みてなされたものであり、モールドパッケージを基板の一面上に、はんだを介して搭載してなるモールドパッケージの実装構造において、リード部におけるはんだフィレットを適切な形状にしやすくできるようにすることを目的とする。
リード部におけるはんだフィレットを適切な形状にしやすくするためには、単純には、リード部の一面とリード用ランドとの間に供給されるはんだ量のみを多くしてやればよいと考えられる。
しかし、近年、リード部は狭ピッチ化、小型化が進んでおり、はんだ量を多くすると短絡が発生する可能性が大きくなるため、リード部に供給するはんだ量のみを、むやみに多くすることは好ましくない。
本発明者は、リード部の一面とリード用ランドとの間のはんだ高さを極力低くして、リード部におけるはんだフィレットを適切な形状にするためには、モールドパッケージ全体を基板側に沈み込みやすくする構成とすればよいと考えた。
そして、基板の一面上のはんだを介したモールドパッケージの高さにおいては、面積の広いアイランド部におけるはんだ高さが支配的であることに着目し、このアイランド部におけるはんだを見かけ上、薄くするような構成について、鋭意検討を進めた結果、本発明を創出するに至った。
すなわち、請求項1に記載の発明は、リード部(12)の一面(12b)は窪みのない平坦面であり、さらに、モールドパッケージ(100)においては、リード部(12)のうち当該リード部(12)の一面(12b)の外周、および、当該一面(12b)の外周に位置して当該一面(12b)に連続する側面(12c)が、モールド樹脂(30)から露出しており、リード部(12)の一面(12b)とリード用ランド(202)との間に介在するはんだ(300)がリード部(12)の側面(12c)まで這い上がることで、はんだフィレット(301)が形成されており、モールドパッケージ(100)におけるアイランド部(11)の一面(11b)を、リード部(12)の一面(12b)よりも窪ませ、当該アイランド部(11)の窪んでいる部分はモールド樹脂(30)より露出していることを、特徴とする(後述の図1、図3等参照)。
それによれば、アイランド部(11)の一面(11b)のうちリード部(12)の一面(12b)よりも窪んでいる部位に、はんだ(300)が入り込むことにより、アイランド部(11)の一面(11b)とアイランド用ランド(201)との間のはんだ(300)の供給量を、リード部(12)の部分に比べて見かけ上、相対的に減少させることが可能となるため、モールドパッケージ(100)全体が沈み込み、リード部(12)におけるはんだフィレット(301)を適切な形状にしやすくなる。結果、はんだ外観検査性能が向上する。
この場合、アイランド部(11)の一面(11b)の全体が、リード部(12)の一面(12b)よりも窪んでいてもよいし、アイランド部(11)の一面(11b)の一部が、リード部(12)の一面(12b)よりも窪んでいてもよい。
また、アイランド用ランド(201)の表面が、ソルダーレジスト(203)によって分割された複数個の領域の集合体として構成されている場合、アイランド部(11)の一面(11b)のうち窪んでいる部位を、アイランド用ランド(201)の表面と同じパターンに分割された複数個の領域の集合体として構成してもよい(後述の図3参照)。
特に、アイランド用ランド(201)の表面を、ソルダーレジスト(203)によって分割された複数個の領域の集合体として構成した場合、モールドパッケージ(100)の傾きの抑制に好適ではあるが、アイランド部におけるはんだ高さが大きくなりやすい。このような構成であっても、上記窪みを設ける構成による効果が発揮される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るQFN構造を有するリードレスタイプのモールドパッケージ100の基板200への実装状態を示す概略断面図であり、図2は図1中の上面図である。また、図3(a)は図1中のモールドパッケージ100の下面図であり、図3(b)は図1中の基板200の上面図である。
本実施形態のモールドパッケージ100は、大きくは、リードフレーム10のアイランド部11と、アイランド部11の上面11aに搭載された部品としての半導体素子20と、アイランド部11の周囲に配置され半導体素子20と電気的に接続されたリードフレーム10のリード部12と、これらリードフレーム10および半導体素子20を封止するモールド樹脂30とを備えている。
アイランド部11とリード部12とは、1枚のリードフレーム10から分離形成されたものである。ここで、リードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなる。そして、このリードフレーム10に対して、プレス加工やエッチング加工などを行うことによって、アイランド部11とリード部12とのパターンが形成される。
ここでは、図3(a)に示されるように、アイランド部11は矩形板状のものであり、リード部12は、アイランド部11の4辺の外周において複数本の短冊状のものが配列されている。そして、図1に示されるように、半導体素子20は、アイランド部11の上面11a上に、Agペーストや導電性接着剤などよりなる図示しないダイマウント材を介して搭載され、接着されている。
この半導体素子20は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたICチップなどである。そして、図1に示されるように、半導体素子20と各リード部12の上面12aとは、Au(金)やアルミニウムなどからなるボンディングワイヤ40を介して結線されて互いに電気的に接続されている。
そして、モールド樹脂30は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるものであり、このモールド樹脂30によって、アイランド部11、リード部12、半導体素子20およびボンディングワイヤ40が包み込まれるように封止されている。
ここで、図1に示されるように、アイランド部11における半導体素子20を搭載している上面11aと、リード部12におけるボンディングワイヤ40との接続面である上面12aとは、同じ向きを向いている。
そして、モールド樹脂30のうち、これらアイランド部11の上面11aおよびリード部12の上面12aと同じ側に位置しこれら上面11aおよび12aを覆う面31が、モールド樹脂30の上面31である。
また、このモールド樹脂30の上面31とは反対側の面32が、モールド樹脂30の下面32である。つまり、モールド樹脂30の下面32は、モールド樹脂30のうち、アイランド部11における下面11bおよびリード部12における下面12bと同じ側に位置する面32である。
また、モールド樹脂の下面32は、図1に示されるように、基板200へモールドパッケージ100を搭載するときの基板200の上面と対向する面すなわちパッケージの実装面である。そして、図1および図3(a)に示されるように、このモールド樹脂30の下面32からは、アイランド部11の下面11bおよびリード部12の下面12bが露出している。
ここで、モールド樹脂30は、その上面31および下面32を主面とする板状のものである。図1、図3(a)に示される例では、モールド樹脂30は矩形板状をなしており、上面31と下面32との間に位置するモールド樹脂30の側面33は、当該上面31および下面32の外周端面33である。
また、リード部12の下面12bは、モールド樹脂30の下面32における周辺部にて露出しており、さらに、リード部12の下面12bの外周端部を構成するリード部12の側面12cは、モールド樹脂30の側面33から露出している。
これら、リード部12の側面12c、下面12bは、それぞれ、モールド樹脂30の側面33、下面32と実質的に同一平面上に位置しており、リードレス構造を有するQFNパッケージとなっている。
本実施形態のモールドパッケージ100は、図1(a)に示されるように基板200に搭載され、モールド樹脂30から露出するアイランド部11の下面11bおよびリード部12の下面12bにて、はんだ300を介して接合されている。このはんだ300は、一般的なはんだ材料よりなる。
ここで、基板200は、ガラスエポキシなどよりなる配線基板、プリント配線基板あるいは、セラミック配線基板などである。この基板200の上面すなわちモールドパッケージ100を搭載する面には、はんだ付けを行うための各ランド201、202が設けられている。
これら各ランド201、202は、アイランド用ランド201とリード用ランド202とによりなる。アイランド用ランド201は、基板200の上面のうちモールドパッケージ100のアイランド部11に対向する部位に設けられている。リード用ランド202は、基板200の上面のうちモールドパッケージ100のリード部12に対向する部位に設けられている。
これら各ランド201、202は、CuやAgなどの金属箔やペーストなどを用いて形成され、エッチングなどによってパターニングされたものである。また、各ランド201、202におけるはんだ付け領域を画定するために、基板200の上面には、ソルダーレジスト203が設けられている。このソルダーレジスト203は、電子装置の分野において一般的に用いられるものである。
ここで、図1および図3(b)に示されるように、アイランド用ランド201の表面は、ソルダーレジスト203によって分割されている。ここでは、複数個の領域がマトリクス状に配置されたものとなっており、アイランド用ランド201はこれら複数個の領域の集合体として構成されている。
そして、図1に示されるように、モールドパッケージ100と基板200との間においては、アイランド部11の下面11bとアイランド用ランド201との間、および、リード部12の下面12bとリード用ランド202との間が、はんだ300を介して接合されている。
それにより、本実施形態の実装構造においては、リード部12と基板200との間で電気的な信号のやりとりが行われるとともに、半導体素子20などから発生する熱がアイランド部11から基板200へ放熱されるようになっている。
さらに、本実装構造においては、図1に示されるように、リード部12の下面12bとリード用ランド202との間に介在するはんだ300が、モールド樹脂30の側面33にて露出するリード部12の側面12cまで這い上がっており、はんだフィレット301が形成されている。
そして、本実施形態の実装構造においては、図1および図3(a)に示されるように、モールドパッケージ100におけるアイランド部11の下面11bは、リード部12の下面12bよりも窪んでいる。つまり、アイランド部11の下面11bは、リード部12の下面12bよりもモールド樹脂30の内部側に引っ込んでいる。
ここでは、アイランド部11の下面11bの一部が、リード部12の下面12bよりも窪んでいる窪み部11cとされている。図3(a)では、アイランド部11の下面11bにおける窪み部11cには、便宜上、点ハッチングを施してある。
図3に示されるように、本実施形態では、アイランド部11の下面11bの窪み部11cは、アイランド用ランド201の表面と同じマトリクス状パターンに分割された複数個の領域の集合体として構成されている。
そして、この窪み部11cには、図1に示されるように、はんだ300が入り込んでいる。具体的には、ソルダーレジスト203から露出する個々のアイランド用ランド201の領域と、個々の窪み部11cとが同じ位置にあり、互いの間がはんだ300により接続されている。
この窪み部11cは、上記リードフレーム10を製造するときに、ドライやウェットなどのエッチングによるハーフエッチングを行ったり、プレス加工を行ったりすることにより形成できる。
ここで、本実施形態における各部寸法の一例を述べておく。たとえば、モールドパッケージ100のパッケージサイズすなわち矩形のモールド樹脂30のサイズは、17mm×14mmであり、リード部12の数は120個であり、アイランド部11の平面サイズは12mm×8mmである。
このとき、1個の窪み部11cの平面形状は1mm角の正方形状であり、この窪み部11cが42個、アイランド部11の下面11bに設けられている。それによって、アイランド部11の下面11bに占める窪み部11cの面積は43%程度である。また、窪み部11cの深さについては、特に限定しないが、10μm〜リードフレーム10の厚さ(たとえば200μm程度)の半分程度までの深さである。
なお、本実施形態のモールドパッケージ100は、窪み部11cを有するアイランド部11およびリード部12が形成されたリードフレーム10を用意し、このアイランド部11の上面11aに半導体素子20をマウントし、半導体素子20とリード部12の上面12aとをワイヤボンディングした後、これらをモールド樹脂30で封止することにより作製される。
そして、基板200のランド201、202に、印刷法などによってはんだ300を配置し、次に、本モールドパッケージ100を、はんだ300を介して、基板200上に搭載し、その後、はんだ300をリフローさせることにより、図1に示される実装構造が形成される。
ここで、本実施形態においても、上述したように、モールドパッケージ100を基板200の一面上に、はんだ300を介して実装した後、LEDなどを用いて、はんだ外観検査を行う。
このように、本実施形態の実装構造では、モールドパッケージ100におけるモールド樹脂30の下面32から露出するアイランド部11の下面11b、リード部12の下面12bが、それぞれ基板200のアイランド用ランド201、リード用ランド202にはんだ300を介して接合されており、リード部12の側面12cにてはんだフィレット301が形成されている。
ところで、本実施形態のモールドパッケージの実装構造においては、モールドパッケージ100におけるアイランド部11の下面11bを、リード部12の下面12bよりも窪ませているため、このアイランド部11の下面11bの窪み部11cに、はんだ300が入り込む。
それにより、アイランド部11の下面11bとアイランド用ランド201との間のはんだ300の供給量を、リード部12の部分に比べて見かけ上、相対的に減少させることが可能となる。上述したように、基板200の一面上のはんだ300を介したモールドパッケージ100の高さについては、面積の広いアイランド部11におけるはんだ高さが支配的である。
そのため、窪み部11cを設けない従来の実装構造に比べて、モールドパッケージ100全体が沈み込み、リード部12の側面12cへのはんだ300の這い上がりが促進される。その結果、本実施形態によれば、リード部12におけるはんだフィレット301が、適切な形状となり、はんだ外観検査性能が向上する。
また、本実施形態では、アイランド用ランド201の表面を、ソルダーレジスト203によって分割された複数個の領域の集合体として構成しているが、この場合、モールドパッケージ100の傾きの抑制に好適ではあるものの、アイランド部におけるはんだ高さが大きくなりやすい。その点、本実施形態では、上記した窪み部11cにより、アイランド部11におけるはんだ高さを低くでき、効果的である。
また、本実施形態では、上記図3に示したように、アイランド部11の下面11bの窪み部11cを、アイランド用ランド201の表面と同じパターンに分割された複数個の領域の集合体として構成しているため、アイランド部11とアイランド用ランド201とのはんだ300による接続信頼性を確保する点で好ましい。
また、上記図3では、アイランド部11の下面11bの一部を、リード部12の下面12bよりも窪ませた窪み部11cとしたが、その窪み部11cの平面パターンは上記図3に限定されるものではなく、図4および図5に示されるような種々の形状を示すものであってもよい。ここで、図4および図5においても、窪み部11cには点ハッチングを施してある。
これら図4および図5に示される窪み部11cの各パターンにおいても、上記図3に示される関係と同じく、当該窪み部11cのパターンと、アイランド用ランド201の表面側にてソルダーレジスト203によって分割された複数個の領域の平面パターンとは、同一のものであることが望ましい。
ただし、本実施形態は、上記図3〜図5において、窪み部11cとアイランド用ランド201との上記両パターン同士が異なっているものを除外するものではない。さらに、これら図3〜図5に示される窪み部11cの平面パターンにおいて、アイランド用ランド201は、ソルダーレジスト203によって分割されたものでなくてもよく、アイランド用ランド201の全体が露出していてもよい。
さらに、上記図3〜図5では、アイランド部11の下面11bの一部を、リード部12の下面12bよりも窪ませていたが、本実施形態においては、アイランド部11の下面11bの全体を、上記したハーフエッチングやプレスなどにより、リード部12の下面12bよりも窪んだものとしてもよい。つまり、アイランド部11の下面11bの全体が窪み部11cとされていてもよい。
(第2実施形態)
図6は、本発明の第2実施形態に係るモールドパッケージの実装構造の要部を示す図であり、基板200のアイランド用ランド201における窪み部201cの平面パターンを示す概略平面図である。図6では、便宜上、この窪み部201cに点ハッチングを施してある。
本実施形態の実装構造は、上記図1に示したものにおいて、モールドパッケージ100のアイランド部11の下面11bに窪み部11cを設けずに当該下面11bを従来と同様に平坦としつつ、さらに、図6に示されるように、はんだ付けされるアイランド用ランド201の表面に、窪み部201cを設けたものである。そのため、本実施形態は、図6に加えて上記図1も参照して説明を行うこととする。
このアイランド用ランド201の表面の窪み部201cは、リード用ランド202の表面よりも窪んでいる。すなわち、アイランド用ランド201の表面の窪み部201cは、リード用ランド202の表面よりも基板200の内部側に凹んでいる。
図6に示されるように、本実施形態では、アイランド用ランド201の表面は、上記図3と同様に、ソルダーレジスト203によりマトリクス状パターンに分割された複数個の領域の集合体として構成されている。そして、これらマトリクス状に分割された複数個の領域が、それぞれ窪み部201cとして構成されている。
そして、本実装構造においても、この窪み部201cには、はんだ300が入り込んだものとなっている。ここでは、マトリクス状に配置された個々の窪み部201cと、アイランド部11の下面11bとが、はんだ300により接続されている。
上述したように、基板200の上面において各ランド201、202は、エッチングによりパターニングされるが、このアイランド用ランド201の窪み部201cは、このエッチングを段階的に分けて行うことで窪み部201cとなる部位をハーフエッチングすれば、形成することができる。
ここで、このアイランド用ランド201における窪み部201cの数や寸法は、上記第1実施形態に述べたアイランド部についての一例に準じたものにできる。つまり、この場合も、アイランド用ランド201に占める窪み部201cの面積は43%程度のものにできる。また、本実施形態の窪み部201cの深さについては、特に限定しないが、10μm〜アイランド用ランド201の厚さ(たとえば50μm程度)の半分程度までの深さとすることができる。
そして、本実施形態の実装構造においては、基板200におけるアイランド用ランド201の表面を、リード用ランド202の表面よりも窪ませているため、このアイランド用ランド201の窪み部201cに、はんだ300が入り込む。
それにより、上記第1実施形態と同様に、アイランド部11の下面11bとアイランド用ランド201との間のはんだ300の供給量を、リード部12の部分に比べて見かけ上、相対的に減少させることが可能となる。そのため、窪み部201cを設けない従来の実装構造に比べて、モールドパッケージ100全体が沈み込み、本実施形態によっても、リード部12におけるはんだフィレット301が、適切な形状となり、はんだ外観検査性能が向上する。
また、本実施形態においても、アイランド用ランド201の表面を、ソルダーレジスト203によって分割された複数個の領域の集合体として構成しているが、上記第1実施形態と同様に、このような構成においても、上記の窪み部201cによる効果が適切に発揮される。
また、図6においては、アイランド用ランド201の表面のうちマトリクス状に配置された複数個の窪み部201cの間は、ソルダーレジスト203により被覆され区画されているが、このアイランド用ランド201の表面のソルダーレジスト203は無いものであってもよい。
また、アイランド用ランド201の表面に設けられる窪み部201cの平面パターンは、上記図6に示されるパターンに限定されるものではなく、図7(a)および(b)に示されるような種々の形状を示すものであってもよい。なお、図7においても、便宜上、窪み部201cに点ハッチングを施してある。
図7(a)に示される例では、上記図6と同じく、アイランド用ランド201の表面の一部がリード用ランド202の表面よりも窪んでおり、ここでは、窪み部201cはストライプ状に配置されている。なお、この場合、アイランド用ランド201の表面のうちストライプ状に配置された複数個の窪み部201cの間は、ソルダーレジスト203により被覆されていてもよい。
また、図7(b)に示される例では、アイランド用ランド201の表面の全体がリード用ランド202の表面よりも窪んでいる。つまり、アイランド用ランド201の表面の全体が窪み部201cとして構成されていてもよい。これら図7(a)、(b)に示される各窪み部201cは上記したエッチングなどにより作製できる。
さらに、本実施形態においては、アイランド用ランド201の表面側だけでなく、これに対向するアイランド部11の下面11b側にも窪み部を設けてもよい。具体的には、上記図1に示される実装構造において、本実施形態の図6に示される基板200を採用したものであってもよい。
つまり、この場合、アイランド部11の下面11bには、上記図3(a)に示されるマトリクス状に配置された複数個の窪み部11cが形成され、これに対向するアイランド用ランド201の表面には、図6に示されるマトリクス状に配置された複数個の窪み部201cが形成されたものとなる。
そして、これら両側の窪み部11c、201cにはんだ300が入り込むことで、リード部12におけるはんだフィレット301が適切な形状となり、はんだ外観検査性能が向上する。この場合、アイランド部11およびアイランド用ランド201の一方のみに窪み部を設ける場合に比べて、モールドパッケージ100全体を沈み込ませる効果が、より大きくなることが期待される。
また、上記図3(a)および上記図6に示される例を採用した場合、アイランド部11側の窪み部11cとアイランド用ランド201側の窪み部201cとは同じ位置にあるものとなる。これら両窪み部11cおよび201cは異なる位置でもよいが、同じ位置にある方がはんだ300による接続信頼性を確保する点で好ましい。たとえば、上記図4(a)の例と上記図7(a)の例との組合せも上記同じ位置の例である。
(第3実施形態)
図8(a)は、本発明の第3実施形態に係るQFN構造を有するリードレスタイプのモールドパッケージを示す概略断面図であり、図8(b)は図8(a)中のモールドパッケージの下面図である。
本実施形態では、モールドパッケージ100におけるアイランド部11の下面11bを、エッチングやサンドブラストなどにより粗化したものであり、この粗化された下面11bにおける凹凸の凹部を窪み部11cとしたものである。この場合も、上記各実施形態と同様に、窪み部11cの効果により、リード部12におけるはんだフィレット301を適切な形状にしやすくなる。
(他の実施形態)
なお、基板200のアイランド用ランド201の表面を窪ませる場合も、上記第3実施形態と同様に、サンドブラストやエッチングなどによる粗化を行ってもよい。
また、モールドパッケージの実装構造としては、上記したはんだフィレット301がリード部12の側面12cに形成されるものであれば、リード部12の側面12c、下面12bは、それぞれ、モールド樹脂30の側面33、下面32と実質的に同一平面上に位置していなくてもよく、たとえば、モールド樹脂30の側面33、下面32から多少突出していてもよいし、多少引っ込んでいてもよい。
また、上記実施形態では、電子部品としての半導体素子20とリード部12とは、ワイヤボンディングにより電気的に接続されていたが、両者の接続はこれに限定するものではなく、各種の配線部材を用いてよい。また、電子部品としては、半導体素子以外にも、コンデンサ、抵抗素子などであってもよい。
また、アイランド部11とリード部12とは、1枚のリードフレーム10から作製されたものでなくてもよく、たとえば、アイランド部11は放熱性に優れたヒートシンク材料よりなる金属にて構成し、リード部12は通常のリードフレームにより構成するようにしてもよい。
本発明の第1実施形態に係るモールドパッケージの基板への実装状態を示す概略断面図である。 図1中の上面図である。 (a)は図1中のモールドパッケージの下面図であり、(b)は図1中の基板の上面図である。 上記第1実施形態に係るアイランド部の下面における窪み部の平面パターンの種々の形状を示す概略平面図である。 上記第1実施形態に係るアイランド部の下面における窪み部の平面パターンの種々の形状を示す概略平面図である。 本発明の第2実施形態に係るモールドパッケージの実装構造の要部を示す概略平面図である。 上記第2実施形態に係るアイランド用ランドの表面における窪み部の平面パターンの種々の形状を示す概略平面図である。 (a)は、本発明の第3実施形態に係るモールドパッケージを示す概略断面図であり、(b)は(a)中のモールドパッケージの下面図である。 本発明者が試作した実装構造におけるはんだフィレットの形状を示す概略断面図であり、(a)は誤判定される形状、(b)は正常な形状を示す。
符号の説明
10…リードフレーム、11…アイランド部、11b…アイランド部の下面、
11c…窪み部、12…リード部、12b…リード部の下面、
12c…リード部の側面、20…電子部品、30…モールド樹脂、
32…モールド樹脂の下面、33…モールド樹脂の側面、
100…モールドパッケージ、200…基板、201…アイランド用ランド、
201c…窪み部、202…リード部用ランド、203…ソルダーレジスト、
300…はんだ、301…はんだフィレット。

Claims (4)

  1. モールドパッケージ(100)を、基板(200)の一面上に、はんだ(300)を介して搭載してなるモールドパッケージの実装構造であって、
    前記モールドパッケージ(100)は、電子部品(20)と、前記電子部品(20)を搭載するアイランド部(11)と、前記電子部品(20)と電気的に接続されたリード部(12)とを備え、これら電子部品(20)、アイランド部(11)およびリード部(12)をモールド樹脂(30)にて封止するとともに、前記モールド樹脂(30)における前記基板(200)の前記一面に対向する面(32)では、前記アイランド部(11)の一面(11b)および前記リード部(12)の一面(12b)が前記モールド樹脂(30)から露出したものであり、
    前記基板(200)は、当該基板(200)の前記一面のうち前記アイランド部(11)に対向する部位に設けられたアイランド用ランド(201)と、当該基板(200)の前記一面のうち前記リード部(12)に対向する部位に設けられたリード用ランド(202)とを備えたものであり、
    前記アイランド部(11)の前記一面(11b)と前記アイランド用ランド(201)との間、および、前記リード部(12)の前記一面(12b)と前記リード用ランド(202)との間が、前記はんだ(300)を介して接合されており、
    前記リード部(12)の前記一面(12b)は窪みのない平坦面であり、
    さらに、前記モールドパッケージ(100)においては、前記リード部(12)のうち当該リード部(12)の前記一面(12b)の外周、および、当該一面(12b)の外周に位置して当該一面(12b)に連続する側面(12c)が、前記モールド樹脂(30)から露出しており、
    前記リード部(12)の前記一面(12b)と前記リード用ランド(202)との間に介在する前記はんだ(300)が前記リード部(12)の前記側面(12c)まで這い上がることで、はんだフィレット(301)が形成されており、
    前記モールドパッケージ(100)における前記アイランド部(11)の前記一面(11b)は、前記リード部(12)の前記一面(12b)よりも窪んでおり、
    当該アイランド部(11)の窪んでいる部分は前記モールド樹脂(30)より露出していることを特徴とするモールドパッケージの実装構造。
  2. 前記アイランド部(11)の前記一面(11b)の全体が、前記リード部(12)の前記一面(12b)よりも窪んでいることを特徴とする請求項1に記載のモールドパッケージの実装構造。
  3. 前記アイランド部(11)の前記一面(11b)の一部が、前記リード部(12)の前記一面(12b)よりも窪んでいることを特徴とする請求項1に記載のモールドパッケージの実装構造。
  4. 前記アイランド用ランド(201)の表面は、ソルダーレジスト(203)によって分割された複数個の領域の集合体として構成されており、
    前記アイランド部(11)の前記一面(11b)のうち前記窪んでいる部位は、前記アイランド用ランド(201)の表面と同じパターンに分割された複数個の領域の集合体として構成されていることを特徴とする請求項1ないしのいずれか1つに記載のモールドパッケージの実装構造。
JP2007080835A 2007-03-27 2007-03-27 モールドパッケージの実装構造 Expired - Fee Related JP5066971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080835A JP5066971B2 (ja) 2007-03-27 2007-03-27 モールドパッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080835A JP5066971B2 (ja) 2007-03-27 2007-03-27 モールドパッケージの実装構造

Publications (2)

Publication Number Publication Date
JP2008244043A JP2008244043A (ja) 2008-10-09
JP5066971B2 true JP5066971B2 (ja) 2012-11-07

Family

ID=39915043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080835A Expired - Fee Related JP5066971B2 (ja) 2007-03-27 2007-03-27 モールドパッケージの実装構造

Country Status (1)

Country Link
JP (1) JP5066971B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2018093084A (ja) * 2016-12-05 2018-06-14 株式会社デンソー 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3839178B2 (ja) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2001267484A (ja) * 2000-03-14 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2008244043A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
US7176557B2 (en) Semiconductor device
US7808084B1 (en) Semiconductor package with half-etched locking features
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
CN211125636U (zh) 半导体封装件
JP2007036013A (ja) 回路装置およびその製造方法
JP2007150045A (ja) 半導体装置
US20040262752A1 (en) Semiconductor device
JP5066971B2 (ja) モールドパッケージの実装構造
JP4987041B2 (ja) 半導体装置の製造方法
JP4255842B2 (ja) 半導体装置
JP2005311137A (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP4784945B2 (ja) 半導体装置の製造方法
JP2018190882A (ja) 半導体装置
JP5499437B2 (ja) モールドパッケージ
JP2012104542A (ja) Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法
JP4887346B2 (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP3699966B2 (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP4994883B2 (ja) 樹脂封止型半導体装置
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP2005252314A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
KR100649870B1 (ko) 반도체 패키지 제조용 리드프레임과, 이것을 이용한 반도체패키지 및 그 제조 방법
JP2006032773A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5066971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees