JP2020537342A - 半導体デバイスにおける成形された相互接続バンプ - Google Patents

半導体デバイスにおける成形された相互接続バンプ Download PDF

Info

Publication number
JP2020537342A
JP2020537342A JP2020519726A JP2020519726A JP2020537342A JP 2020537342 A JP2020537342 A JP 2020537342A JP 2020519726 A JP2020519726 A JP 2020519726A JP 2020519726 A JP2020519726 A JP 2020519726A JP 2020537342 A JP2020537342 A JP 2020537342A
Authority
JP
Japan
Prior art keywords
bumps
surface area
lead frame
semiconductor package
tapered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020519726A
Other languages
English (en)
Inventor
ケイ コドゥリ スリーニーバサン
ケイ コドゥリ スリーニーバサン
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2020537342A publication Critical patent/JP2020537342A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14163—Random layout, i.e. layout with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一例において、半導体パッケージ（１００）が、リードフレーム（１０２）と、成形された又は先細りにされたバンプ（１０６）を介してリードフレーム（１０２）に取り付けられた半導体ダイ（１０４）とを含む。バンプ（１０６）の各々は、半導体ダイ（１０４）に接続される第１の端部（１０８）と、リードフレーム（１０２）に接続される反対の第２の端部（１１０）とを含む。第１の端部（１０８）は、第１の端部表面面積を有する。第２の端部（１１０）は、第２の端部表面面積を有する。第１の端部表面面積は第２の端部表面面積より小さい。

Description

本願は、概して半導体デバイスに関し、より詳細には半導体デバイスにおける成形された相互接続バンプに関する。
幾つかのタイプの半導体パッケージにおいて、半導体ダイが、複数の相互接続バンプ又はポストを介してリードフレームに直接的に取り付けられる。複数の相互接続バンプは、半導体ダイをリードフレームに電気的に接続する。複数の相互接続バンプは、信号バンプ及び電力バンプの両方を含み得る。信号バンプは概して、半導体ダイとリードフレームとの間の電気信号の送信を主に重要視し得る。電力バンプは概して、リードフレームと半導体ダイとの間で電力のバルクを送信することを主に重要視し得る。接続の密度が増加するにつれて、相互接続性はより難しくなってきている。
一態様において、半導体パッケージが、リードフレームと、複数のバンプを介してリードフレームに取り付けられる半導体ダイとを含む。複数のバンプの各々は、半導体ダイに接続される第１の端部と、リードフレームに接続される反対の第２の端部とを含む。第１の端部は、端部表面面積Ａ１を有する。第２の端部は、端部表面面積Ａ２を有する。第１の端部の端部表面面積Ａ１は、第２の端部の端部表面面積Ａ２よりも小さい。
一態様において、半導体パッケージが、リードフレーム、リードフレームに取り付けられる半導体ダイ、及び、半導体ダイとリードフレームとを電気的に接続する複数のバンプを含む。バンプは、第１の端部から、反対の第２の端部まで延在する長手方向長さを有する。第１の端部は半導体ダイに接続され、第２の端部はリードフレームに接続される。第１の端部は、第２の端部の横方向幅Ｗ２より小さい、長手方向長さに直交する横方向幅Ｗ１を有する。
一態様に従って、半導体パッケージにおけるリードフレームにダイを取り付けるためにダイ上に複数の先細りにされたバンプを形成する方法が、ウェハ上にシード材料を堆積させること、シード材料上にフォトレジストを堆積させること、バンプサイトを有するパターンに従ってフォトレジストをマスクすること、及び、中に複数の先細りにされたサイトを形成するため、マスクされたフォトレジストを過剰露出させることを含む。先細りにされたサイトの各々は、ウェハに最も近い第１の端部と、ウェハから最も遠い第２の端部とを有する。この方法は更に、一つ又はそれ以上の金属を複数の先細りにされたサイトに配置すること、及び、フォトレジストを除去して複数の先細りにされたバンプを形成することを含む。複数の先細りにされたバンプの先細りにされたバンプの各々は、ウェハに最も近い第１の端部において第１の表面面積Ａ１を有し、ウェハから最も遠い第２の端部において第２の端部表面面積Ａ２を有する。先細りにされたバンプの第１の端部はウェハに接し、第１の表面面積Ａ１は、第２の表面面積Ａ２より小さい。
一態様に従って、半導体ダイをリードフレームに電気的に結合する方法が、複数の先細りにされたバンプをダイ上に形成することを含み、それにより、複数の先細りにされたバンプの各々が、ダイに最も近い第１の端部における第１の端部表面面積Ａ１と、反対の第２の端部における第２の端部表面面積Ａ２とを有するようにする。第１の端部は、第２の端部表面面積Ａ２未満の端部表面面積Ａ１を有する。第１の端部はダイに取り付けられる。この方法は更に、複数の先細りにされたバンプの第２の端部をリードフレームにはんだ付けすることを含む。他の態様も本明細書に開示される。
例示の半導体パッケージの一部の概略斜視図である。
図１の例示の半導体パッケージの概略正面図である。
図２Ａの例示の半導体パッケージの一部の概略詳細図である。
例示的な形状の相互接続バンプの一端の概略図である。
図３Ａの成形された相互接続バンプの概略斜視図である。
別の例示的な形状の相互接続バンプの概略図である。
例示の半導体パッケージの一部の概略平面図である。
例示の半導体パッケージの一部の概略平面図である。
成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。 成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。
半導体パッケージには、半導体ダイが複数の相互接続バンプ（ポスト又はピラーと称されることもある）を介してリードフレームに直接的に取り付けられるように構成されるものがある。このタイプのパッケージングは、ワイヤボンディングを用いる他のタイプのリード（leaded）パッケージよりも改善された電気的及び熱的性能を提供し得る。また、半導体ダイをリードフレームに接続するワイヤボンドをなくすことにより、パッケージ寄生が低減され得る。
しかしながら、半導体ダイは概して、リードフレームと比較して、相互接続バンプ又はバンプに接続するための利用可能な表面面積がより小さい。また、電子機器の普及と機能性の増加に伴い、半導体ダイの寸法を更に低減することが望ましい。その結果、半導体ダイが縮小するにつれて、相互接続バンプ接続のために利用可能な表面面積も減る。相互接続バンプのために半導体ダイ上で利用可能な表面面積は、状況によっては、それ以上無い制限要因である場合もある。
通常、相互接続バンプは均一な円筒形状を有していた。例えば、相互接続バンプの直径は、相互接続バンプのダイ側とリードフレーム側との間で均一である。そのため、そのダイ接続側における相互接続バンプのコンタクト表面面積は、そのリードフレーム接続側におけるそのコンタクト表面面積と同じである。相互接続バンプの直径を小さくすると、半導体ダイだけでなくリードフレーム上の相互接続バンプのコンタクト表面面積も低減される。
リードフレーム上の相互接続バンプのコンタクト表面面積の低減は、相互接続バンプとリードフレームとの間の接合において電力及び電流密度を増大させる傾向がある。電力及び電流密度が増大すると、相互接続バンプとリードフレームとの間の接合におけるエレクトロマイグレーションに起因して、より高い温度及び早期の欠陥となる可能性がある。相互接続バンプをリードフレームに取り付けるために用いられるはんだ材料は、相互接続バンプをリードフレームに取り付ける際に用いられるはんだ材料の特性に起因して、エレクトロマイグレーションの問題に更に寄与する可能性がある。
例えばＷＣＳＰ及びＱＦＮなどの、小型タイプのパッケージは、それらの小さな寸法に起因して、更にエレクトロマイグレーションが制限され得る。言い換えると、相互接続バンプとリードフレームとの間の接合における電力及び電流密度は、小型タイプのパッケージの寸法が小さいことに起因して、更に大きくなり得る。
本明細書の相互接続バンプ及び方法は、上記の制約の少なくとも幾つかに対処する。一配置において、本明細書における相互接続バンプは、ダイ端部上のより狭い第１の端部（例えば、より小さい直径）と、リードフレームにおけるより広い（例えば、より大きな直径）とを有する。相互接続バンプは、ダイ側のバンプの寸法を低減し、はんだ又はリードフレーム側の面積を増大させる。
主として図１〜図２Ｂを参照すると、半導体パッケージ１００が提示されている。半導体パッケージ１００は、リードフレーム１０２、（個片化された、又は依然として半導体ウェハの一部である）半導体ダイ１０４、及び、半導体ダイ１０４をリードフレーム１０２に電気的に結合する複数の相互接続バンプ１０６又はバンプを含む。ダイ１０４及びモールディング化合物１１４の一部は、バンプ１０６をより良く示すために図１において取り除かれている。
幾つかの態様において、リードフレーム１０２は金属で形成される。複数のバンプ１０６は、半導体ダイ１０４に接続される第１の端部１０８又はダイ端部と、リードフレーム１０２に接続される反対の第２の端部１１０又はリードフレーム端部とを含む。バンプ１０６は、複数のＣＯＡ（copper on anything）要素１０５に一端において結合されている。
他の何らかのバンプが存在してもよいが、複数のバンプ１０６は、複数のバンプ１０６の第２の端部１１０が複数のバンプ１０６の第１の端部１０８よりも大きくなるように、角度の付いた形状を有する。バンプ１０６は円筒の部材ではない。このように、第１の端部１０８における横方向断面又は端部は、第２の端部１１２における横方向断面又は端部よりも小さい。複数のバンプ１０６を、複数のバンプ１０６の第２の端部１１０が複数のバンプ１０６の第１の端部１０８よりも大きくなるように成形することによって、第１の端部１０８を半導体ダイ１０４上に適合させるために充分小さく保ちながら、第２の端部１１０が、リードフレーム１０２上で利用可能なより大きな端部表面面積を利用することを可能にする。複数のバンプ１０６の第２の端部１１０の寸法を増加させることは、複数のバンプ１０６の第２の端部１１０とリードフレーム１０２との間に流れる電流及び電力密度を減少させるのに役立ち得る。複数のバンプ１０６の態様については、以下でより詳細に説明する。
半導体パッケージ１００は更に、複数のバンプ１０６とリードフレーム１０２との間に配置される、例えばＳｎＡｇなどのはんだ材料１１２を含む。はんだ材料１１２は、複数のバンプ１０６の第２の端部１１０をリードフレーム１０２に取り付けるために用いられる。幾つかの態様において、はんだ材料１１２は、錫銀（ＳｎＡｇ）合金で形成され得る。他のタイプのはんだを用いてもよい。幾つかの態様において、はんだ材料１１２は、約２０〜３０μｍの高さＨ１（図２Ｂ）を有し得る。
複数のバンプ１０６の第２の端部１１０とはんだ材料１１６との間にはんだバンプインタフェース１２６が形成される。はんだバンプインタフェース１２６は、場合によっては、ボイド伝搬を含むエレクトロマイグレーションの問題を被る。電流密度の増大は、はんだバンプインタフェース１２６の破壊に寄与し得、これは信頼性の問題を起こし得、半導体ダイ１０４における幾つかのタイプの能動回路を複数のバンプ１０６の近隣に配置することを妨げ得る。複数のバンプ１０６の第２の端部１１０の寸法を増加させることによって、はんだバンプインタフェース１２６を流れる電流密度が減少され得、それによって、はんだバンプインタフェース１２６の寿命が増大する。同様に、複数のバンプ１０６の第２の端部１１０の寸法を増加させることは、電流交換の効率を増加させ得、これは、はんだバンプインタフェース１２６における熱出力の低下をもたらし得る。
幾つかの態様において、半導体パッケージ１００は更に、半導体パッケージ１００の構成要素を保護するためのモールディング化合物１１４（図２Ａ及び図２Ｂ）を含む。モールディング化合物１１４は、半導体パッケージ１００に構造的支持を提供することができ、リードフレーム１０２、半導体ダイ１０４、複数のバンプ１０６、又はそれらの任意の組み合わせの少なくとも一部を覆い得る。幾つかの態様において、モールディング化合物１１４は更に、例えば、複数のバンプ１０６の間など、半導体パッケージ１００の構成要素の間のギャップを充填し得る。更に幾つかの態様において、モールディング化合物１１４は、エポキシ、ポリマー、又はその他の絶縁材料である。
更に主として図１〜図２Ｂを参照すると、複数の相互接続バンプ１０６は、第１の端部上の半導体ダイ１０４と、長手方向軸１１６（図２Ａ及び図２Ｂ）又は中心線に沿った第２の端部上のリードフレーム１０２との間に延在する。複数の相互接続バンプ１０６は、ピラー又はバンプとも称される。複数の相互接続バンプ１０６の各々は、長手方向軸１１６の方向の側壁上に或る角度を成す形状を有する。複数の相互接続バンプ１０６の各相互接続バンプ１０６の第１の端部１０８は、第２の端部１１０の幅又は直径Ｄ２より小さい幅又は直径Ｄ１を有する。各複数の相互接続バンプ１０６の第１の端部１０８はまた、複数の相互接続バンプ１０６の第２の端部１１０の端部表面面積Ａ２より小さい端部表面面積Ａ１を有する。言い換えれば、複数の相互接続バンプ１０６の第１の端部１０８は、複数の相互接続バンプ１０６の第２の端部１１０よりも小さい。一例において、Ａ１がＡ２よりも少なくとも１０パーセント小さい。一例において、Ａ２はＡ１の少なくとも２倍である。
幾つかの態様において、複数の相互接続バンプ１０６の各々は、複数の相互接続バンプ１０６の各々が第２の端部１１０から第１の端部１０８に向かって寸法が減少するように、第２の端部１１０から第１の端部１０８に先細りにされている。幾つかの態様において、第２の端部１１０の端部表面面積Ａ２は、第１の端部１０８の端部表面面積Ａ１の寸法の１倍から最大３倍大きくし得る。更に幾つかの態様において、第２の端部１１０の端部表面面積Ａ２は、第１の端部１０８の端部表面面積Ａ１の寸法の約２倍であり得る。第２の端部１１０の端部表面面積Ａ２と第１の端部１０８の端部表面面積Ａ１との間の比は、半導体ダイ１０４上の利用可能な表面面積及び相互接続バンプ接続のためのリードフレーム１０２に基づいて改変され得る。
図１〜図２Ｂは、複数の相互接続バンプ１０６の第２の端部１１０が、複数の相互接続バンプ１０６の第１の端部１０８より大きいことを示しているが、幾つかの例において、複数の相互接続バンプ１０６の第２の端部１１０が、複数の相互接続バンプ１０６の第１の端部１０８より小さいことが有益となり得る。したがって、幾つかの態様において、複数の相互接続バンプ１０６の第２の端部１１０の表面面積Ａ２は、第１の端部１０８の表面面積Ａ１の寸法の１倍より小さくし得る。更に幾つかの態様において、複数の相互接続バンプ１０６の第２の端部１１０の表面面積Ａ２は、第１の端部１０８の表面面積Ａ１の寸法の約０．７５倍とし得る。
幾つかの態様において、複数の相互接続バンプ１０６は、長手方向軸１１６を横切るか又は長手方向軸１１６に直交する円形断面形状又は他の曲線形状を有して、長手方向軸１１６に沿った切頭円錐又は錐台形状を有する。更に幾つかの態様において、複数の相互接続バンプ１０６は、長手方向軸１１６を横切るか又は長手方向軸１１６の横方向の長円形断面形状を有して、長手方向軸１１６に沿った或る角度を成す形状を有する。複数の相互接続バンプ１０６は、第２の端部１１０の表面面積Ａ２が第１の端部１０８の表面面積Ａ１と異なっている限り、長手方向軸１１６に沿って幾つかの或る角度を成す形状をとることができる。
幾つかの態様において、複数の相互接続バンプ１０６は、半導体ダイ１０４の表面１１７に対して約７０度又はそれより小さい傾斜θを有する側壁を有する。一配置において、勾配θは４５°〜９０°である。複数の相互接続バンプ１０６は、高さＨ２（図２Ｂ）、又は長手寸法を有する。幾つかの態様において、複数の相互接続バンプ１０６の高さＨ２は、約３５〜７５μｍである。更に幾つかの態様において、複数の相互接続バンプ１０６の高さＨ２は約５０μｍである。複数の相互接続バンプ１０６は導電性材料で形成される。幾つかの態様において、複数の相互接続バンプ１０６は、銅（Ｃｕ）又は銅合金で形成される。
角度θは、所望の端部表面面積関係を達成するように選択され得る。１つの例示的な配置において、端部表面面積Ａ２は、端部表面面積Ａ１の２倍であることが望ましい。バンプは、横方向断面において円形であり、中心線１１６に沿ってｈの高さを有し、第１の端部においてｂの横方向幅又は直径を有し、第２の端部における直径がｂ＋２ａによって与えられると仮定すると、角度θを見つけるために下記が用いられ得る。
Ｔａｎ（９０−θ）＝ａ／ｈ
Ｔａｎ（θ）＝ｈ／ａ
ａ＝ｈ／Ｔａｎ（θ）
再び、円形の断面を仮定すると、面積を倍にするため下記となる。
ｂ＋２ａ＝（２）１／２×ｂ
ｂ＋２（ｈ／Ｔａｎ（θ））＝（２）１／２×ｂ
ｈ／Ｔａｎ（θ）＝１／２ｂ（（２）１／２−１）＝０．２０７１×ｂ
Ｔａｎ（θ）＝ｈ／（０．２０７１×ｂ）
θ＝ａＴａｎ（ｈ／０．２０７１ｂ）
したがって、ｈ＝５０ミクロン及びｂ＝１００ミクロンである場合、θは６７°、ａ＝２０．７ミクロンとなる。
依然として主に図１〜図２Ｂを参照すると、幾つかの態様において、複数の相互接続バンプ１０６は、複数の電力バンプ１２２及び複数の信号バンプ１２４を含み得る。複数の電力バンプ１２２は、少なくとも半導体ダイ１０４とリードフレーム１０２との間の電力伝送の大部分を伝送するように構成される。複数の信号バンプ１２４は、半導体ダイ１０４とリードフレーム１０２との間で電気信号を送信するように構成される。幾つかの態様において、複数の電力バンプ１２２は、平均断面面積（横方向断面）に関して複数の信号バンプ１２４よりも大きい。複数の電力バンプ１２２は、複数の電力バンプ１２２を介して交換される電流が複数の信号バンプ１２４を介して交換される電流よりも大きくなる傾向があるため、複数の信号バンプ１２４よりも大きくし得る。
幾つかの態様において、複数の電力バンプ１２２の少なくとも一部が、先細りにされるか、さもなければ、長手方向断面において或る角度を成す形状を有する。更に幾つかの態様において、複数の電力バンプ１２２の少なくとも幾つか及び複数の信号バンプ１２４の少なくとも幾つかが、先細りにされるか、さもなければ、或る角度を成す形状を有する。複数の信号バンプ１２４及び電力バンプ１２２は、前述のように形成される。
主として図３Ａ及び３Ｂを参照すると、幾つかの態様に従った相互接続バンプ２０６が提示されている。相互接続バンプ２０６は、図１の複数の相互接続バンプ１０６のうちの１つであり得る。図３Ａは、相互接続バンプ２０６の概略端部（図１を参照した第２の端部）の図であり、相互接続バンプ２０６の第１の端部が隠れた線を介して示されている。図３Ｂは、図３Ａの相互接続バンプ２０６の概略斜視図である。幾つかの態様において、相互接続バンプ２０６が、切頭円錐形状又は切頭円錐又は切頭円錐形状を有すると称される場合もある。相互接続バンプ２０６は、長手方向軸２１６（又は中心線）を横切る円形断面形状、即ち横方向断面、を有するが、他の形状（楕円形、正方形、多角形など）も用いられ得る。幾つかの配置において、横方向断面は曲線状である。
相互接続バンプ２０６は、第１の端部２０８と、反対の第２の端部２１０とを有する。相互接続バンプ２０６の第１の端部２０８は、図１に示されている半導体ダイ１０４などの半導体ダイに取り付けるためのものである。相互接続バンプ２０６の第２の端部２１０は、図１に示すリードフレーム１０２などのリードフレーム又は他の導電性材料に取り付けるためのものである。相互接続バンプ２０６は、相互接続バンプ２０６が第２の端部２１０から第１の端部２０８に向かって寸法が減少するように、長手方向断面において最もよく見える先細りにされた形状を有する。図３Ｂによく示されているように、相互接続バンプ２０６の第１の端部２０８は、相互接続バンプ２０６の第２の端部２１０の直径Ｄ２よりも小さい直径Ｄｌを有する。相互接続バンプ２０６の第１の端部２０８はまた、相互接続バンプ２０６の第２の端部２１０の第２の表面面積Ａ２（π×（Ｄ２／２）２）よりも小さい第１の端部表面面積Ａ１（π×（Ｄ１／２）２）を有する。相互接続バンプ２０６の第１の端部２０８及び第２の端部２１０はいずれも、１つの配置において円形の断面形状を有する。
主として図４を参照すると、幾つかの態様に従った、相互接続バンプ３０６の第２の端部の概略図が示され、ここでは、相互接続バンプ３０６の第１の端部（より狭い端部）が、隠れた線を介して示される。相互接続バンプ３０６は、相互接続バンプ３０６がページ内へ延在する長手方向軸（軸１１６、２１６に類似）に対して横断方向又は直交方向である長円形断面形状を有する点で、図３Ａ〜図３Ｂの相互接続バンプ２０６とは異なる。相互接続バンプ３０６は、第１の端部３０８と、反対の第２の端部３１０とを有する。相互接続バンプ３０６の第１の端部３０８は、図１に示されている半導体ダイ１０４などの半導体ダイに取り付けるためのものである。相互接続バンプ３０６の第２の端部３１０は、図１に示すリードフレーム１０２などのリードフレームに取り付けるためのものである。
相互接続バンプ３０６は、相互接続バンプ３０６が第２の端部３１０から第１の端部３０８に向かって寸法が減少するように、その長手寸法に沿って先細りにされた形状を有する。相互接続バンプ３０６の第１の端部３０８は、相互接続バンプ３０６の第２の端部３１０の幅（横方向断面における長い寸法）よりも小さい幅（横方向断面における長い寸法）Ｄｌを有する。相互接続バンプ３０６の第１の端部３０８はまた、相互接続バンプ３０６の第２の端部３１０の第２の表面面積Ａ２よりも小さい第１の表面面積Ａ１を有する。一例において、Ａ１はＡ２の１０％より小さい。一配置において、Ａ２はＡ１の少なくとも２倍である。図４は、長円形の横方向断面を示すが、例えば、曲線状、円形、多角形、正方形、円形、長円形、長方形、及び丸い角を有する多角形などの他の断面形状を用いてもよいことを理解されたい。
主として図５を参照すると、例示的な配置に従った半導体パッケージ４００の一部の概略平面図が示されている。半導体パッケージ４００は、複数の成形された或る角度を成す相互接続バンプ４０６を介して半導体ダイ４０４に接続されるリードフレーム４０２を含む。半導体パッケージ４００は、本明細書に示される複数の成形された或る角度を成す相互接続バンプ４０６などの相互接続バンプが、半導体ダイ４０４及びリードフレーム４０２などの半導体パッケージ４００内の構成要素の寸法又は配置に基づいて、どのように構成され得るかの例を提供する。半導体ダイ４０４は、例えば、２５０〜１００ナノメートルプロセスとすることができる。半導体ダイ４０４は、相互接続バンプ４０６への接続のためのランディングサイト４５０を有する。幾つかの態様において、半導体ダイ４０４上のランディングサイト４５０は、約２５〜４００ミクロンの幅又は直径を有し得る。リードフレーム４０２は、例えば、約３５〜６００ミクロンの断面幅Ｗ１を有するランディングサイト４５２又は要素を有し得る。
相互接続バンプ４０６の第１の端部４０８が半導体ダイ４０４に接続され、相互接続バンプ４０６の第２の端部４１０がリードフレーム４０２に接続される。第１の端部４０８は、長さＬ１を有する表面面積Ａ１を有し、第２の端部４１０は、表面面積Ａ２及び長さＬ２を有する。相互接続バンプ４０６の第１の端部４０８の表面面積Ａ１及び幅Ｗ１は、通常、少なくとも部分的に、半導体ダイ４０４上のランディングサイト４５０の寸法によって制限される。ランディングサイト４５０は、相互接続バンプ４０６の少なくとも一部を受けるためのダイ上の領域である。しかしながら、リードフレーム４０２上のランディングサイト４５２は、通常、半導体ダイ４０４上のランディングサイト４５０より大きく、したがって、より大きな相互接続バンプ又は相互接続バンプ４０６の一部を収容し得る。そのため、複数の相互接続バンプ４０６は、リードフレーム４０２に接続される第２の端部４１０の表面面積Ａ２及び幅Ｗ２が、半導体ダイ４０４に接続される第１の端部４０８の表面面積Ａ１及び幅Ｗ１より大きくなるように成形される。このようにして、複数の相互接続バンプ４０６は、リードフレーム４０２上の利用可能なより大きな表面面積を活用することができる。複数の成形された或る角度を成す相互接続バンプ４０６の形状、例えば、複数の相互接続バンプ４０６の第１の端部４０８及び第２の端部４１０の寸法は、半導体ダイ４０４上のランディングサイト４５０及びリードフレーム４０２上のランディングサイト４５２の利用可能な寸法に基づいて改変され得る。複数の成形された相互接続バンプ４０６は、半導体ダイ４０４に接続されるように構成された端部（第１の端部４０８）が、リードフレーム４０２に接続されるように構成された端部（第２の端部４１０）よりも小さな表面面積を有するように、角度を成すかその他の方式で不均一である。
主として図６を参照すると、例示的な配置に従った半導体パッケージ５００の一部の概略図が提示されている。半導体パッケージ５００は、複数の成形された或る角度を成す相互接続バンプ５０６を介して半導体ダイ５０４に接続されるリードフレーム５０２を含む。半導体パッケージ５００は、半導体ダイ５０４が図５に図示される半導体ダイ４０４よりも小さく、その結果、より小さなランディングサイト５５０を有することを除いて、図５に示された半導体パッケージ４００に類似している。成形された或る角度を成す複数の相互接続バンプ５０６は少なくとも部分的に半導体ダイ５０４上のランディングサイト５５０の寸法に基づいて構成されている。半導体ダイ５０４は、例えば、１００ナノメートル未満のプロセス生成ダイであり得る。幾つかの態様において、半導体ダイ５０４上のランディングサイト５５０は、約０．３×０．３ｍｍ〜１０×１０ｍｍの幅を有し得る。幾つかの態様において、リードフレーム５０２上のランディングサイト５５２は、図５のリードフレーム４０２上のランディングサイト４５２の幅Ｗ１に類似する又は幅Ｗ１と同じであり得る幅Ｗ１を有する。そのため、リードフレーム５０２上のランディングサイト５５２は、図５のリードフレーム４０２上のランディングサイト４５２と同じ寸法であり得る。複数の成形された或る角度を成す相互接続バンプ５０６の形状、例えば、複数の相互接続バンプ５０６の第１の端部５０８（ダイ側）及び第２の端部５１０（リードフレーム側）の寸法は、半導体ダイ５０４上のランディングサイト５５０及びリードフレーム５０２上のランディングサイト５５２の利用可能な寸法に基づいて改変され得る。
主として図７Ａ〜図７Ｇを参照すると、半導体パッケージ６００（半導体パッケージ１００、４００、５００にほとんどの点で類似）の一部を形成するためのプロセス工程を表す概略図が提示されている。まず図７Ａ〜図７Ｂを参照すると、シード層６４０（図７Ｂ）が、適切な形成プロセスを介して、半導体ウェハ６０４上、又はシンギュレーション後にダイになるものの上に配置される。ウェハ６０４は、複数のＣＯＡ（copper on anything）要素６０５を有する。幾つかの態様において、シード層６４０は、化学気相成長（ＣＶＤ）又はスパッタ堆積によって、半導体ダイ６０４又はウェハ上に配置され得る。配置によっては、シード層６４０は、チタン（Ｔｉ）及びチタンタングステン（ＴｉＷ）を含み得る。
主として図７Ｃを参照すると、ＣＯＡ６０５の上にあるシード層６４０上にフォトレジスト６４２が堆積される。フォトレジストパターンに従って、フォトレジスト６４２上にマスク（明示せず）が配置される。フォトレジストパターンは、相互接続バンプのためのサイトの位置を特定する。
図５及び図６を比較すると、バンプ４０６、５０６の先細りが、リードフレーム４０２を同じ寸法に保つが、その後、ウェハ／ダイ５０４上のより小さな面積を用いるために第１の側（図５）の端部表面面積を減少させるために用いられ得るか、又は、バンプ４０６は、端部表面面積をダイ／ウェハ（図６）における第１の端部において同じに保つが、第２の端部における端部表面面積又はそれらの幾らかの組み合わせを拡大するために用いられ得ることを理解されたい。
主として図７Ｄを参照すると、フォトレジスト６４２は、フォトレジストパターンに従ってフォトレジスト６４２内に複数の開口６４４を形成するために、光に曝される。複数の開口６４４は、シード層６４０までずっと延在する。複数の開口６４４の各々は、傾斜した側壁６４６によって画定される。幾つかの態様において、側壁６４６は、約１１０度又はそれ以上の角度α（図２Ｂではθ＝１８０−α）傾斜している。傾斜した側壁６４６は、フォトレジスト６４２を過剰露出させることによって達成され得る。幾つかの態様において、側壁６４６の角度αは、フォトレジスト６４２への光露光量に基づいて変化し得る。側壁６４６の角度αは、複数の相互接続バンプ６０６の所望の寸法又は形状に基づいて変更され得る。
複数の開口の各々は、シード層６４０に近接する開口６４４の最低（図示の向きに対して）部分に沿った幅Ｗ３（図７Ｄ）を有する。複数の開口６４４の幅Ｗ３は、複数の相互接続バンプ６０６の第１の端部６０８の幅Ｗ１（図７Ｅ）に対応する。幾つかの態様において、複数の開口６４４の一部が、複数の開口６４４の他のものとは異なる寸法を有する。例えば、開口６４４の最低部分に沿った幅は、電力バンプ開口のための幅よりも小さい信号バンプ開口のための幅と異なり得る。
主として図７Ｅを参照すると、複数の開口６４４に金属が堆積される。金属は、銅及びはんだのプレートバンプとして堆積され得る。そして、フォトレジストを除去して、図７Ｇに示される段階となる。
主として図７Ｇを参照すると、複数の相互接続バンプ６０６は、複数の開口６４４の各々におけるウェハ上のシード層６４０上に形成される。複数の相互接続バンプ６０６は、複数の開口６４４の最低部分に沿った傾斜され又は或る角度を成す側壁６４６及び幅Ｗ３（図７Ｄ）によって少なくとも部分的に画定されるように、複数の開口６４４の形状をとる。
複数の相互接続バンプ６０６は、めっきなどのプロセスによって形成され得る。複数の相互接続バンプ６０６を形成するために用いられる材料は、所望の高さまでめっきされ得る。一例において、複数のバンプ６０６の高さＨ２（図７Ｅ）は、約３５〜７５μｍである。幾つかの態様において、複数の相互接続バンプ６０６は銅で形成される。幾つかの態様において、フォトレジスト１４２が除去される前に、複数の相互接続バンプ１０６の第２の端部１１０上にはんだ材料６１２が配置される。幾つかの態様において、はんだ材料１１２の高さＨ１（図７Ｅ）は約２０〜３０μｍであり得る。
複数の相互接続バンプ６０６が複数の開口６４４内に形成された後、フォトレジスト６４２は、アッシングなどの適切な除去プロセスによって取り除かれるか又は剥離される。また、フォトレジスト６４２を除去した後、複数の相互接続バンプ６０６の直下にないシード層６４０の部分は、エッチングなどの適切な除去プロセスによって除去され得る。
主として図７Ｇを参照すると、次いで、はんだ材料６１２をリードフレーム６０２にはんだ付けすることによって、半導体ダイ６０４がリードフレーム６０２に取り付けられ得る。幾つかの態様において、フォトレジスト６４２が半導体ダイ６０４から除去された後、はんだ材料６１２が複数の相互接続バンプ６０６の第２の端部６１０上に配置される。半導体ダイ６０４をリードフレーム６０２に取り付けるプロセスは、半導体ダイ６０４を反転させることと称することができる。
本明細書に記載されるような成形されたバンプを有することには、多くの考えられる利点がある。成形された又は非円筒のバンプは、ウェハ／ダイ側に一層小さなランディング面積を提供し、リードフレーム側に一層大きな面積を提供する。これにより、ウェハ／ダイ上でより多くの相互接続が可能になる一方で、リードフレーム上のより大きな接続が効率性を得ることも可能になり得る。最終的なファブプロセス工程（「ＭＥＴＴＯＰ」）後のダイの頂部上の任意選択のポリアミド（ＰＩ）又は金属層（通常は銅）を、バンプとウェハとの間で用いることもできる。はんだインタフェースは低減され得、電流定格が増大され得る。付加的なマスクは必要とされない。全体的なパッケージ寸法は低減され得る。これらは、考えられる利点の一部にすぎない。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (25)

  1. 半導体パッケージであって、
    リードフレームと、
    複数のバンプを介して前記リードフレームに取り付けられる半導体ダイと、
    を含み、
    前記複数のバンプの各々が、
    半導体ダイに接続され、端部表面面積Ａ１を有する第１の端部と、
    前記リードフレームに接続される反対の第２の端部であって、端部表面面積Ａ２を有する、前記第２の端部と、
    を含み、
    前記第１の端部の前記端部表面面積Ａ１が前記第２の端部の端部表面面積Ａ２より小さい、
    半導体パッケージ。
  2. 請求項１に記載の半導体パッケージであって、前記第２の端部の前記端部表面面積Ａ２が、前記第１の端部の前記端部表面面積Ａ１よりも少なくとも１０パーセント大きい、半導体パッケージ。
  3. 請求項１に記載の半導体パッケージであって、前記第２の端部の前記端部表面面積Ａ２が、前記第１の端部の前記端部表面面積Ａ１の少なくとも２倍である、パッケージ。
  4. 請求項１に記載の半導体パッケージであって、前記複数のバンプの各々が切頭円錐として成形され、前記切頭円錐の大きな端部がＡ２を定義し、前記切頭円錐の狭い端部がＡ１を定義する、半導体パッケージ。
  5. 請求項１に記載の半導体パッケージであって、前記複数のバンプの各々に対し、前記第１の端部から前記第２の端部に向かう線に直交して得られる断面が長円形又は円形である、パッケージ。
  6. 請求項１に記載の半導体パッケージであって、前記リードフレームが金属製であり、前記複数のバンプが銅で構成される、半導体パッケージ。
  7. 請求項１に記載の半導体パッケージであって、
    前記複数のバンプの各々に関連するはんだ材料を更に含み、
    前記バンプの前記第２の端部を前記パッケージに取り付けるため、前記はんだ材料が、前記バンプの前記第２の端部と前記リードフレームとの間に配置される、
    半導体パッケージ。
  8. 請求項１に記載の半導体パッケージであって、前記リードフレーム、前記半導体ダイ、及び前記複数のバンプを少なくとも部分的に覆うモールド化合物を更に含む、半導体パッケージ。
  9. 半導体パッケージであって、
    リードフレーム、
    前記リードフレームに取り付けられる半導体ダイ、及び
    前記半導体ダイと前記リードフレームとを電気的に接続する複数のバンプ、
    を含み、
    前記バンプが、第１の端部から反対の第２の端部まで延在する長手方向長さを有し、前記第１の端部が前記半導体ダイに接続され、第２の端部が前記リードフレームに接続され、前記第１の端部が第２の端部の横方向幅Ｗ２より小さい長手方向長さに直交する横方向幅Ｗ１を有する、
    半導体パッケージ。
  10. 請求項９に記載の半導体パッケージであって、前記複数のバンプの各々が、前記第１の端部と前記第２の端部との間で先細りにされている、半導体パッケージ。
  11. 請求項９に記載の半導体パッケージであって、前記第１の端部が端部表面面積Ａ１を有し、前記第２の端部が端部表面面積Ａ２を有し、前記端部表面面積Ａ１が、前記端部表面面積Ａ２の寸法の少なくとも半分である、半導体パッケージ。
  12. 請求項９に記載の半導体パッケージであって、前記第１の端部から前記第２の端部に向かう線に直交して得られる前記複数のバンプ断面の各々が長円形又は円形である、半導体パッケージ。
  13. 請求項９に記載の半導体パッケージであって、前記半導体ダイと前記前記リードフレームとを電気的に接続する複数の信号バンプを更に備え、前記複数の信号バンプが、複数のバンプの平均横方向幅よりも小さい平均横方向幅を有する、半導体パッケージ。
  14. 請求項１３に記載の半導体パッケージであって、
    はんだ材料であって、前記複数のバンプの前記第２の端部と前記リードフレームとの間に配置される、前記はんだ材料、及び
    前記リードフレーム、前記半導体ダイ、前記複数のバンプ、及び前記複数の信号バンプを少なくとも部分的に覆うモールド化合物、
    を更に含む、半導体パッケージ。
  15. 請求項９に記載の半導体パッケージであって、前記リードフレームが金属製である、半導体パッケージ。
  16. 半導体パッケージにおけるリードフレームにダイを取り付けるために、前記ダイ上に複数の先細りにされたバンプを形成する方法であって、
    ウェハ上にシード材料を堆積すること、
    前記シード材料上にフォトレジストを堆積すること、
    バンプサイトを備えたパターンに従って前記フォトレジストをマスクすること、
    中に複数の先細りにされたサイトを形成するため前記マスクされたフォトレジストを過剰露出させることであって、先細りにされたサイトの各々が、前記ウェハに最も近い第１の端部と、前記ウェハから最も遠い第２の端部とを有する、前記マスクされたフォトレジストを過剰露出させること、
    一つ又はそれ以上の金属を前記複数の先細りにされたサイトに配置すること、
    前記複数の先細りにされたバンプを形成するため前記フォトレジストを除去することであって、前記複数の先細りにされたバンプの先細りにされたバンプの各々が、前記ウェハに最も近い前記第１の端部において第１の表面面積Ａ１を有し、前記ウェハから最も遠い第２の端部において第２の端部表面面積Ａ２を有し、前記先細りにされたバンプの前記第１の端部が前記ウェハに接し、前記第１の表面面積Ａ１が前記第２の表面面積Ａ２よりも小さい、前記フォトレジストを除去すること、及び
    前記ウェハを複数のダイに個片化すること、
    を含む方法。
  17. 請求項１６に記載の方法であって、前記第２の端部表面面積Ａ２が、前記第１の表面面積Ａ１よりも１０パーセント大きい、方法。
  18. 請求項１６に記載の方法であって、前記第２の表面面積Ａ２が、前記第１の表面面積Ａ１の少なくとも２倍である、方法。
  19. 請求項１６に記載の方法であって、前記複数の先細りにされたサイトの各々が、前記リードフレームに面する前記ダイの表面に対して約７０度又はそれより小さい側壁傾斜を備えて形成される、方法。
  20. 請求項１６に記載の方法であって、前記複数の先細りにされたバンプの各々が、曲線形状を有する横方向断面を有する、方法。
  21. 請求項２０に記載の方法であって、前記複数の先細りにされたバンプの各々が、円形又は長円形形状の横方向断面を有する、方法。
  22. 半導体ダイをリードフレームに電気的に結合する方法であって、
    前記半導体ダイ上に複数の先細りにされたバンプを形成することであって、前記複数の先細りにされたバンプの各々が、前記半導体ダイに最も近い第１の端部において第１の端部表面面積Ａ１を有し、第２の反対の端部において第２の端部表面面積Ａ２を有するようにし、前記第１の端部表面面積Ａ１が前記第２の端部表面面積Ａ２より小さく、前記第１の端部が前記半導体ダイに取り付けられる、前記複数の先細りにされたバンプを形成することこと、及び
    前記複数の先細りにされたバンプの前記第２の端部を前記リードフレームにはんだ付けすること、
    を含む、方法。
  23. 請求項２２に記載の方法であって、前記第２の端部表面面積Ａ２が、前記第１の端部表面面積Ａ１の少なくとも２倍である、方法。
  24. 請求項２２に記載の方法であって、前記複数の先細りにされたバンプが、前記先細りにされたバンプの中心線に対して約７０度又はそれより小さい側壁傾斜を有する、方法。
  25. 請求項２２に記載の方法であって、前記複数の先細りにされたバンプの各々が、前記先細りにされたバンプの中心線に直交する横方向断面において長円形形状を有する、方法。
JP2020519726A 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ Pending JP2020537342A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762568331P 2017-10-05 2017-10-05
US201762568330P 2017-10-05 2017-10-05
US201762568333P 2017-10-05 2017-10-05
US62/568,331 2017-10-05
US62/568,330 2017-10-05
US62/568,333 2017-10-05
US16/103,839 2018-08-14
US16/103,839 US11444048B2 (en) 2017-10-05 2018-08-14 Shaped interconnect bumps in semiconductor devices
PCT/US2018/054392 WO2019070995A1 (en) 2017-10-05 2018-10-04 INTERCONNECTION BUMPS SHAPED IN SEMICONDUCTOR DEVICES

Publications (1)

Publication Number Publication Date
JP2020537342A true JP2020537342A (ja) 2020-12-17

Family

ID=65992654

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020519726A Pending JP2020537342A (ja) 2017-10-05 2018-10-04 半導体デバイスにおける成形された相互接続バンプ
JP2020519680A Active JP7197849B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020519680A Active JP7197849B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるリードフレーム
JP2020519681A Active JP7448754B2 (ja) 2017-10-05 2018-10-05 半導体デバイスにおけるプレモールドリードフレーム

Country Status (5)

Country Link
US (6) US11444048B2 (ja)
EP (3) EP3692574A4 (ja)
JP (3) JP2020537342A (ja)
CN (3) CN111316433A (ja)
WO (3) WO2019070995A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11682609B2 (en) 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration
CN110379792B (zh) * 2019-07-23 2021-07-20 中新国际联合研究院 用于温度循环的电子组件焊点
CN110660771B (zh) * 2019-10-09 2021-03-30 中新国际联合研究院 一种半导体封装中焊点形状的优化结构
CN110854029B (zh) * 2019-11-08 2021-04-13 中新国际联合研究院 自然形成的粗短沙漏形焊点的成形工艺
US11569154B2 (en) 2021-05-27 2023-01-31 Texas Instruments Incorporated Interdigitated outward and inward bent leads for packaged electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178047A (ja) * 1996-12-16 1998-06-30 Seiko Instr Inc 半導体装置
JP2014521935A (ja) * 2011-07-22 2014-08-28 アレグロ・マイクロシステムズ・エルエルシー 磁界変換器を有する電流センサの強化絶縁
JP2014179364A (ja) * 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
JP2015149459A (ja) * 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法
JP2017152646A (ja) * 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2035086C1 (ru) 1992-11-19 1995-05-10 Николай Григорьевич Коломицкий Способ изготовления полупроводниковых кристаллов
TW309654B (ja) * 1995-03-29 1997-07-01 Olin Corp
JPH09139404A (ja) * 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH1154663A (ja) * 1997-08-04 1999-02-26 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100546696B1 (ko) * 2000-10-11 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 공정용 리드프레임의 형성 방법
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JP2002368177A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp リードフレーム及び半導体装置
CN2538067Y (zh) * 2002-04-24 2003-02-26 威盛电子股份有限公司 覆晶封装基板
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4446772B2 (ja) 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US7045893B1 (en) 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
TW200607030A (en) * 2004-08-04 2006-02-16 Univ Nat Chiao Tung Process for protecting solder joints and structure for alleviating electromigration and joule heating in solder joints
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
TWI263351B (en) * 2005-09-20 2006-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
FI119729B (fi) * 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
JP2007157745A (ja) * 2005-11-30 2007-06-21 Sanyo Electric Co Ltd 回路装置
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
TWI386119B (zh) * 2009-03-04 2013-02-11 Alpha & Omega Semiconductor 緊湊型電感功率電子器件封裝
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US20120006833A1 (en) * 2010-07-07 2012-01-12 Shower Niche Kit, Inc. Shower niche kit
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
JP2012069704A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及びその製造方法
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9484259B2 (en) * 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
JP2013187383A (ja) * 2012-03-08 2013-09-19 Denso Corp バンプ構造体の製造方法
CN102629599B (zh) * 2012-04-06 2014-09-03 天水华天科技股份有限公司 四边扁平无引脚封装件及其生产方法
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9911685B2 (en) * 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
US9219025B1 (en) 2014-08-15 2015-12-22 Infineon Technologies Ag Molded flip-clip semiconductor package
US9337154B2 (en) 2014-08-28 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
CN104282637B (zh) * 2014-10-31 2017-09-29 通富微电子股份有限公司 倒装芯片半导体封装结构
US9502337B2 (en) * 2014-10-31 2016-11-22 Nantong Fujitsu Microelectronics Co., Ltd. Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2016213238A (ja) 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN204992803U (zh) * 2015-09-01 2016-01-20 德昌电机(深圳)有限公司 单相永磁电机及其定子磁芯
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10204814B1 (en) * 2017-07-28 2019-02-12 Stmicroelectronics, Inc. Semiconductor package with individually molded leadframe and die coupled at solder balls

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178047A (ja) * 1996-12-16 1998-06-30 Seiko Instr Inc 半導体装置
JP2014521935A (ja) * 2011-07-22 2014-08-28 アレグロ・マイクロシステムズ・エルエルシー 磁界変換器を有する電流センサの強化絶縁
JP2014179364A (ja) * 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
JP2015149459A (ja) * 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法
JP2017152646A (ja) * 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器

Also Published As

Publication number Publication date
WO2019071069A1 (en) 2019-04-11
EP3692569A1 (en) 2020-08-12
EP3692570A1 (en) 2020-08-12
JP2020537340A (ja) 2020-12-17
JP2020537341A (ja) 2020-12-17
US20190109110A1 (en) 2019-04-11
WO2019070995A1 (en) 2019-04-11
CN111357098A (zh) 2020-06-30
US11444048B2 (en) 2022-09-13
US20210210453A1 (en) 2021-07-08
US20230012200A1 (en) 2023-01-12
US20190109076A1 (en) 2019-04-11
EP3692569A4 (en) 2020-12-09
EP3692570A4 (en) 2020-12-02
US20220037277A1 (en) 2022-02-03
JP7448754B2 (ja) 2024-03-13
EP3692574A4 (en) 2020-12-02
WO2019071072A1 (en) 2019-04-11
US10957666B2 (en) 2021-03-23
EP3692574A1 (en) 2020-08-12
US20190109016A1 (en) 2019-04-11
US11152322B2 (en) 2021-10-19
JP7197849B2 (ja) 2022-12-28
CN111316433A (zh) 2020-06-19
CN111295748A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP2020537342A (ja) 半導体デバイスにおける成形された相互接続バンプ
JP2809115B2 (ja) 半導体装置とその製造方法
CN101809735B (zh) 具有通过镀敷形成的接线柱的互连元件
CN102386158B (zh) 半导体装置及其制法
US7638421B2 (en) Manufacturing method for semiconductor device and semiconductor device
CN101897013B (zh) 互连结构及其制造方法
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
JP2017022408A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP5136866B2 (ja) 半導体アセンブリ、およびそのアセンブリの製造方法
JP2001168515A (ja) 改善されたデバイス・スタンドオフおよびバンプ体積を有する微小ピッチ・バンピング
TW201232737A (en) Interconnect structure
CN115332221A (zh) 具有互锁的金属至金属接合的半导体产物及制造其的方法
TW201725661A (zh) 半導體裝置與其製造方法
TW201143002A (en) Semiconductor structure and method of forming semiconductor device
CN104658988A (zh) 半导体器件及其制造方法
US20100327448A1 (en) Semiconductor with Bottom-Side Wrap-Around Flange Contact
CN106463472B (zh) 半导体器件及制造其的方法
TW200428608A (en) Semiconductor device and manufacturing method thereof
US6534874B1 (en) Semiconductor device and method of producing the same
CN102623440B (zh) 半导体装置、制造半导体装置的方法和电子装置
TW201926563A (zh) 半導體裝置及其製作方法
JPWO2012102303A1 (ja) 電子部品モジュールおよび電子部品素子
JP3970211B2 (ja) 半導体装置及びその製造方法
JP5338572B2 (ja) 半導体装置の製造方法
TWI420643B (zh) 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20210928

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240216