強化絶縁向けのUnderwriters Laboratories Inc.(UL)規格UL60950−1、第2版(以下、「UL60950−1」または「規格」)の要件に準拠している内部の絶縁体または絶縁構造を有する電流センサについて、本明細書に提示する。電流センサ設計の実施形態では、後述するように、最大500VRMSの動作電圧に対して最小の実装面積、たとえば表面実装スモールアウトライン集積回路(SOIC)パッケージを有する単一のパッケージシステム内で強化絶縁を実現することができる。
電流センサおよびその絶縁構造の詳細について説明する前に、いくつかの規格の仕様用語、絶縁要件、および試験手順について説明することが有用であろう。
第1に、規格では、4つのタイプまたはレベルの絶縁障壁保護、すなわち基礎絶縁、補助絶縁、2重絶縁、および強化絶縁について説明する。これらの用語の定義は、規格の第1.2.9項に提供されており、背景技術で上述した。
規格では、基礎絶縁向けの絶縁の最小の厚さを指定していない。しかし、絶縁を規格下の補助絶縁または強化絶縁であると見なす場合、絶縁は0.4mmという最小の厚さを有していなければならない。補助および強化絶縁では、少なくとも2つのそのような材料層が使用される場合、その厚さにかかわらず、薄いシート材料、たとえば「薄膜」材料の形式の絶縁を使用することができる。薄いシート材料に対する要件は、規格の第2.10.5項に論じられている。
重要な他の用語は、特定の構成要素またはパッケージの絶縁電圧に関する。規格の第1項にすべて定義されている「動作電圧」、「RMS動作電圧」、「ピーク動作電圧」、および「必要耐電圧(required withstand voltage)」という用語について、簡単に論じることとする。
「動作電圧」という用語は、電流センサなどのデバイスが正常な使用下で動作しているときに当該の絶縁が受ける可能性のある最も高い電圧レベルを指す。通常、動作電圧は線間電圧であり、国ごとに変動する。たとえば、動作電圧は、位相−中性の応用例では、米国で約120VRMS、欧州で約240VRMSであり、または線間の応用例では、米国で約240VRMS、欧州で約480VRMSである。デバイスは、特定の動作電圧定格を実現するために、規格に概説されている特定の試験に合格しなければならない。非常に有用な動作電圧定格は500VRMSである。500VRMSの動作電圧定格で認証されたデバイスは、世界中の多くの応用例で使用することができる。
「RMS動作電圧」という用語は、あらゆるDC成分を含む動作電圧のRMS値を指し、「動作電圧」と区別なく使用されることが多い。
「ピーク動作電圧」という用語は、デバイスによって生成されるあらゆるDC成分またはあらゆる繰返しピークインパルスを含む動作電圧のピーク値を指す。この電圧は、ピークまたはDC電圧として指定されることが多い。デバイスが120VRMSに耐えなければならない場合、ピーク動作電圧は、1.414*120VRMS、すなわち170VPeakになるはずである。デバイスは、定格が170VPeakである場合、170VDCで動作することができる。
「必要耐電圧」という用語は、当該の絶縁が耐える必要のあるピーク電圧を指す。この電圧は、絶縁電圧としても知られている。必要耐電圧は、デバイスが規格の試験要件に準拠して実現する動作電圧定格を判定するため、非常に重要である。通常、必要耐電圧ははるかに高く、たとえば3000〜4800VRMSの範囲内である。デバイスは、連続してこの電圧で動作する必要はない。デバイスは、60秒間だけこの電圧に耐えればよい。
規格に記載されている手順による試験では、デバイスの動作電圧、したがってデバイスに印加できる線間電圧が判定される。たとえば、電流センサは、動作電圧定格を達成することができ、それによって、どのように構築されているか、および規格の要件に関してどれだけうまく機能するかに応じて、特定の線間電圧、たとえば120、240、または480VRMSの線間電圧に確実に接続することができる。
一体型の電流導体および磁界変換器を有する電流センサは、1次導体(すなわち、外部電流導体を介して高い線間電圧に接続されたリードを有する電流導体)と、1次導体に近接する2次導体(すなわち、より低い電圧感知回路および信号ピン)とを有する。デバイスの1次導体が線間電圧(たとえば、120、240、または480VRMS)に接続された応用例では、1次導体と2次導体との間でガルバニック絶縁を維持することが重要である。
いくつかの従来のホール効果型電流センサは、電流導体(上記のように、線間電圧に接続され、1次導体または回路と見なすことができる)と、デバイスのうち、構築された状態で1次導体から電気的に独立した他の導電部品(たとえば、2次導体または回路と見なすことができる感知回路、相互接続、および信号ピン)との間で、ガルバニック絶縁、さらに基礎絶縁を提供するように設計される。そのような構造の一例を図1A〜1Bに示す。
図1Aを参照すると、例示的な電流感知構成10は、電流導体14に結合された電流センサ12を含む。電流導体は、たとえば、図示のように、プリント回路基板(PCB)トレースもしくは層または母線とすることができる。電流は、電流導体14によって提供される外部の電流路を通って電流センサ12に出入りする。この図は、「ファントム」図、すなわち電流センサ12の内部構造を明らかにする図を提供する。この図に見られるように、電流センサ12はリードフレーム16を含み、リードフレーム16は、内部の電流路または導体として働き、1次電流リード18を含む第1の部分16aと、信号リード20を含む第2のリードフレーム部分16bとを有する。一体型の電流導体16aは、線間電圧に接続される(外部導体14を介して)。したがって、一体型の電流導体16aは1次回路の一部であり、1次導体と呼ぶことができる。電流センサ12はまた、集積回路(IC)ダイ21を含み、ダイ21内には、少なくとも1つの磁界変換器または感知要素22、たとえばホール効果要素と、磁界センサのインターフェース回路(図示せず)とが設けられる。ダイ21は、感知要素22が内部電流導体16aの近傍に位置し、電流導体16aの一部がダイ21の下に位置するように、リードフレーム16の上に配置される。その部分は、電流導体16aを流れる電流が変換器22付近を通るような形状である。ダイ21は、第2のリードフレーム部分16bに取り付けられ、または結合される。ダイおよびリードフレームの一部分は、プラスチック材料24内にカプセル化される。それぞれはんだパッド28aおよびはんだパッド28bを介して、一体型の電流導体リード18は電流導体14に結合され、信号リード20はPCB信号線26に結合される。
図示のパッケージ形式は、SOICである。本明細書では、単一のパッケージ、たとえばSOICなどの表面実装ICパッケージ内にともにパッケージングされた一体型の電流導体およびセンサダイ(ダイ21など)を有する電流センサを、IC電流センサ、または単に電流センサと呼ぶ。
電流感知構成では、電流センサ12によって測定される「Isense」と呼ばれる電流が、電流導体14に印加される。この電流は、電流導体を通って、リード18のうち、入力ピン(並列に電気的に結合されたところを示す)として使用されるリードへ流れ、ループ部分を通って、リード18のうち、出力ピン(図示のように、同じく並列に電気的に結合される)として使用されるリードから出る。Isense電流は、デバイスの1次側で電流センサ12に出入りし、「1次電流」と呼ばれる。
図1Bは、電流センサ12の一部分の横断面図を示す。この横断面図は、磁界変換器22の断面であり、デバイスの1次側から見たものである。この図に見られるように、ダイ21は電流導体16aの上に位置決めされているが、電流導体16aに接触していない。また、変換器22、ならびに内部電流導体16aのうち、変換器22付近を通る(変換器22によって感知される)部分も示されている。1次電流が電流導体16aを流れることによって生成される磁界に関連する磁束線を、参照番号30によって示す。
動作の際には、1次電流が電流導体16aを流れているとき、変換器22は、感知した磁界を比例電圧(proportional voltage)に変換する。その電圧に基づく出力が、信号リード20の1つで利用可能になる。
図1A〜1Bの図示の構造では、ダイ21は、はんだバンプとして示されている相互接続32を介して、第2のリードフレーム部分16bの信号リード20に取り付けられる。はんだバンプは、ダイの上面または活性表面、すなわち表面34上に形成することができる。図示の構成でリードフレームにダイを取り付けるために、ダイ21は文字どおり「反転」され、その結果、ダイが下向きになり、すなわち、ダイの上面34は下向きになる(この例では電流導体16aの方向を向く)。相互接続(たとえば、図示のようにリードフレーム、または基板、回路基板などに対する)のためにダイが下向きになるこのタイプの構成は、「フリップチップ」アセンブリまたは構成として知られている。相互接続32は、ダイ上に形成されたはんだバンプ、またははんだめっき(もしくはキャップ)付き銅ピラーなどの他のタイプの構造とすることができる。ダイが反転されたとき、バンプはリードフレーム上の箇所で停止する。相互接続は、リードフレーム上へ配置(ダイを反転させる前に)されたはんだバンプまたはペーストの形式で設けることもできる。組立て処理中、バンプ(またはダイ構造)とリードフレームとの間に接合部が形成される。ダイ21、リードフレーム信号リード20、および相互接続(たとえば、はんだバンプ)32は、線間電圧に接続されず、1次回路/導体(すなわち、電流導体16a)から電気的に独立しているとき、ともに2次回路または導体を形成する。ダイ、信号リード、および相互接続上の点はすべて、電流センサの2次接点、接続、または導電部品と見なすことができ、そのように呼ぶことができる。
図1Aおよび1Bの電流センサ設計では、フリップチップアセンブリ内でダイ(2次導体)と電流導体16a(1次導体)との間に生じる空間または「スタンドオフ」は、絶縁特性を有する移送成形プラスチック、すなわちプラスチック材料24で充填される。したがって、このタイプの電流センサ構造は、ガルバニック(1次から2次)絶縁を有し、プラスチック材料は、基礎絶縁として働く。
プラスチック材料の絶縁特性により、絶縁障壁が壊れて破壊されるまでにどれだけの電圧を1次電流リード18に印加できるかが決まる。通常、デバイスの1次側で電圧が高いと、絶縁から樹枝状晶が成長し、その結果、線間電圧から2次側へ抵抗の低い経路が形成される。いくつかの応用例では、センサの2次信号リードは、絶縁特性を持たないユーザアクセス可能な回路、たとえばマイクロプロセッサに接続され、したがってユーザは、このタイプの障害機構が生じたときに感電による危害を受けるリスクに露出される。そのような応用例では、第2の補助的な絶縁層または絶縁レベルの形式で、2重化された保護レベルが必要とされる。
図示の電流センサ12は、ダイと電流導体との間の絶縁のためにプラスチック材料のみを有するが、いくつかの従来の電流センサは、ダイと電流導体との間でアンダーフィル材料層を用い、または絶縁テープを有することに留意されたい。そのようなデバイスの例は、米国特許第6,356,068号および米国特許第7,075,287号に記載されている(後者は、本出願の譲受人であるAllegro MicroSystems,Inc.に譲渡されている)。そのような設計(図1A〜1Bに示すものを含む)では、基礎レベルを超える絶縁は実現されない。
図2を参照すると、電流センサ12を用いて2つの絶縁レベルを有する応用回路40の一例が示されている。電流センサ12は、線間電圧源42(120〜480VRMSの範囲内の線間電圧を提供する)および負荷44と直列に接続される。1次電流は、図1A〜1Bに示す電流センサ12(すなわち、一体型の電流導体)を流れ、負荷44に電力供給し、次いで中性線に戻る。PCB信号リード線26(電流センサ12の信号リードに結合される)はそれぞれ、光アイソレータ46を通って送出されており、その結果、ユーザは、光アイソレータ46の絶縁側46aに接続された回路(図示せず)に安全にアクセスすることができる。ここで光アイソレータ46は、誘電体障壁によって絶縁された発光ダイオードおよびフォトトランジスタを含むものとして概略的に表されている。
基礎絶縁によって提供される安全保護は、2次回路と1次回路がパッケージの成形材料を通じて互いから絶縁されるとき(または、単一のテープもしくはポリイミド層などの基礎絶縁層が使用され、次いで任意の2次接点でこれらの2つの絶縁体の1つを通る場合)、2次リードで利用可能である。光アイソレータ46などの光アイソレータ(または他の絶縁構成要素)が、第2の絶縁または補助絶縁として電流センサの信号リードに接続された場合、2重絶縁設計が実現される。単一のシステムで2重絶縁の保護を提供することができ、図2の回路40を単一のシステムと見ることができることに留意されたい。
本発明によれば、以下で詳細に説明するように、強化絶縁のための規格の要件を満たすように構築された絶縁体を集積回路電流センサ内へ組み込むことによって、単一の一体型パッケージ内で、ある程度の強化絶縁を実現することができる。そのような絶縁体をIC電流センサ内に含むと、外部の補助絶縁、たとえば光アイソレータ(図2に示す)のような高価な外部構成要素を基板レベルの設計から排除することができることが有利である。
一体型の電流導体を有し、強化絶縁のための絶縁構造をさらに含む電流センサについて、次に説明する。絶縁構造は、異なるタイプの完全に一体型の電流センサアセンブリに適用することができる。たとえば、図3A〜3Cに示すように、絶縁構造は、フリップチップアセンブリ(図1A〜1Bを参照して前述した)とともに使用することができる。別の例として、図4A〜4Cに示すように、絶縁構造は、「ダイアップ」アセンブリとともに使用することができる。
図3A〜3Cをまず参照すると、フリップチップアセンブリを有するSOICパッケージ内の電流センサ50が示されている。図3Aおよび図3Bは「ファントム」平面図を示し、図3Cは電流センサ50の一部分の横断側面図である。図3Aに見られるように、電流センサ50は、第1の部分52aおよび第2の部分52bを含むリードフレーム52を有する。第1の部分52aは、1次電流リードまたはピン54を有する電流導体を提供し、第2の部分52bは信号リード56を提供し、信号リード56の外部部分は、対応する信号リードまたはピン56aとして示されている。1次電流リード54のいくつかは入力電流リードであり、他のリードは1次電流出力リードである。電流センサ50は、磁界変換器60を有する磁界感知回路(および図示されていない回路)を含むダイ58を含む。磁界感知回路は集積回路である。電流導体52a内の1次電流によって生成される磁界に関連する磁束線を、参照番号61によって示す。ダイ58は反転されており(上面または活性表面62が下向きである)、ここでははんだめっき付き銅ピラーとして示す相互接続63を通じて、リードフレームの第2の部分52b、すなわち内部信号リード56に接触する。はんだめっき付き銅ピラーの代わりに、他の適したタイプのバンプまたは同様の構造を使用することもできる。
ダイと電流導体52aとの間には、絶縁構造64が配置される。1つの可能な組立て技法によれば、絶縁構造64は、絶縁被覆された電流導体の上に配置された電流導体52aおよびICダイ58に接して形成することができ、または電流導体52aおよびICダイ58に付着させることができる。絶縁構造64は、2つの絶縁材料層、すなわち第1の層66aおよび第2の層66bによって形成される。各層は、薄いシート材料、たとえばポリイミドもしくはヘンゾシクロブテン(BCB)などの有機ポリマー、または二酸化ケイ素のような酸化物絶縁材料を含む(そのような材料を2つの層内に提供できる場合)。2重層構造は、単一のパッケージ内に基礎絶縁層および補助絶縁層、または強化絶縁を提供する。これらの2つの層は、分離可能でも分離可能でなくてもよい。各層は、必要耐電圧で高電圧の「タイプ」の試験に合格できなければならない。これらの層が分離可能でない層である場合、2層絶縁は200%の必要耐電圧で試験される。これらの層が分離可能である場合、各絶縁層は100%の必要耐電圧で試験することができる。材料および/または厚さに関しては、これらの層は同じであっても異なるものであってもよい。たとえば、1つの例示的な実施形態によれば、図5を参照して後述するように、両方の層に絶縁テープを使用することができる。
リードフレーム、絶縁構造、およびダイアセンブリは、外部リード(信号ピン56aおよび電流ピン54)を除いて、プラスチック材料68内にカプセル化される。例示のみを目的として、パッケージは、20ピンSOICとして示されている(10本のピンが1次電流ピンとして使用され、10本のピンが2次信号ピンとして使用される)。簡略化して分かりやすくするために、図3Bおよび図3C(ならびに後述する図4Bおよび図4C)の図からプラスチック材料68を省略した。
図3Aに示す図では、パッケージが完全に一体型であることを見ることができる。1次電流は、パッケージの左側または右側の5つのリードに入り、電流導体を進み、他の5つのリードから出る。この構造では、上面図(図3A〜3B)から、2重層絶縁構造は半円形状を有するが、この形状は、下にある電流導体(リードフレーム)の形状とともに変動させることができる。
前述のように、強化絶縁には、単一の絶縁層を通る1次導体と2次導体との間のあらゆる経路を最小0.4mmにする必要がある。この0.4mmという要件は、単一の絶縁層(前述のように最小の厚さ要件のない薄いシート絶縁層ではない)に当てはまり、パッケージのプラスチック成形化合物は単一の絶縁層と見なされる。図3B〜3Cは、絶縁構造64を使用して1次導体から2次導体まで成形プラスチックを通って少なくとも0.4mmの経路を生成できることを示す。この最小0.4mmの経路は、絶縁構造64を1次導体から最小0.4mmだけ張り出させることによって実現される。この「張出し」寸法を、参照番号70によって示す。その結果、ダイ、はんだめっき付き銅ピラー、または信号リードを含めて、0.4mm未満のプラスチックを通る1次導体上の点から2次点への経路は存在しない。
第2の実施形態では、図4A〜4Cを次に参照すると、電流センサ50’として示されているダイアップアセンブリ版の電流センサもまた、図3A〜3Cに示す絶縁構造64の特定の特徴、すなわち2重の薄いシート絶縁層および0.4mmの張出し(1次導体に対する)を有する絶縁構造を組み込むように構築することができる。図3A〜3Cの電流センサ50と同様に、電流センサ50’もSOICパッケージ内の電流センサである。図4A〜4Bは平面図であり、図4Cは電流センサ50’の一部分の横断側面図である。図4Aに見られるように、電流センサ50’は、第1の部分52a’および第2の部分52b’を含むリードフレーム52’を有する。第1の部分52a’は、1次電流リードまたはピン54’を有する電流導体を提供し、第2の部分52b’は信号リード56’を提供し、信号リード56’の外部部分は、対応する信号リードまたはピン56a’として示されている。1次電流リード54’のいくつかは入力電流リードであり、他のリードは1次電流出力リードである。電流センサ50’は、磁界変換器60を有する磁界感知回路または集積回路(および図示されていない回路)を含むダイ58’を含む。この実装形態のダイアップ構成では、ダイ58’と2次信号リード56a’との間の接点は、従来の半導体の金ワイアボンド72で作られる。ダイ58’は上向きであり、すなわち上面または活性表面62が上向きである。ダイ58’と電流導体52a’との間には、絶縁構造64’が配置される。図3A〜3Cからの絶縁構造64と同様に、絶縁構造64’は、2つの絶縁性の薄いシート材料層、すなわち第1の層66a’および第2の層66b’によって形成される。材料の組成および/または厚さに関しては、図5に関してさらに詳細に論じるように、これらの層は同じであっても異なるものであってもよい。リードフレーム、絶縁構造、およびダイアセンブリは、外部リード(信号ピン56a’および電流ピン54)を除いて、プラスチック成形化合物68’内にカプセル化される。
図3A〜3Cからの絶縁構造64と同様に、絶縁構造64’は、1次導体52a’を越えて延びる張出し部分を含むように寸法設定され、絶縁構造64’を使用して、1次導体から2次導体まで成形プラスチックを通って距離が少なくとも0.4mmの経路を生成する。したがって、ダイ、ボンドワイア、および信号リードを含めて、0.4mm未満のプラスチックを通る1次導体52a’上の点から2次点への経路は存在しない。
絶縁構造の全体的な寸法および形状は、下にある電流導体の寸法/形状とともに変動する。重要な1つの寸法は0.4mmの張出し寸法であり、これは構造が電流導体を越えて延びる量である。張出しの量は、製造処理におけるあらゆる欠陥または固有の変動性を考慮に入れるために、特定の実際上の限度、たとえば±0.15mmの公差の範囲内で変動させることができる。0.4mmの寸法は、あらゆる公差を含む必要最小限の値である。したがって、張出しはより大きくすることもできるが、公差を考慮した後は少なくとも0.4mmとしなければならない。最小でも、絶縁構造64または64’は、電流導体のうち、少なくともダイの下に位置する部分を覆うような寸法および形状としなければならない。図示の構造ではどちらも、絶縁構造のその部分は半円形状を有する。絶縁構造の湾曲した周辺部は、電流導体の対応する湾曲した周辺部を少なくとも0.4mmだけ越えて延びる(上記のように、公差を考慮した後)。図示の例に示すように、半円形状の湾曲部分は、0.4mmの要件を十分に満たすため、電流導体のうち、ダイの下に位置しない追加の部分を覆うようにやや細長くすることもできる。
IC電流センサの性能は磁界生成源と磁界変換器との間の物理的な分離に応じて決まるため、この設計ではダイと電流導体との間で2重の絶縁層を使用することが重要である。前述のように、ダイ(より具体的には磁界変換器)と電流導体との間の間隔が小さければ小さいほど、信号結合はより最適になる。この領域内で単一の絶縁層が使用された場合、0.4mmの要件を満たす必要があり、ダイを電流導体から絶縁する距離を0.4mmにした結果、電流導体と変換器との間の信号結合が極めて不十分になるはずである。同時に、張出し部分を有する構造の形状/寸法により、パッケージのうち、保護絶縁に関して単一のパッケージ本体プラスチック層のみに依拠する領域において、0.4mmの要件への準拠が保証される。したがって、1次および2次導電部品または部分間で、2つの部品間が近接していることが重要である2重絶縁を満たすように設計された厚さおよび組成と、他のすべての1次および2次導電部品または部分間で絶縁の距離が確実に少なくとも0.40mmになるような面積(寸法)とを有するように寸法設定された1つの構造により、強化絶縁に対する規格下の構造要件が満たされる。
例示のみを目的として、フリップチップアセンブリとダイアップアセンブリの両方において、パッケージは、20ピンSOICとして示されている(10本のピンが1次電流ピンとして使用され、10本のピンが2次信号ピンとして使用される)。ダイ寸法は、フリップチップ設計(図3B)に対して3.7mm×1.9mmとして、またダイアップ設計(図4B)に対して1.9mm×1.9mmとして示されている。異なるピン数および異なるダイ寸法を有する他のパッケージ寸法を使用することもできる。
フリップチップ設計(図3A〜3C)の1つの大きな利点は、ダイの活性表面上に位置する磁界変換器が、1次導体のさらに近くに位置決めされることである。変換器を1次導体に近づけることで、磁界信号結合が増大し、したがって信号対雑音比がより高くなり、ならびにセンサの分解能および精度が改善される。フリップチップ設計の欠点は、ダイアップ設計よりダイ寸法が大きく、最小寸法も大きいことである。フリップチップアセンブリでは、2次リードに一致するとともに、ダイへの2次接点と1次導体との間で最小距離を提供するのに十分なほどダイを大きくする必要がある。ダイ面積を増大させると、ダイコストも増大し、したがって全体的なセンサコストが増大する。また、図3A〜3Bおよび図4A〜4Bを精査すると、図3A〜3Cのフリップチップ設計では1次導体の1次導体ループ部分がより狭くなっている(幅に関して)ことが明らかである。1次導体が狭くなると抵抗がより大きくなり、したがって所与の電流に対するパッケージ内部の電力損失がより大きくなる。図4A〜4Cのダイアップ設計では、はるかに広く、したがってより低抵抗の1次導体ループを使用することが可能である。ダイアップ設計はまた、テープがより大きく張り出すことに対応しており、0.4mmが最小要件であるときにもう少し大きい安全余裕を提供する。この張出しがわずかに増大しただけでも、パッケージの絶縁特性が劇的に改善される。
図5は、1つの例示的な実施形態による絶縁構造64(または64’)の拡大横断面図を示す。この実施形態では、各層がテープ層として設けられる。第1のテープ層66a(または66a’)は、第1のポリイミド膜層80aおよび第1の接着剤層82aを含む。第2のテープ層66b(または66b’)は、第2のポリイミド膜層80bおよび第2の接着剤層82bを含む。下から上に、これらの層の順序は接着剤層82a(電流導体52aに接触している)、ポリイミド膜層80a、接着剤層82b、およびポリイミド膜層80bである。ダイ58(または58’)は、ポリイミド膜層80bに接触している。第1のテープ層66aは厚さ「T,テープ1」84aを有し、第2のテープ層66bは厚さ「T,テープ2」84bを有する。第1のポリイミド膜層80aは厚さT186aを有し、第2のポリイミド膜層80bは厚さT186bを有する。第1の接着剤層82aおよび第2の接着剤層82bは、それぞれ厚さ「T2」88aおよび88bを有する。テープ層の厚さ84aおよび84bは、同じ(または実質上同じ)であっても異なるものであってもよい。同様に、1つの層内の接着剤層およびポリイミド膜層の厚さは、他のテープ層内の対応する層と同じであっても異なるものであってもよい。たとえば、T186aは、T186bより小さくすることができる。両方の層に同じタイプのテープを使用することができ、その場合、2つの層の組成および寸法は同じ(または実質上同じ)である。各層は、ポリイミド膜のみを含むこともできる。
テープ層66a、66bのそれぞれに使用できる1つのタイプのテープは、日本のTomegawa Co.,Ltd.から入手可能なR Seriesの半導体接着テープである。製品番号「R−740」で市販されているこれらのテープの1つは、厚さ25μmのポリイミド層および厚さ15μmの接着剤層を有する。このテープは、層ごとに特に高いレベルの絶縁を提供する。このテープは、厚さ1ミリメートル当たり約330KVの絶縁特性を有する。各ポリイミド膜層は25ミクロンであり、したがって1次導体と2次導体と間で330KV*0.025、すなわち8.25KVの絶縁を提供することができる。
テープが薄いシート絶縁層として使用される場合、各層は別個に付着させることができ、すなわち第1の層を電流導体の上面に付着させ、第2の層を第1の層に付着させることができ、またはともに付着させることができる(2重のテープ層を電流導体に付着させる)。フリップチップアセンブリでは、テープを電流導体に付着させるのではなく、ダイに付着させてからリードフレームに取り付けることもできる。別法として、テープ以外の実装形態では、それぞれの薄いシート材料層は、スピン被覆またはスパッタリングなどの従来の堆積処理を使用して、電流導体の上面に堆積させることができ、または他の形で形成することができる。またそのような処理では、絶縁の張出し部分を形成するために、電流導体の側面を被覆する必要があるはずである。
電流センサが強化絶縁のための規格の試験に合格し、500VRMSという高い動作電圧定格を実現するには、単一の各テープ層(または他の薄いシート)が60秒間にわたって4800VRMSに耐えなければならない。この電圧は、上記で定義した必要耐電圧である。4800VRMSの信号は、約6800Vのピーク電圧を有する。各絶縁層は、この試験に耐えなければならない。したがって、各層は、わずかに薄くまたは厚くすることもできるが、高い信頼性のためには7KV以上に耐えるのに十分な厚さにしなければならない。2重層を使用することで、上記の強化絶縁定格を実現する補助絶縁が提供される。
プラスチックパッケージ材料は、薄いシート層よりはるかに低い絶縁特性を有するが、それでもなお良好な絶縁障壁を提供する。プラスチックパッケージ材料は、UL60950−1下で3種類、すなわち材料I、II、およびIIIの1つに分類することができる。絶縁材料は、そのCTI(比較トラッキング指数)試験結果によって材料グループに区分される。絶縁材料がCTI試験に通らなかった場合、UL60950−1では、その材料を材料グループIIIの材料と見なす。材料グループIIIは最も低い区分であり、最も低い動作電圧定格をもたらす。したがって、Sumitomo E670Cなどの材料グループIIに区分された成形化合物を、電流センサ内で使用するために選択することもできる。同様に、他の成形化合物、たとえばHenkel MG−52Fも、CTI試験に通って材料グループIIの区分を実現する場合、選択肢に適しているであろう。材料グループIIIの絶縁材料を用いる設計では500VRMSの動作電圧定格を実現できないことがあるため、材料グループIIとして区分されたプラスチックを選択することが重要である。
部品が耐えなければならない60秒間の高電圧絶縁試験(必要耐電圧)は、タイプ試験と呼ばれる。500VRMSという動作電圧定格を実現するには、電流センサデバイスのすべてが60秒間にわたって4800VRMSに耐えなければならない。パッケージに4800VRMSを印加すると、いわゆるコロナ電圧、すなわち樹枝状晶が成長し始める電圧を超過し、デバイスの1次導電部品から2次導電部品への障害経路を生成するため、タイプ試験は本質的に破壊的である。規格では、認証されるには、3つのデバイスのサンプルがこのタイプ試験に合格する必要がある。デバイスが合格するレベルは、前述の定格動作電圧に変換される。生産時にすべてのデバイスを品質検査するため、規格では、パッケージの完全性のために高い電圧ではるかに短い1秒の試験を行う必要がある。この試験は、ルーチン試験と呼ばれる。通常、ルーチン試験は、1秒間にわたって3000VRMSで実行され、すべての生産ユニットを試験しなければならない。ルーチン試験もまた破壊的な試験であるが、その持続時間は、パッケージの完全性を著しく劣化させないように十分に短い。
ここまで、絶縁に関する議論は、パッケージ内部の絶縁特性に焦点を当ててきた。次にパッケージの外側に注目すると、電流センサの動作電圧を判定するときには、クリーページおよびクリアランスについても考慮しなければならない。「クリアランス」という用語は、1次および2次リードなどの2つの導電部品間で最も短い空気の距離を指す。「クリーページ」という用語は、2つの導電部品間で両部品に共通の絶縁材料の表面に沿って最も短い距離を指す。所与の動作電圧に耐える必要のある構成要素間の間隔距離は、クリーページおよびクリアランスに関して指定される。
規格下で高い動作電圧定格を得るには、電流センサ50または50’のSOICパッケージは、規格に指定されている所望の動作電圧に対して必要最小限のクリーページおよびクリアランス距離に準拠しなければならない。クリーページ要件およびクリアランス要件は、それぞれ表2Nおよび表2K〜2M(規格)に指定されている。高い動作電圧定格に必要な最小のクリアランスはクリーページ要件より小さく、したがってより早く満たされるため、クリアランスについてはこれ以上詳細に論じない。表2Nによれば、材料グループII内の材料を使用して強化絶縁または2重絶縁のための500VのRMS動作電圧に対する定格を実現するには、7.2mmの最小クリーページを実現しなければならない。パッケージがこの最小値を満たすかどうかを判定する際には、パッケージとPCB上のパッケージ実装面積の両方を調べなければならない。
図6A〜6Bは、電流センサ50(または50’)の平面図を示す。これらの図は、電流センサ’のSOICパッケージ(この場合も、20ピンSOICとして示す)の外側のみを示す。具体的には、これらの図は、クリーページに関するこの例示的なSOICパッケージの物理的な限度を示す。図6Aに示すように、図示のパッケージは、12.8mm±0.20mmの本体長さ、ならびに10.30mm±0.33mmのリード先端部からリード先端部までの幅、および7.5mm±0.10mmの本体幅を有する。本体幅(プラスチック本体)は、参照番号90によって示されている。クリーページ距離を判定するには、参照番号92によって示されているパッケージの一部分を参照すると、1次電流ピンから第2の電流ピンまでプラスチック本体(絶縁)に沿って距離全体を判定する必要がある。図6Bは、部分92の拡大図を示す。クリーページは、空間100aおよび100b(図に0.48mmとして示す)の寸法を、幅102aおよび102b(図に3.65mmとして示す)の和として判定される本体幅に加算することによって判定される。あらゆるバリ突起(burr protrusion)(図に幅0.21mmとして示す)は測定から除外されることに留意されたい。したがって、1次側から2次側へパッケージに沿って動くと、8.26mmのクリーページが得られる。これは、この特定のパッケージが実現できる最も高いクリーページの数値である。したがって、このパッケージは、500VRMSの動作電圧に必要な7.2mmの最小クリーページを容易に満たす。
このパッケージがPCBにはんだ付けされたとき、PCBはんだパッドは、クリーページ(およびクリアランス)をさらに低減させる。図7Aを参照すると、図6A〜6Bに示す20ピンSOICに対するPCB機械レイアウト110では、中実のPCB114の一部分上で2次ピンに対する標準はんだパッド112および1次ピンに対する標準はんだパッド113を使用すると、PCBに沿って1次および2次はんだパッドの間で7.25mmの距離が得られる。はんだパッド112および113間のこの距離は、応用例におけるパッケージに対する実際のクリーページである。この距離はそれでもなお必要最小限の7.2mmより大きいが、最小7.2mmに対する安全余裕は大きく低減される。クリーページは、PCBにスリットを入れてPCBに沿って1次はんだパッドから2次はんだパッドまでの距離を改善することによって、やや改善することができる。そのような解決策が図7Bに示されており、図7Bは、2次ピンに対するはんだパッド122および1次ピンに対するはんだパッド124を有し、PCB126の一部分がスロット130を有するPCB機械レイアウト120を示す。スロット130の幅は、スロット幅132である。この例では、その幅132は2.00mmである。1次側はんだパッド124からスロット130までの距離は、距離または空間134である。2次側はんだパッド122からスロットまでの距離は、距離または空間136である。この例では、これらの距離はどちらも3.30mmである。したがって、スロット付きのPCB実装形態に対するmm単位の総クリーページは、(2×3.30)+2.00、すなわち8.60である。これは、スロット付きのPCBを使用することによって、PCB上のクリーページを最大8.26mmの値まで改善することができることを意味する。この手法は、500VRMSの動作の場合、7.2mmの最小値に関して大きな安全余裕を提供する。材料グループIIの成形化合物を用いてさらに高い動作電圧定格に対してより大きなクリーページが必要とされる場合、より広い本体パッケージを使用することもできる。PCBスロット寸法はまた、クリーページの改善を実現するために調整することもできる。
図8は、1つの例示的な実装形態による電流センサ50(または50’)の簡略化された機能図である。電流センサ50は、磁界感知デバイス60として示されている磁界変換器60(図3A〜3C、図4A〜4Cから)を含む。磁界感知デバイス60は、ホール効果型または磁気抵抗型(MR)の感知要素などの1つまたは複数の感知要素によって形成することができる。これらの感知要素は、ブリッジ回路内で接続することができる。磁界感知デバイス60は、インターフェース回路140に結合される。磁界感知デバイス60とインターフェース回路140はともに、ダイ58(図3A〜3C)によって提供される回路を形成し、この回路は磁界感知回路と呼ばれる。電流センサ50はまた、内部または一体型の電流導体52aを含む。図8では、1次電流リード(図3Aでは1次電流リード54として示されていた)は、2群のリード、すなわちIPIN142aとして集合的に示されている1群の入力ピンおよびIPOUT142bとして集合的に示されている1群の出力ピンとして示されている。この図は機能ブロック図であり、磁界変換器60に対する電流導体52aの物理的な位置を描写しようとするものではない。
動作中、センサ50によって測定される電流は、1次電流リードまたはピン142aを介して導電経路52aに印加され、磁界感知デバイス60付近で電流を運搬する経路の「ループ」部分144を流れ、1次電流出力ピン142bを介して電流センサ50から出る。印加された電流が導電経路52aを流れることで磁界が生成され、この磁界は、磁界センサデバイス60によって感知され、デバイスの出力、すなわち出力146で比例電圧に変換される。インターフェース回路140は、出力146を調整および処理する様々なブロックを含む。たとえば、図示のように、回路140は、磁界信号生成器148と、出力生成ブロック150と、汎用インターフェース152として示されているインターフェースと、EEPROMなどの何らかのタイプの不揮発性メモリ154とを含む。
1次側リード142a、142bに加えて、電流センサは、電流センサを電源、接地、ならびに電流センサの測定特性を制御および/または利用する外部回路、たとえば外部のマイクロコントローラに接続する信号ピンまたは端子を含む。図3A〜3Cに2次信号ピン56aとして示されているこれらの他の信号ピンは、VCC端子156(外部電源に接続)、GND端子158(接地に接続)、少なくとも1つの入力160、および少なくとも1つの出力162のそれぞれに対応する少なくとも1つのピン(端子またはリード)を含むことが示されている。出力は、電流センサによって生成される情報を受け取って使用するための漏電遮断器(GFI)回路などの外部電流センサの応用例または他の電流監視の応用例を可能にするはずである。VCCピン156を通って電流センサ50に電力が供給され、VCCピン156は、図示のように内部で様々な分岐回路に接続される。GNDピン158は、センサの分岐回路に対する接地接続を提供するように内部で接続される。他の端子またはピン、集合的にピン164は、図示のようにプログラミング制御(たとえば、EEPROMをプログラムする)など、入力、たとえばデータ入力、クロック信号、および他の制御信号に対応することができ、または他の出力ピンもしくは供給/接地線を含むこともできる。特定の応用例の必要に適するように、電流センサの機能性およびセンサのピン配列を変動させることができることが理解される。
磁界センサデバイス60および出力生成ブロック150に結合された磁界信号生成器148は、感知デバイスの出力146から磁界信号生成器出力信号(または磁界信号)166を生成するように集合的に動作する様々な従来の回路を含むことができる。通常、回路148は、感知デバイス60の出力信号を増幅する少なくとも1つの増幅器を含む。磁界信号生成器148内には他の回路を含むこともできる。たとえば、磁界信号生成器148は、動的オフセット補正を実施する回路を含むことができる。感知要素がホール板である場合、チョッパ安定化回路を設けて、ホール板および関連する増幅器のオフセット電圧を最小にすることができる。また別法として、回路148は、オフセット調整および/またはゲイン調整の特徴を実施することができる。
1つの簡単な実装形態では、出力生成ブロック150は、磁界信号166を処理して出力信号168を生成する低域フィルタおよび出力増幅器/バッファを含むことができる。出力信号は、感知された電流の振幅を示す値であるはずである。処理機能およびさらに高いレベルのプログラミング性に対応するために、出力生成ブロック150は、プロセッサもしくはマイクロプロセッサ、またはデータ信号プロセッサを含むように実施することもできる。マイクロプロセッサは、計算および他のタスクを実行するようにプログラムすることもできる。
汎用インターフェース152は、ピン160に接続された入力線170上で少なくとも1つの入力を受け取る。汎用インターフェース152はまた、入力ピンとして定義されたピン164を介して他の入力を受け取ることができる。これらの入力を外部のコントローラまたは他の応用回路によって使用して、ユーザ定義の内部パラメータ、たとえばゲインおよび温度の補償を設定またはプログラムすることができ、ならびに汎用インターフェース152、出力生成ブロック150、および/または不揮発性メモリ154の動作によって必要とされる入力データおよび制御情報を提供することができる。汎用インターフェース152は、インター集積回路(I2C)、シングルエッジニブル伝送(SENT)、周辺センサインターフェース5(PSI5)、シリアル周辺インターフェース(SPI)、またはRS232などの異なるプロトコル、たとえば、シリアル通信プロトコルに対応するように実施することができる。汎用インターフェース152は、それぞれ相互接続または線172および174を介して、出力生成ブロック150および不揮発性メモリ154に接続される。不揮発性メモリは、接続176を介して磁界信号生成器148に結合される。接続176を使用して、不揮発性メモリ154上に記憶されているユーザ定義の値、たとえばゲイン調整を、磁界信号生成器148の回路に適用することができる。センサICの信号経路は、アナログまたはデジタルのドメインで実施することができる。
図3A〜3C、図4A〜4C、図6A〜6B、図7A〜7B、および図8に示すデバイスは20本のピンを有するが、他のピン数も可能であり、いくつかのリードは1次電流路を提供し、他のリードは信号(たとえば、出力、電源、および接地)に対する接続を提供する。また、センサIC内には図8に示すもの以外の追加の機能も同様に含むこともできることが理解されるであろう。
磁界感知デバイス60を構成する感知要素は、ケイ素、または砒化ガリウム(GaAs)もしくはインジウム化合物、たとえば砒化インジウム(InAs)もしくはアンチモン化インジウム(InSb)などのケイ素以外の半導体材料から作ることができる。
要約すると、電流センサ50(または50’)は、特に高い動作電圧(たとえば、少なくとも500VRMSの動作電圧)の場合に強化定格を実現することが可能な設計を有する。電流センサ50(または50’)は、a)2重の薄いシート材料層と、b)パッケージプラスチックを通って1次構成要素から2次構成要素まで最小0.4mmの距離を提供する張出し寸法とを含む固有の構成を有する絶縁構造を特徴とする。したがって、絶縁構造の構成のため、パッケージの2重の薄いシート絶縁およびプラスチック絶縁は、規格の強化絶縁要件に準拠している。また、パッケージプラスチックは、規格下でグループIIの材料として区分された材料になるように選択される。最後に、図6A〜6Bおよび図7A〜7Bを参照して上記で論じたように、電流センサは、少なくとも7.2mmのクリーページ距離を維持するような寸法を有するSOIC内にパッケージングすることができ、そのようなPCBはんだ実装面積で使用することができる。
電流センサおよび特有のパッケージは、高いレベルの試験に耐えるために、規格による構成要件に準拠する。これは、2重保護による3000VRMS(最小)レベルのガルバニック絶縁および最大500VRMSの動作電圧を提供する。パッケージはまた、3000VRMSのガルバニック(電圧)絶縁定格を実現するために、4800VRMSという高い電圧で60秒の破壊試験に合格することが可能な1次から2次の絶縁材料の距離を維持する。この試験はまた、高い動作電圧定格に必要であり、デバイスが最大500VRMSというより高い動作電圧で機能することを可能にする。
本明細書に引用したあらゆる参考文献は、全体として参照により本明細書に組み込まれている。
本発明の好ましい実施形態について説明したが、それらの概念を組み込む他の実施形態も使用できることが、当業者には明らかであろう。したがって、これらの実施形態は開示の実施形態に限定されるものではなく、添付の特許請求の範囲の精神および範囲のみによって限定されるべきであると考えられる。