KR101452056B1 - 패키지 구조체 및 패키지 구조체 형성 방법 - Google Patents

패키지 구조체 및 패키지 구조체 형성 방법 Download PDF

Info

Publication number
KR101452056B1
KR101452056B1 KR1020120139432A KR20120139432A KR101452056B1 KR 101452056 B1 KR101452056 B1 KR 101452056B1 KR 1020120139432 A KR1020120139432 A KR 1020120139432A KR 20120139432 A KR20120139432 A KR 20120139432A KR 101452056 B1 KR101452056 B1 KR 101452056B1
Authority
KR
South Korea
Prior art keywords
connectors
package
trench
package element
solder resist
Prior art date
Application number
KR1020120139432A
Other languages
English (en)
Other versions
KR20140002457A (ko
Inventor
첸 화 유
지운 이 우
청 딩 왕
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140002457A publication Critical patent/KR20140002457A/ko
Application granted granted Critical
Publication of KR101452056B1 publication Critical patent/KR101452056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 제1 패키지 요소 및 제2 패키지 요소를 포함하는 장치에 관한 것이다. 제1 패키지 요소는 제1 패키지 요소의 상부면에 존재하는 제1의 복수의 커넥터와, 상부면에 존재하는 제2의 복수의 커넥터를 포함한다. 제2 패키지 요소는 제1의 복수의 커넥터 위에 존재하고 그리고 제1의 복수의 커넥터에 본딩되며, 제2 복수의 커넥터는 제2 패키지 요소에 본딩되지 않는다. 땜납 레지스트가 제1 패키지 요소의 상부면 상에 존재한다. 트랜치가 땜납 레지스트 내의 배치되며, 트렌치의 일부분은 제2의 복수의 커넥터를 제1의 복수의 커넥터로부터 이격시킨다.

Description

패키지 구조체 및 패키지 구조체 형성 방법{PACKAGE STRUCTURES AND METHODS FOR FORMING THE SAME}
본 발명은 패키지 구조체 및 패키지 구조체 형성 방법에 관한 것이다.
통상적인 패키지 온 패키지(PoP) 공정에서, 상부 패키지는 바닥 패키지에 본딩된다. 또한, 상부 패키지 및 바닥 패키지는 내부에 장치 다이를 가질 수도 있다. POP 공정을 채용함으로써, 패키지의 집적 레벨이 증가된다.
본 발명의 목적은 개선된 패키지 구조체 및 패키지 구조체 형성 방법을 제공하는 것이다.
일 실시예에 따르면, 본 발명의 장치는 제1 패키지 요소 및 제2 패키지 요소를 포함한다. 제1 패키지 요소는 제1 패키지 요소의 상부면에 존재하는 제1의 복수의 커넥터와, 상부면에 존재하는 제2의 복수의 커넥터를 포함한다. 제2 패키지 요소가 제1의 복수의 커넥터 위에 존재하고 그리고 제1의 복수의 커넥터에 본딩되며, 제2 복수의 커넥터는 제2 패키지 요소에 본딩되지 않는다. 땜납 레지스트가 제1 패키지 요소의 상부면 상에 존재한다. 트렌치가 땜납 레지스트 내에 배치되며, 트렌치의 일부분은 제2의 복수의 커넥터를 제1의 복수의 커넥터로부터 이격시킨다.
다른 실시예에 따르면, 본 발명의 장치는, 패키지 기판으로서, 패키지 기판의 상부면에 존재하는 제1의 복수의 커넥터와, 상부면에 존재하고 그리고 제1의 복수의 커넥터를 둘러싸는 제2의 복수의 커넥터를 포함하는, 패키지 기판을 포함한다. 상부 패키지 요소가 제1의 복수의 커넥터 위에 존재하고 그리고 제1의 복수의 커넥터에 본딩된다. 땜납 레지스트가 패키지 기판의 상부면 상에 존재한다. 트렌치가 땜납 레지스트 내에 존재하며, 트렌치는 제1의 복수의 커넥터를 둘러싸는 트렌치 링을 포함한다. 제2의 복수의 커넥터는 트렌치 링의 외부에 존재한다.
또 다른 실시예에 따르면, 본 발명의 방법은, 제1의 복수의 커넥터 및 제2의 복수의 커넥터를 노출시키고 그리고 땜납 레지스트 내에 트렌치를 형성하기 위해 제1 패키지 요소의 상부면 상의 땜납 레지스트를 패터닝하는 단계를 포함한다. 트렌치의 일부분은 제1의 복수의 커넥터를 제2의 복수의 커넥터로부터 이격시킨다. 본 발명의 방법은, 제2 패키지 요소를 제1의 복수의 커넥터에 그리고 제1 패키지 요소 위에 본딩하는 단계를 추가로 포함한다. 본딩하는 단계 후에, 제2의 복수의 커넥터는 노출된 상태로 유지된다. 트렌치는 제2 패키지 요소에 의해 중첩되지 않는 부분을 포함한다.
본 발명에 따르면, 언더필 필렛 폭 마련을 위해 패키지 본체 크기를 증가시킬 필요가 없고, 더 작은 언더필 필렛 폭으로 인해 더 양호한 휨 제어가 가능하며, BGA 패드가 언더필 블리딩에 의해 오염되지 않기 때문에 우수한 PoP 조립체 수율이 달성될 수 있다.
도 1 내지 도 4는 임의의 예시적인 실시예에 따라 패키지 온 패키지(PoP) 구조체를 제조하는 중간 단계의 단면도 및 상면도.
도 5a 및 도 6은 다른 실시예에 따라 PoP 구조체를 제조하는 중간 단계의 단면도.
도 5b는 도 5a에 도시된 구조체의 상면도.
도 7은 PoP 구조체의 또 다른 실시예의 상면도.
본 발명의 실시예 및 이점을 더욱 완전히 이해하기 위해, 첨부된 도면과 함께 이하의 상세한 설명을 이제 참조한다.
본 발명의 실시예의 제조법 및 이용법이 이하에서 상세히 기술된다. 그러나, 이런 실시예는 매우 다양한 특정 방식으로 실시될 수 있는 적용가능한 수많은 본 발명의 개념을 제공한다는 것을 알아야 한다. 개시된 특정 실시예는 예시적인 것이며, 본 발명의 범주를 제한하지 않는다.
패키지 온 패키지(PoP) 구조체 및 패키지 온 패키지(PoP) 구조체 형성 방법이 다양한 예시적인 실시예에 따라 제공된다. 패키지 구조체를 형성하는 중간 단계들이 예시된다. 본 발명의 실시예의 변형예들이 개시되어 있다. 다양한 도면 및 예시적인 실시예 전체에 걸쳐, 유사한 도면 부호는 유사한 요소를 나타내는데 이용된다.
도 1 내지 도 4는 몇몇 예시적인 실시예에 따른 패키지 형성의 중간 단계들의 단면도 및 상면도를 도시한다. 도 1을 참조하면, 패키지 요소(100)가 제공된다. 또한, 패키지 요소(100)는 이하에선 바닥 패키지 또는 바닥 패키지 요소로도 지칭된다. 패키지 요소(100)는 몇몇 실시예에 따라 패키지 기판일 수도 있다. 다르게는, 패키지 요소(100)는 예컨대, 인터포저와 같은 다른 유형의 패키지 요소일 수도 있다. 몇몇 실시예에서, 패키지 요소(100)는 도 1에 도시된 바와 같이 빌드업(build-up) 기판이다. 다른 실시예에서, 패키지 요소(100)는, 패키지 요소(100) 내의 각각의 유전체 층이 함께 적층되는 유전체 필름을 포함하는, 적층 기판이다.
패키지 요소(100)는 패키지 요소(100)의 대향하는 측부 상의 금속 구성요소를 상호연결시키기 위해 금속선(102, 112) 및 비아(104, 114)를 포함할 수도 있다. 금속선(102/112) 및 비아(104/114)는 유전체 층(130) 내에 형성될 수도 있다. 또한, 금속선(102)은 이하에선 금속 트레이스(102)로도 지칭된다. 몇몇 실시예에서, 패키지 요소(100)의 상부측에 형성되는 금속 트레이스(102)는 패키지 요소(100)의 바닥측에 존재하는 커넥터(126)에 전기적으로 결합된다. 비아 및/또는 금속선을 포함할 수도 있는 전기 연결 구조체(124)를 통해 상호연결될 수도 있다. 몇몇 예시적인 실시예에서, 패키지 요소(100)는, 유전체 기판(122) 및 유전체 기판(122)을 관통하는 전기 커넥터(124)를 갖는, 코어(120)를 포함한다. 몇몇 실시예에서, 유전체 기판(122)은 유리 섬유로 형성되지만, 다른 유전체 재료도 이용될 수도 있다. 예컨대, 커넥터(126)는 땜납 볼일 수도 있다. 커넥터(128)는 패키지 요소(100)의 상부면에 형성된다. 커넥터(128)는 예컨대, 금속 패드일 수도 있으며, 예컨대 구리 패드 및 구리 패드 상의 금속 마무리부를 포함할 수도 있다.
유전체 층(140)이 패키지 요소(100)의 내부 금속 연결부 및 전기 커넥터(128)를 습기와 같은 외부 유해 물질로부터 보호하기 위해 전기 커넥터(128)를 덮도록 형성된다. 유전체 층(140)은 (어떤 경우엔 땜납 마스크로도 지칭되는)땜납 레지스트일 수도 있으므로, 본 명세서 전체에 걸쳐 땜납 레지스트(140)로 달리 지칭되지만, 적절한 절연 기능을 갖는 다른 유전체 재료도 이용될 수도 있다. 몇몇 실시예에서, 유전체 층(140)은 약 10 ㎛보다 클 수도 있고 그리고 약 10 ㎛ 내지 약 70 ㎛일 수도 있는 두께 T1을 갖는다. 두께 T1이 크면, 유전체 층(140)은 도 4 및 도 6에 도시된 바와 같이 언더필(underfill; 147)을 한정시키는데 있어서 더 양호한 능력을 갖는다.
도 2를 참조하면, 전기 커넥터(128A, 128B)가 노출되도록 땜납 레지스트(140)의 일부분을 제거하는 패터닝 단계가 수행된다. 패터닝은 에칭 단계를 통해 수행된다. 도 2에 도시된 실시예에서, 인접한 전기 커넥터(128A) 사이의 땜납 레지스트(140) 부분이 제거된다. 제거된 땜납 레지스트(140) 부분에 의해 남겨진 공간은 이하에선 트렌치(142)로 지칭된다. 트렌치(142)는 전기 커넥터(128A)를 각각의 인접한 전기 커넥터(128B)로부터 분리시키는 부분(142')을 포함한다.
그러나, 인접한 전기 커넥터(128B) 사이의 땜납 레지스트(140) 부분은 패터닝 단계에 의해 제거되지 않고 남는다. 땜납 레지스트(140)의 패터닝 후에, 전기 커넥터(128A)를 노출시키는 것 이외에도, 상부 유전체 층(130)이 노출될 수도 있다.
도 3a는 패키지 요소(100, 200)의 본딩을 도시한다. 패키지 요소(200)는 이하에선 상부 패키지 또는 상부 패키지 요소로도 지칭된다. 패키지 요소(200)는 다른 패키지 요소에 몰딩되거나 본딩되는 장치 다이를 포함하는 패키지일 수도 있다. 다르게는, 패키지 요소(200)는 (도시 안 된)트랜지스터와 같은 능동 장치를 내부에 포함하는 장치 다이일 수도 있다. 패키지 요소(200)는 커넥터(212)를 포함한다. 몇몇 실시예에서, 커넥터(212)는 금속 필라를 포함한다. 다른 실시예에서, 커넥터(212)는 본드 패드를 포함한다. 커넥터(212)의 금속 필라 또는 본드 패드는 구리 또는 구리 합금으로 형성될 수도 있으며, 니켈 층, 팔라듐 층, 금 층 등과 같은 (도시 안 된)추가의 층을 포함할 수도 있다. 패키지 요소(100, 200)는 무연 땜납, 공융 땜납 등으로 형성될 수도 있는 땜납 구역(132)을 통해 서로 본딩될 수도 있다. 따라서, 본딩 공정은 땜납 구역(132)을 리플로우시키는 리플로우 공정(reflow process)을 포함한다. 다르게는, 금속 대 금속 직접 본딩과 같은 다른 본딩 방법이 이용될 수도 있다.
도 3a에 도시된 바와 같이, 땜납 레지스트(140)의 트렌치(142)는 커넥터(128A)를 둘러싸는 트렌치 링(142')을 포함할 수도 있다. 도 3b는 도 3a의 구조체의 상면도를 도시하는데, 트렌치 링(142')은 상면도에선 패키지 요소(200)를 둘러싸는 것으로서 도시되어 있지만, 도 3a에서와 같이 단면도에선 트렌치 링(142')의 높이는 패키지 요소의 높이보다 낮다.
도 3a를 다시 참조하면, 트렌치 링(142')은 패키지 요소(200)에 의해 중첩되지 않는다. 트렌치 링(142') 이외에도, 트렌치(142)는 패키지 요소(200)에 의해 중첩되는 트렌치부(142'')를 추가로 포함한다. 이 실시예에선, 인접한 커넥터(128A) 사이의 땜납 레지스트 부분이 또한 제거되기 때문에, 땜납 레지스트(140)는 패키지 요소(200)에 의해 중첩되는 부분이 없거나 사실상 없다. 또한, 이 실시예는 트렌치 링 내부의 땜납 레지스트(140) 부분이 제거된 것으로 취급될 수도 있다.
트렌치 링(142')은 50 ㎛ 내지 약 1,000 ㎛일 수도 있는 폭 W1을 갖는다. 또한, 폭 W1은 패키지 요소(200)의 에지(200A)에서 땜납 레지스트(140)의 각각의 최근접 측벽(140A)까지의 거리이다. 도 3a의 구조체의 상면도인 도 3b에 도시된 바와 같이, 트렌치 링(142')은 땜납 레지스트(140)의 측벽이기도 한 외측벽(140A)을 갖는다. 외측벽(140A)은, 커넥터(128A) 및 패키지 요소(200)를 추가로 둘러싸는, 트렌치 링(142')을 둘러싸는 측벽 링을 형성한다. 도 3b에 도시된 실시예에서, 측벽 링(140A)과 패키지 요소(200) 사이에는 어떤 커넥터(128)도 배치되지 않는다.
도 4는 패키지 요소(100)와 패키지 요소(200) 사이의 간극 내에 언더필(147)을 분배하는 것을 도시한다. 몇몇 실시예에서, 언더필(147)은 분배기(148)를 통해 분배되며, 패키지 요소(200)의 에지에 인접한 위치로부터 분배된다. 모세관 효과를 통해, 언더필(147)은 전체 간극으로 확산된다. 트렌치 링(142')이 존재하기 때문에, 언더필(147)은 트렌치 링(142') 및 트렌치 링(142')에 의해 둘러싸인 구역 내에 한정된다. 따라서, 언더필(147)은 커넥터(128B) 위로는 확산되지 않는다. 언더필(147)은 유전체 재료이기 때문에, 언더필(147)이 커넥터(128B) 상으로 확산되는 경우, 커넥터(128B)에 본딩될 (도시 안 된)패키지 요소에 대한 커넥터(128B)들 사이의 전기 연결에 악영향을 미칠 것이다. 따라서, 트렌치 링(142')을 포함하는 트렌치(142)의 형성은 패키징시의 수율 개선에 유리하다. 한정 효과를 개선하기 위해, 땜납 레지스트(140)의 두께 T1은 바람직한 값, 예컨대 약 10 ㎛ 내지 약 70 ㎛로 증가될 수도 있다.
도 5a 내지 도 6은 다른 실시예에 따른 PoP 구조체의 형성에 대한 단면도 및 상면도를 도시한다. 달리 명시되지 않는 한, 이 실시예의 구성요소의 재료 및 형성 방법은 도 1 내지 도 4에 도시된 실시예에서 유사한 도면 부호로 나타내진 유사한 구성요소와 기본적으로 동일하다. 따라서, 도 5a 내지 도 6에 도시된 유사한 구성요소에 대한 상세한 설명은 도 1 내지 도 4에 도시된 실시예에 대한 설명에서 찾을 수 있을 것이다.
이 실시예의 초기 단계들은, 땜납 레지스트(140)의 패터닝시 인접한 커넥터(128A) 사이의 땜납 레지스트(140) 부분이 제거되지 않는다는 점을 제외하곤, 도 1 내지 도 3b에 도시된 단계들과 동일하다. 땜납 레지스트(140)의 패터닝 후에, 패키지 요소(100, 200)는 본딩되며, 도 5a 및 도 5b에 최종 패키지가 도시되어 있다. 도 5a에 도시된 바와 같이, 트렌치 링(142)은 땜납 레지스트(140) 내에 형성된다. 패터닝된 땜납 레지스트(140)는 트렌치 링(142)에 의해 둘러싸이는 부분(140')과, 트렌치 링(142)에 의해 둘러싸인 구역 외부에 존재하는 부분(140'')을 포함한다.
몇몇 실시예에서, 전체 트렌치 링(142)은 패키지 요소(200)에 의해 중첩되지 않는다. 트렌치 링(142)의 내부 에지(142B)는, 약 1,000 ㎛ 미만일 수도 있고 그리고 약 25 ㎛ 내지 약 1,000 ㎛일 수도 있는, 거리 D1 만큼 패키지 요소(200)의 에지(200A)로부터 이격되어 있다. 다른 실시예에서, 트렌치 링(142)의 (점선 142C를 이용하여 도시되어 있는)내부 에지는 패키지 요소(200)의 에지(200A)에 수직으로 정렬된다. 또 다른 실시예에서, 트렌치 링(142)의 (점선 142D를 이용하여 도시되어 있는)내부 에지는 패키지 요소(200)에 의해 중첩된다. 도 5b는 도 5a에 도시된 구조체의 상면도를 도시하는데, 땜납 레지스트(140)의 부분(140', 140'') 및 트렌치 링(142)의 예시적인 위치가 도시되어 있다.
도 6은 언더필(147)의 분배를 도시한다. 도 4에 도시된 실시예와 유사하게, 트렌치 링(142)은 언더필(147)을 한정하며, 언더필(147)이 커넥터(128B)로 유동하는 것을 방지한다. 언더필(147)의 분배시, 언더필(147)은 트렌치(142) 내로 유동할 수도 있다. 그러나, 적절한 두께 T1을 갖는 트렌치 링(142)은 언더필(147)이 커넥터(128)로 추가로 유동하는 것을 정지시킬 것이다.
도 1 내지 도 6에 도시된 실시예에서, 트렌치(142)는 패키지 요소(200)를 둘러싸는 완전한 링을 형성할 수도 있다. 다른 실시예에서, 트렌치(142)는 완전한 링을 형성하지 않을 수도 있다. 예컨대, 도 7에 도시된 바와 같이, 어떤 커넥터(128B)도 패키지 요소(200)의 에지(200A1)에 인접하게 존재하지 않는 경우, 또는 커넥터(128B1)와 패키지 요소(200)의 최근접 에지(200A1) 사이의 거리 D2가 충분히 큰 경우, 예컨대 D2가 약 1,000 ㎛보다 큰 경우, 언더필(147)이 커넥터(128B1)로 유동할 것에는 관심을 둘 필요가 없다. 따라서, 트렌치(142)는 에지(200A1)에 인접하게 형성될 필요는 없다. 그러나, 트렌치(142)는 패키지 요소(200)의 에지(200A2)에 인접하게 형성될 것이다.
실시예들에서, PoP 구조체의 땜납 레지스트 내에 그리고 상부 패키지 요소의 에지에 인접하게 트렌치를 형성함으로써, 트렌치는 상부 패키지 요소와 각각의 바닥 패키지 요소 사이에 분배되는 언더필을 위한 정지부로서 기능할 수도 있다. 따라서, 언더필이 본딩되지 않은 커넥터로 유동할 위험이 감소된다.
실시예 및 실시예의 이점이 상세히 기술되었지만, 다양한 변형예, 대체예 및 변경예가 첨부된 특허청구범위에 의해 정해진 바와 같은 실시예의 기술 사상 및 범주 내에서 이루어질 수 있다. 또한, 본 출원의 범주는 본 명세서에 기술된 프로세스, 기계, 제조법, 물질의 구성, 수단, 방법 및 단계의 특정 실시예에 제한되지 않는다. 당업자이 본 개시 내용으로부터 용이하게 알 수 있는 바와 같이, 본 명세서에 개시된 대응하는 실시예와 사실상 동일한 기능을 수행하거나 사실상 동일한 결과를 달성하는 추후 개발될 또는 기존의 기계, 제조법, 물질의 구성, 수단, 방법 또는 단계는 본 개시 내용에 따라 이용될 수도 있다. 따라서, 첨부된 특허청구범위는 이런 프로세스, 기계, 제조법, 물질의 구성, 수단, 방법 또는 단계를 특허청구범위의 범주 내에 포함할 것이다. 또한, 각각의 청구항은 개별 실시예를 구성하며, 다양한 청구항들 및 실시예들의 조합도 본 개시 내용의 범주 내에 있다.
100 : 패키지 요소
102, 112 : 금속선
104, 114 : 비아
120 : 코어
122 : 유전체 기판
124 : 전기 커넥터
126, 128 : 커넥터
130 : 유전체 층

Claims (10)

  1. 장치에 있어서,
    제1 패키지 요소로서, 제1 패키지 요소의 상부면에 있는 제1 복수의 커넥터 및 상기 상부면에 있는 제2 복수의 커넥터를 포함하는, 상기 제1 패키지 요소;
    상기 제1 복수의 커넥터 위에 있고 상기 제1 복수의 커넥터에 본딩되는 제2 패키지 요소 - 상기 제2 복수의 커넥터는 상기 제2 패키지 요소에 본딩되지 않음 -;
    상기 제1 패키지 요소의 상기 상부면 상의 땜납 레지스트 - 상기 제1 패키지 요소 및 상기 제2 패키지 요소 사이의 간극에는 상기 땜납 레지스트가 없음 -; 및
    상기 땜납 레지스트 내의 트렌치로서, 상기 트렌치의 일부분은 상기 제2 복수의 커넥터를 상기 제1 복수의 커넥터로부터 이격시키는 것인, 상기 트렌치
    를 포함하는, 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 트렌치는 상기 제2 패키지 요소에 의해 중첩되지 않는 트렌치 링을 포함하고, 상기 트렌치 링은 상기 장치의 상부에서 볼 때 상기 제2 패키지 요소를 둘러싸는 것인, 장치.
  5. 제1항에 있어서, 상기 제1 패키지 요소와 상기 제2 패키지 요소 사이의 간극에 배치되는 언더필을 더 포함하고, 상기 언더필은 상기 트렌치로 연장되는 것인, 장치.
  6. 장치에 있어서,
    패키지 기판으로서, 상기 패키지 기판의 상부면에 있는 제1 복수의 커넥터 및 상기 상부면에 있고 상기 제1 복수의 커넥터를 둘러싸는 제2 복수의 커넥터를 포함하는, 상기 패키지 기판;
    상기 제1 복수의 커넥터 위에 있고 상기 제1 복수의 커넥터에 본딩되는 상부 패키지 요소;
    상기 패키지 기판의 상기 상부면 상의 땜납 레지스트; 및
    상기 땜납 레지스트 내의 트렌치 - 상기 트렌치는 상기 제1 복수의 커넥터를 둘러싸는 트렌치 링을 포함함 -
    를 포함하고,
    상기 제2 복수의 커넥터는 상기 트렌치 링의 외부에 있는 것인, 장치.
  7. 제6항에 있어서, 상기 트렌치는 상기 패키지 기판과 상기 상부 패키지 요소 사이의 간극 내에 존재하는 부분을 포함하는 것인, 장치.
  8. 제6항에 있어서, 상기 땜납 레지스트는,
    상기 트렌치 링에 의해 둘러싸인 제1 부분 및 상기 트렌치 링을 둘러싸는 제2 부분을 포함하고, 상기 땜납 레지스트의 상기 제1 부분의 측벽은 상기 트렌치 링에 노출되는 측벽 링을 형성하는 것인, 장치.
  9. 제6항에 있어서, 상기 트렌치 링 외부의 상기 땜납 레지스트의 부분들과 상기 트렌치 링 사이의 인터페이스는 측벽 링을 형성하고, 상기 상부 패키지 요소의 에지와 상기 측벽 링 사이의 수평 구역에는 커넥터가 배치되지 않는 것인, 장치.
  10. 방법에 있어서,
    제1 복수의 커넥터 및 제2 복수의 커넥터를 노출시키고 땜납 레지스트 내에 트렌치를 형성하기 위해 제1 패키지 요소의 상부면 상에 상기 땜납 레지스트를 패터닝하는 단계; 및
    제2 패키지 요소를 상기 제1 복수의 커넥터에 그리고 상기 제1 패키지 요소 위에 본딩하는 단계
    를 포함하고,
    상기 트렌치의 일부분은 상기 제1 복수의 커넥터를 상기 제2 복수의 커넥터로부터 이격시키고,
    상기 제1 패키지 요소 및 상기 제2 패키지 요소 사이의 간극에는 상기 땜납 레지스트가 없으며,
    상기 본딩하는 단계 후에, 상기 제2 복수의 커넥터는 노출된 상태로 유지되고,
    상기 트렌치는 상기 제2 패키지 요소에 의해 중첩되지 않는 부분을 포함하는 것인, 방법.
KR1020120139432A 2012-06-29 2012-12-04 패키지 구조체 및 패키지 구조체 형성 방법 KR101452056B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/539,048 2012-06-29
US13/539,048 US8803323B2 (en) 2012-06-29 2012-06-29 Package structures and methods for forming the same

Publications (2)

Publication Number Publication Date
KR20140002457A KR20140002457A (ko) 2014-01-08
KR101452056B1 true KR101452056B1 (ko) 2014-10-22

Family

ID=49777267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120139432A KR101452056B1 (ko) 2012-06-29 2012-12-04 패키지 구조체 및 패키지 구조체 형성 방법

Country Status (3)

Country Link
US (1) US8803323B2 (ko)
KR (1) KR101452056B1 (ko)
CN (1) CN103515342B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086531A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
WO2017213642A1 (en) * 2016-06-08 2017-12-14 Intel Corporation Quantum dot device packages
TWI610409B (zh) * 2016-08-30 2018-01-01 南茂科技股份有限公司 半導體封裝及其製造方法
US10593565B2 (en) 2017-01-31 2020-03-17 Skyworks Solutions, Inc. Control of under-fill with a packaging substrate having an integrated trench for a dual-sided ball grid array package
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10403578B2 (en) * 2017-09-30 2019-09-03 Intel Corporation Electronic device package
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US12009271B2 (en) * 2019-07-15 2024-06-11 Intel Corporation Protruding SN substrate features for epoxy flow control
US11315863B2 (en) 2019-10-22 2022-04-26 Samsung Electronics Co., Ltd. Package substrate and method of manufacturing the package substrate, and semiconductor package including the package substrate and method of manufacturing the semiconductor package
KR20220042539A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US20050121310A1 (en) * 2003-12-03 2005-06-09 Intel Corporation Method and substrate to control flow of underfill

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR101067216B1 (ko) * 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US20050121310A1 (en) * 2003-12-03 2005-06-09 Intel Corporation Method and substrate to control flow of underfill

Also Published As

Publication number Publication date
KR20140002457A (ko) 2014-01-08
US20140001644A1 (en) 2014-01-02
CN103515342B (zh) 2017-06-09
CN103515342A (zh) 2014-01-15
US8803323B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
KR101452056B1 (ko) 패키지 구조체 및 패키지 구조체 형성 방법
US10854577B2 (en) 3D die stacking structure with fine pitches
US10319655B2 (en) POP structures with dams encircling air gaps and methods for forming the same
KR101496085B1 (ko) 인터포저 프레임을 이용한 패키징
JP7160588B2 (ja) 半導体パッケージの製造方法
TWI506709B (zh) 封裝體及其製造方法
TWI587412B (zh) 封裝結構及其製法
US20090115044A1 (en) Structures and methods for stack type semiconductor packaging
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
CN104904006A (zh) 半导体器件以及其制造方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US9054093B2 (en) Semiconductor device
CN104882417A (zh) 集成无源倒装芯片封装
TWI455269B (zh) 晶片封裝結構及其製作方法
US20140183744A1 (en) Package substrate with bondable traces having different lead finishes
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
KR101680428B1 (ko) 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
TWI397157B (zh) 具微機電元件之封裝結構及其製法
US9059260B2 (en) Semiconductor manufacturing method and semiconductor structure thereof
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
JP3178121U (ja) 半導体パッケージ
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
KR102520258B1 (ko) 몰드 플래시를 억제한 반도체 패키지 및 제조 방법
KR20140067764A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 6