KR101496085B1 - 인터포저 프레임을 이용한 패키징 - Google Patents

인터포저 프레임을 이용한 패키징 Download PDF

Info

Publication number
KR101496085B1
KR101496085B1 KR20140011446A KR20140011446A KR101496085B1 KR 101496085 B1 KR101496085 B1 KR 101496085B1 KR 20140011446 A KR20140011446 A KR 20140011446A KR 20140011446 A KR20140011446 A KR 20140011446A KR 101496085 B1 KR101496085 B1 KR 101496085B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
interposer frame
molding compound
conductive
interposer
Prior art date
Application number
KR20140011446A
Other languages
English (en)
Other versions
KR20140022448A (ko
Inventor
휘민 황
옌챙 후
치웨이 린
밍다 챙
청시 리우
챈신 챈
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140022448A publication Critical patent/KR20140022448A/ko
Application granted granted Critical
Publication of KR101496085B1 publication Critical patent/KR101496085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 다이(die)를 패키징하기 위해 인터포저(interposer) 프레임을 이용하는 매커니즘은 팬 아웃 구조를 가능케하고, 패키징된 반도체 다이를 위한 형태 계수(form factor)를 감소시킨다. 이 매커니즘은 반도체 다이를 인터포저 프레임에 부착시키도록 몰딩 화합물을 이용하는 단계와, 반도체 다이의 한쪽 또는 양쪽상에 재분배층을 형성하는 단계를 수반한다. 패키지 내의 재분배층(들)은 외부 연결 구조의 팬 아웃 연결 및 형성을 가능케 한다. 인터포저 프레임 내의 전도 기둥은 열 관리에 도움을 준다.

Description

인터포저 프레임을 이용한 패키징{PACKAGING WITH INTERPOSER FRAME}
본 출원은 다음과 같이 공동-계류중이고 일반적으로 할당된, 발명의 명칭이 "인터포저 프레임을 이용한 패키지 및 이러한 패키지를 제조하는 방법{Package with Interposer Frame and Method of Making the Same}"이고, 2012년에 출원될 미국 특허출원(대리인 도켓 번호 TSMC2012-0094)과, 출원번호가 13/433,210이고, 발명의 명칭이 "인터포저 프레임 및 이를 제조하는 방법(Interposer Frame and Method of Manufacturing the Same)"이며, 2012년 3월 28일에 출원된 미국특허출원과 관련이 있으며, 이 두 출원은 본 명세서에 그 전체가 참조로서 통합된다.
반도체 소자는 개인용 컴퓨터, 셀폰, 디지털 카메라, 및 다른 전자 장비와 같은 다양한 전자 응용에서 이용된다. 반도체 소자는 반도체 기판 위에 물질의 절연 또는 유전층, 전도층, 및 반도체층을 순차적으로 증착시키고, 그 위에 회로 컴포턴트와 소자를 형성하도록 리소그래피를 사용해서 다양한 물질층을 패터닝함으로써 통상적으로 제조된다.
반도체 산업은 주어진 면적에 더 많은 컴포넌트가 집적되게 하도록 최소의 특징부 크기에서의 계속된 감소에 의해 다양한 전자 컴포턴트(예, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도를 계속 향상시켜 왔다. 이러한 더 작은 전자 컴포넌트는 일부 응용에서 과거의 패키지보다 더 작은 면적 또는 높이를 활용하는 더 작은 패키지를 또한 요구한다.
따라서, 웨이퍼 레벨 패키징(wafer level packaging; WLP)과 패키지 온 패키지(package on package; PoP)와 같은 새로운 패키징 기술이 개발되기 시작했다. 반도체를 위한 이러한 비교적 새로운 유형의 패키징 기술은 제조상 어려움에 직면해 있다.
본 발명은 반도체 패키지를 제공하며, 이 반도체 패키지는 복수의 전도 기둥(conductive column)을 포함하는 인터포저(interposer) 프레임; 상기 인터포저 프레임 내의 개구 내에 배치된 반도체 다이(die); 상기 인터포저 프레임과 상기 반도체 다이 사이의 몰딩 화합물; 및 상기 반도체 다이 내의 소자와, 상기 인터포저 프레임의 복수의 전도 기둥에 연결되는 와이어링층을 포함한다.
또한, 본 발명은 반도체 패키지를 제공하며, 이 반도체 패키지는 복수의 전도 기둥(conductive column)을 포함하는 인터포저(interposer) 프레임; 상기 인터포저 프레임 내의 개구 내에 배치된 반도체 다이(die); 상기 인터포저 프레임과 상기 반도체 다이 사이에 배치된 몰딩 화합물; 상기 반도체 다이 내의 소자와, 상기 인터포저 프레임의 복수의 전도 기둥에 연결되는 와이어링층; 상기 와이어링층으로부터 상기 반도체 다이의 반대쪽상에 배치된 다른 와이어링층을 포함하고, 상기 다른 와이어링층은 상기 인터포저 프레임의 복수의 전도 기둥에 연결된다.
또한, 본 발명은 반도체 다이를 패키징하는 방법을 제공하며, 이 방법은 반도체 다이를 제공하는 단계; 복수의 전도 기둥을 구비한 인터포저 프레임을 제공하는 단계; 상기 인터포저 프레임의 개구 내에 상기 반도체 다이를 배치하는 단계; 상기 반도체 다이와 상기 인터포저 프레임 사이의 공간을 채우도록 몰딩 화합물을 형성하는 단계; 상기 복수의 전도 기둥을 노출시키도록 상기 몰딩 화합물의 일부분을 제거하는 단계; 및 상기 반도체 다이의 소자를 상기 복수의 전도 기둥에 연결하도록 재분배층을 형성하는 단계를 포함한다.
본 발명 개시 및 그 이점의 보다 완전한 이해를 위해, 첨부된 도면들과 결합해서 이하의 설명이 이제 참조된다.
도 1은 일부 실시예에 따른 칩 패키지의 단면도를 도시한다.
도 2a는 일부 실시예에 따른 다이 패키지의 단면도를 도시한다.
도 2b는 일부 실시예에 따른 도 2a의 다이 패키지의 평면도를 도시한다.
도 3a 내지 3d는 일부 실시예에 따라, 인터포저 프레임을 형성하는 순차적 공정의 단면도를 도시한다.
도 4a 내지 4i는 일부 실시예에 따라, 반도체 다이를 패키징하는 순차적 공정의 단면도를 보여 준다.
도 5는 일부 실시예에 따라, 패키징된 다이의 일부분의 단면도를 도시한다.
도 6은 일부 실시예에 따른 패키징된 다이의 단면도를 도시한다.
도 7a 내지 7c는 일부 실시예에 따라, 전도 섹션을 형성하기 위한 공정 시퀀스의 단면도를 도시한다.
도 8은 일부 실시예에 따라, 인터포저 프레임의 관통 몰딩 비아(through-molding via) 위에 형성된 와이어를 구비한 스터프 범프(stud bump)의 단면도를 도시한다.
도 9a와 9b는 일부 실시예에 따라, 인터포저 프레임의 관통 몰딩 비아 위에 전도 섹션을 형성하기 위해 이용되는 순차적 공정의 단면도이다.
도 10a와 10b는 일부 실시예에 따라, 인터포저 프레임의 관통 몰딩 비아 위에 전도 섹션을 형성하기 위해 이용되는 순차적 공정의 단면도이다.
도 11a와 11b는 일부 실시예에 따른 관통 몰딩 비아의 단면도이다.
상이한 도면들에 표기된 대응하는 참조 번호들과 기호들은 만약 다르게 지정되지 않으면 대응 부분들을 일반적으로 지칭한다. 실시예들의 관련된 양태들을 명확하게 설명하기 위해 도면들이 도시되고 있으며, 도면들은 반드시 실척도로 도시되어 있지는 않다.
본 발명 개시의 실시예의 제조 및 이용이 이하에서 상세히 설명된다. 하지만, 본 발명개시는 폭넓은 다양한 특정 상황에서 구현될 수 있는 다수의 적용가능한 발명 사상을 제공한다는 점을 이해해야 한다. 논의된 특정 실시예들은 본 발명의 개시를 제조하고 이용하는 특정한 방식들에 대한 단순한 예증에 불과하며, 본 발명의 개시의 범위를 제한하지 않는다.
도 1은 일부 실시예에 따른 칩 패키지(100)의 단면도를 도시한다. 칩 패키지(100)는 다이(115)를 구비한 패키지징된 다이(110) 위에, 다이(135)를 구비한 패키징된 다이(130)를 구비하는 패키지 온 패키지(package on package; PoP) 구조이다. 칩 패키지(100)는 관통 기판 비아(through-substrate via; TSV)(121)와 외부 커넥터(122)를 갖는, 인터포저(120)를 또한 포함한다. 패키징된 다이(110)와 인터포저(120)는 범프 구조(112)를 통해 서로 연결된다. 패키징된 다이(110과 130)는 범프 구조(132)를 통해 서로 연결된다. 패지징된 다이(110)는 관통-패키지 비아(through-package via; TPV)(111)를 또한 구비하며, 이러한 비아의 종횡비는 TSV(121)의 종횡비보다 높을 수 있다. 결과적으로, TPV(111)를 형성하는 것은 어렵다. 또한, 칩 패키지(100)의 형태 계수(form factor)는 패키징된 다이들(110과 130) 아래에 인터포저(120)를 구비함으로써 자신의 비교적 큰 높이 때문에 바람직하지 않다. 또한, 실리콘 기반 인터포저(120)는 인터포저(120) 아래의 인쇄 회로 기판(printed circuit board; PCB)과 열 팽창 계수(coefficient of thermal expansion; CTE)의 높은 불일치를 갖는다. 인터포저(120) 내에서 TSV(121)에 의한 열 관리의 이득을 여전히 유지하면서, 인터포저(120)를 이용하는 것보다 더 양호한 형태 계수(form factor)를 갖는 새로운 패지징 매커니즘은 상기 언급된 문제를 제거시킬 것이다.
최근에, 패키징 프레임이 집적 회로(integrated circuit; IC) 패키징을 위해 이용가능하게 되었다. 이러한 패키징 프레임은 관통 실리콘 비아와 유사한 열 방출 기능을 가진 전도 기둥(column)을 구비하고, 패키징된 다이 둘레에 맞추어진다(fit around). 패키징 프레임이 패키징된 다이 둘레에 고정되기 때문에, 형태 계수는 인터포저보다 작다. 이러한 패키징 프레임의 예시는 싱가폴 소재의 ASM Pacific Technology Ltd.의 DreamPak과, 대만 타이페이 소재의 ASE Inc.의 Leadless-aQFN을 포함하지만 이러한 것들로만 제한되지는 않는다.
도 2a는 일부 실시예에 다른 패키징 프레임(220)을 이용해 패키징된 다이(210)를 구비한 다이 패키지(200)의 단면도를 도시한다. 패키징 프레임(220)은 본딩 와이어(222)를 경유해 다이(210)상의 접촉부(미도시)에 연결된 다수의 전도 기둥(221)을 가진다. 전도 기둥(221)은 외부 요소(미도시)로의 전기적 연결부를 제공하고, 열 방산(thermal dissipation)을 또한 향상시킨다. 패키징된 다이(210)는 몰딩 화합물(225)에 적어도 부분적으로 둘러싸여 있다. 도 2b는 일부 실시예에 따라 본딩 와이어(222)를 도시하지 않으면서 다이 패키지(200)의 평면도를 예증한다. 패키징 프레임(220)과 같은 패키징 프레임은 열 관리 및 패키지 기판으로의 연결과 같은, 인터포저와 유사한 기능을 제공할 수 있다. 패키징 프레임의 제조 비용은 인터포저보다 휠씬 낮다. 추가적으로, 패키징 프레임을 이용한 패키징의 형태 계수는 인터포저를 이용한 패키징보다 작은데, 그 이유는 패키징 프레임(220)이 다이(210)의 아래가 아니고, 다이(210)의 옆에 배치되기 때문이다. 더 나아가, 패키징 프레임(220)의 제조는 위에서 설명된 TPV(111)와 같이, 관통-패키지 비아를 형성하는데 있어서 곤란함의 문제를 해결한다. 추가적으로, 패키징 프레임(220)은 아래에 있는 PCB와 CTE의 더 낮은 불일치를 갖는다.
하지만, (반도체) 다이(210)상의 접촉부를 전도 기둥(221)에 연결시키기 위해 본딩 와이어(222)를 이용하는 것은 3차원(3-D) 레벨이 아니라, 2차원(2-D) 레벨에서 다이의 패키징을 가능케 한다. 향상된 패키징을 위해, 패키지상에 패키지를 적층하는 것은 패키지 밀도를 증가시킨다. 그러므로, 패키징 프레임을 이용함으로써 패키징된 다이를 형성하는 상이한 매커니즘들이 개발될 필요가 있다.
도 3a 내지 3d는 일부 실시예에 따라, 인터포저 프레임(300)을 형성하는 순차 공정의 단면도를 도시한다. 인터포저 프레임(330)은 마스크층(305 및 306)을 패터닝하고, 일부 실시예에 따라 도 3a에 도시된 바와 같이, 전도 기판(310)을 에칭함으로써 형성될 수 있다. 전도 기판(310)은 금속으로 제조될 수 있으며, 이러한 금속은, 구리, 구리 합금, 또는 다른 유형의 금속 또는 합금을 포함할 수 있다. 마스크층(305 및 306)은 개구(308)를 형성하도록 전도 기판(310)을 에칭하기 위해 이용되는 에칭 화학적 성질(etching chemistry)에 강한(resistant) 물질로 제조된다. 예를 들면, 마스크층(305 및 306)은 포토레지스트 또는 전도 물질로 제조될 수 있다. 개구(308)를 형성하기 위해 이용되는 에칭은 일부 실시예에 따라 습식 에칭이다.
그 후에, 마스크층(305)이 제거되고, 몰딩 화합물(320)이 도 3b에 도시된 것과 같이, 에칭된 개구(308)를 채우고, 에칭되지 않는 표면(307)을 덮도록 전도 기판(310)의 에칭된 측면 위에 형성될 수 있다. 전도 기판(310)의 에칭된 측면을 덮도록 몰딩 화합물(320)이 형성된 후에, 마스크층(306)에 의해 패터닝된 전도 기판(310)의 다른 측면이 에칭된다. 에칭되지 않은 전도 기판(310)의 일부분은 일부 실시예에 따라 도 3c에 도시된 바와 같이, 전도 기둥(330)을 형성한다. 일부 실시예에서, 전도 기둥(330) 중 하나의 표면은 곡선형이다. 전도 기둥(330)은 관통-몰딩 비아(through-molding via; TMV)라고 또한 지칭될 수 있다. 그후에, 몰딩 화합물(320')이 전도 기판(310)의 에칭된 표면 위에 형성될 수 있다. 일부 실시예에서, 몰딩 화합물(320)과 몰딩 화합물(320')은 동일한 물질로 제조된다. 전도 기둥(330)을 노출시키고, 영역(340) 내에 몰딩 화합물(320)과 몰딩 화합물(320')을 제거하도록 추가적인 처리가 전도 기판(310)상에서 수행될 수 있으며, 영역(340)은 반도체 다이{예, 도 2a에 도시된 다이(210)}를 배치시키도록 설계된다. 도 3d는 일부 실시예에 따라 완성된 인터포저 프레임(300)을 도시한다. 일부 실시예에서, 몰딩 화합물(320')이 형성되지 않고, 인터포저 프레임(300)은 단지 몰딩 화합물(320)만을 포함한다.
도 3a 내지 3d에 도시되고 앞에서 설명된 공정 시퀀스는 인터포저 프레임(300)이 어떻게 형성되는지를 보여 준다. 공정은 간단하다. 결과적으로, 인터포저 프레임(300)을 형성하는 비용은 낮게 유지될 수 있다.
도 4a 내지 4i는 일부 실시예에 따라, 반도체 다이를 패키징하는 순차 공정의 단면도를 보여 준다. 도 4a는 캐리어(420)에 부착된 인터포저 프레임(411)을 도시한다. 캐리어(420)는 인터포저 프레임(411)을 고정시키기 위한 접착층(421)을 포함한다. 하나 이상의 실시예에서, 캐리어(420)는 몰딩 화합물(410")을 포함하는, 많은 인터포저 프레임(411)을 지지한다. 인터포저 프레임(411)은 도 3a 내지 3d와 관련해서 앞에서 설명된 처리 시퀀스에 의해 형성될 수 있다. 인터포저 프레임(411)은 몰딩 화합물(410)에 의해 서로 격리된 관통-몰딩 비아(through-molding via; TMV)(415)를 포함한다.
*도 4b는 접착층(421)에 부착된 반도체 다이(450)를 도시한다. 반도체 다이(450)는 소자들(미도시)과 상호연결부(451)를 포함한다. 반도체 다이(450)의 전면은 접착층(421)을 대향한다. 캐리어(420)가 하나보다 많은 인터포저 프레임(411)을 지지하면, 반도체 다이(450)는 인터포저 프레임(411)의 각각에 부착된다.
일부 실시예에 따라, 도 4c에 도시된 바와 같이, 반도체 다이(450)가 접착층(421)상에 배치된 후에, 몰딩 화합물(422)이 반도체 다이(450)와 인터포저 프레임(411) 사이의 공간을 채우기 위해 형성되고, 반도체 다이(450)와 인터포저 프레임(411)의 표면을 또한 덮는다. 몰딩 화합물(422)의 형성은 반도체 다이(450)와 인터포저 프레임(411) 위에 몰딩 화합물을 분사(dispensing)하는 것과, 몰딩 화합물을 또한 경화시키는 것을 포함할 수 있다.
그 후에, 일부 실시예에 따라 도 4d에 도시된 바와 같이, 몰딩 화합물(422)의 일부분이 관통 몰딩 비아(415)를 노출시키기 위해 제거된다. 제거 공정은 연마 공정, 폴리싱(polishing) 공정, 또는 이런 공정들의 조합일 수 있다. 일부 실시예에 따라 도 4e에 도시된 바와 같이, 재분배층(redistribution layer; RDL)(430)과 전기적으로 접촉하도록 관통 몰딩 비아(415)가 노출된다. 재분배층(430)은 도전성이고, 다른 패키징된 다이와 연결하기 위한 접촉부를 형성하는 것을 가능케 한다. 재분배층(430)은 TMV(415)를 갖는 다른 패키징된 다이 사이의 연결을 또한 가능케 한다. 재분배층(430)의 형성은 전도 구조를 격리하도록 하나 이상의 패시베이션층을 형성하는 단계를 수반할 수 있다. 하나 이상의 패시베이션층은 패키징된 반도체 다이(450)와, 이러한 패키징된 반도체 다이(450)에 본딩된 다른 패키징된 다이 사이의 연결부상에 가해진 응력(stress)를 또한 완화시킨다. 범프(미도시)는 다른 패키징된 다이와의 물리적 및 전기적 접촉을 가능케 하도록 재분배층(430) 위에 형성될 수 있다. 재분배층(430) 및, 이러한 재분배층(430)상에 범프를 형성하는 예시의 세부사항이 다음과 같은 공동-계류중이고, 일반적으로 할당된 특허 출원에서 설명된다: 출원번호가 13/228,244이고, 발명이 명칭이 "다이 부착막을 이용하는 패키징 방법과 구조(Packaging Methods and Structures Using a Die Attach Film)"이고, 2011년 9월 8일에 출원되고, 본 명세서에서 그 전체가 참조에 의해 통합됨.
선택적인 범프를 갖는 재분배층(430)이 형성된 후에, 일부 실시예에 따라 도 4f에 도시된 바와 같이, 접착층(421)과 함께 캐리어(420)가 부분적으로 패키징된 반도체 다이(450)로부터 제거된다. 부분적으로 패키징된 반도체 다이(450)의 후면은 접착층(441)을 포함할 수 있는, 다른 하나의 캐리어(440)상에 배치된다. 그런 다음, 일부 실시예에 따라 도 4g에 도시된 바와 같이, 부분적으로 패키징된 반도체 다이(450)의 전면이 반도체 다이(450)의 전면 위에 재분배층(RDL)(460)을 형성하기 위해 공정 동작을 거치게 된다. 일부 실시예에서, 재분재층(460)은 범프 또는 볼과 같은, 외부 접촉부를 갖는 반도체 다이(450)상의 다양한 소자의 팬-아웃(fan-out) 연결을 가능케 하는데, 이러한 연결은 반도체 다이의 경계를 넘어서는 연결을 의미한다. 위에서 언급된 바와 같이, 재분배층(460)을 형성하는 것은 반도체 다이(450)/인터포저 프레임(411)과 재분배층(460) 사이의, 패시베이션층(461)과 같은 패시베이션층(들)을 형성하는 것을 포함할 수 있다.
그런 후에, 일부 실시예에 따라 도 4h에 도시된 바와 같이, 범프(465)는 재분배층(460)상에 형성된다. 범프(465)는 패키징된 다이(450)를 기판 또는 다른 하나의 패키징된 다이에 본딩하기 위해 이용될 수 있다. 범프 형성 후에, 일부 실시예에 따라 도 4i에 도시된 바와 같이, 캐리어(440)상의 패키징된 다이는 캐리어(440)와 접착층(441) 둘다가 제거된 채로 개별 패키징된 다이(400) 내로 싱귤레이팅된다(singulated).
도 5는 일부 실시예에 따라, 패키징된 다이(400)의 일부분(500)의 단면도를 도시한다. 도 5는 일부 실시예에 따라, 반도체 다이(450)와 재분배층(430 및 460)의 보다 상세한 도면을 또한 도시한다. 도시된 다이(450)와 재분배층(430 및 460)의 도면은 예시적이며, 대안적으로, 다이(450)와 재분배층(430 및 460)은 다른 구성, 레이아웃, 및/또는 설계를 포함할 수 있다. 도시된 실시예에서, 다이(450)는 실리콘 또는 다른 반도체 물질을 포함하는, 기판(524)을 포함한다. 절연층(526a 및 526b)은 기판(524)상에 배치된다. 절연층(526a)은 도핑되지 않은 실리콘산화물, 저 유전 상수(low-k) 유전체, 및 도핑된 유전막을 포함할 수 있다. 저 k 유전체의 유전 상수는 일부 실시예에서 약 3.5 미만일 수 있다. 일부 다른 실시예에서, k 값은 약 2.5 미만일 수 있다. 절연층(526b)은 하나 이상의 유전층으로 제조될 수 있고, 이러한 유전층은 산화물, 질화물, 폴리이미드, 절연 폴리머, 및 다른 적용가능한 물질을 포함할 수 있다.
다이(450)의 접촉 패드(528)는 기판(524)의 능동 특징부(미도시)와 전기적 접촉을 하도록 금속 패드(527), 플러그, 비아, 또는 전도 라인과 같은 기판의 전도 특징부 위에 형성될 수 있다. 접촉 패드(528)와 금속 패드(527)는 앞에서 설명된 상호연결부(451)의 일부이다. 접촉 패드(528)는 폴리머층 또는 다른 절연 물질을 포함할 수 있는 절연층(526c) 내에 형성될 수 있다.
와이어링층(508)은 폴리머 또는 다른 절연 물질을 포함하는 절연층(532a와 532b)을 포함한다. RDL(460)은 이 RDL(460)의 일부분이 다이(450)상의 접촉 패드(528)와 전기적 접촉을 하며, 도시된 바와 같이, 절연층(532 및 532b) 내에 형성된다. 선택적 언더 범프 금속화(under bump metallization; UBM) 구조(또는 층)(534)는 도시된 바와 같이, RDL(460) 및 절연층(532b)의 일부분 상에 형성될 수 있다. UBM 구조(534)는 예를 들면, 범프(또는 볼)(465)의 연결 및 형성을 용이하게 한다. 범프(465)는 솔더로 제조될 수 있거나, 구리 기둥(pillar) 범프일 수 있다. 다른 실시예에서, 범프(465)는 다른 유형의 외부 접촉부일 수 있다.
패키징된 다이(450)의 다른 쪽 부분(500)은 절연층(542) 및 RDL(430)을 포함할 수 있는, 와이어링층(558)을 포함한다. 절연층(542)은 폴리머 또는 다른 절연 물질로 제조될 수 있다. RDL(430)의 일부분과 RDL(460)의 일부분은 하나 이상의 TMV(415)를 접촉한다. 선택적 UBM층(544)은 도 5에 도시된 바와 같이 RDL(430)의 일부분상에 형성될 수 있다. UBM 구조(544)는 선택적 범프(또는 볼)(560)의 연결 및 형성을 용이하게 한다. 범프(560)는 솔더로 제조될 수 있거나, 구리 기둥(pillar) 범프로 제조될 수 있다. 다른 실시예에서, 범프(560)는 다른 유형의 외부 접촉부일 수 있다. 일부 실시예에서, 와이어링층(558), UBM층(544)과, 솔더 범프(560)는 패키징된 다이(450)의 후면상에 있지 않다.
일부 실시예에서, 패키지 내의 반도체 다이(450')는 도 6에 도시된 바와 같이 TMV(415)의 원래 높이보다 높다. 결과적으로, 추가적인 전도 섹션(670)은 도 6에 도시된 바와 같이, 자신의 길이를 연장하도록 TMV(415)의 단부에 추가될 필요가 있다. 추가적 몰딩 화합물(410)은 전도 섹션(670)을 둘러싸도록 추가될 수 있다. TMV(415)는 TMV(415*)를 형성하도록 전도 섹션(670)과 결합된다. 다양한 유형의 전도 물질이 TMV(415)의 길이를 연장하도록 형성될 수 있다. 예를 들면, 전도 섹션(670)은 구리, 구리 합금, 솔더, 솔더 합금, 알루미늄 등과 같은, 도금된 전도 물질로부터 형성될 수 있다. 도 7a 내지 7c는 일부 실시예에 따라 전도 섹션(670)을 형성하기 위한 공정 시퀀스의 단면도를 도시한다. 일부 실시예에 따라, 도 7a에 도시된 바와 같이, 에칭 마스크로서 포토레지스트층(675)을 이용함으로써 개구(들)(671)가 TMV(415) 위에 형성될 수 있다. 그런 후에, 포토레지트층(675)이 제거되고, 전도층(680)이 도 7b에 도시된 바와 같이, 개구(671)를 채우도록 도금될 수 있다. 전도층(680)은 구리, 구리 합금, 솔더, 솔더층, 또는 다른 적용가능한 물질을 포함할 수 있다. 그런 다음, 일부 실시예에 따라, 도 7c에 도시된 바와 같이, 예를 들면, 에칭 공정 또는 화학-기계적 폴리싱 공정을 이용함으로써 개구(671) 외부의 과잉 전도 물질이 제거된다.
대안적으로, 일부 실시예에 따라 도 8에 도시된 바와 같이, 와이어(870)를 구비한 스터드 범프가 추가적인 전도 섹션이 되도록 TMV(415) 위에 형성될 수 있다. 스터드 범프 및 와이어(870) 각각은 스터드 본딩 공정에 의해 형성되는, 스터드 범프 섹션(871) 및 와이어 섹션(872)을 포함한다. 일부 실시예에서, 스터드 본딩 공정은 와이어 본딩 공정과 유사하다. 와이어 섹션(872)은 필요를 총족하기 위해 요구되는 전체 길이 H로 절단된다. 도 4b에 도시된 바와 같이, 다이(450)가 캐리어(420){또는 보다 구체적으로 접착층(421)}에 부착된 후에, 스터드 범프와 와이어(870)의 형성이 수행될 수 있다. 그런 후에, 도 4c에 설명된 바와 같이, 스터드 범프 및 와이어(870)가 TMV(415) 위에 형성되고, 그런 다음, 몰딩 화합물(422)이 형성된다.
일부 실시예에서, TMV(415')는 낮은 입출력 응용을 위해 더 짧고 더 넓다. 도 9a와 9b는 일부 실시예에 따라, 인터포저 프레임의 관통 몰딩 비아 위에 전도 섹션을 형성하기 위해 이용되는 순차 공정의 단면도이다. 도 9a에 도시된 바와 같이, 개구(971)가 몰딩 화합물(422) 내의 TMV(415') 위에 형성될 수 있다. 포토레지스트층(미도시)은 에칭 공정을 용이하게 하기 위한 마스크로서 이용될 수 있다. 개구(971)가 형성된 후에, 솔더 볼(980)이 개구(971) 내에 배치될 수 있고, 그런 다음, 일부 실시예에 따라, 도 9b에 도시된 바와 같이, 개구(971)를 채우도록 리플로된다(reflowed). TMV(415')와 솔더 볼(980)은 TMV(415")를 형성한다.
도 10a와 10d는 일부 실시예에 따라, 인터포저 프레임의 관통 몰딩 비아 위에 전도 섹션을 형성하기 위해 이용되는 순차적 공정의 단면도이다. 도 10a는 캐리어(420*)에 부착된 인터포저 프레임(411*)을 도시한다. 캐리어(420)는 인터포저 프레임(410*)을 고정시키기 위한 접착층(421*)을 포함한다. 일부 실시예에 따라, 캐리어(420*)는, 몰딩 화합물(410*)을 포함하는, 많은 인터포저 프레임(411*)을 지지할 수 있다. 인터포저 프레임(411*)은 몰딩 화합물(410*)에 의해 서로 격리된 관통-몰딩 비아(through-molding via; TMV)(415^)를 포함한다.
도 10b는 접착층(421*)에 부착된 반도체 다이(450*)와, TMV(415*)를 형성하도록, TMV(415^)에 본딩된 솔더 볼(985*)을 도시한다. 솔더 볼(985*)이 TMV(415^)에 본딩되기 이전 또는 이후에, 반도체 다이(450*)가 접착층(421*)에 부착될 수 있다.
일부 실시예에 따라 도 10c에 도시된 바와 같이, 반도체 다이(450*)가 접착층(421*)상에 배치된 후에, 몰딩 화합물(410^)이 반도체 다이(450*)와 인터포저 프레임(411*) 사이의 공간을 채우고, 반도체 다이(450*)와 인터포저 프레임(411*)을 또한 덮도록 형성된다. 몰딩 화합물(410^)의 형성은 반도체 다이(450*)와 인터포저 프레임(411*) 위에 몰딩 화합물을 분사(dispensing)하는 것과, 몰딩 화합물을 또한 경화시키는 것을 포함할 수 있다.
그런 후에, 일부 실시예에 따라 도 10d에 도시된 바와 같이, TMV(415*)상의 몰딩 화합물(410^)의 일부분과 솔더 볼(985*)의 일부분은 TMV(415*)를 노출시키도록 제거된다. 제거 공정은 연마 공정, 폴리싱(polishing) 공정, 또는 이런 공정들의 조합일 수 있다. 그런 후에, 내장된(embedded) 반도체 다이(450*)를 구비한 인터포저 프레임(411*)은 패키징 공정을 완료하도록 도 4e 내지 4i에 설명된 동작과 유사한 다른 처리 시퀀스를 거칠 수 있다.
도 7a 내지 10d와 관련해서 앞에서 설명된 실시예는 단지 예시일뿐이다. 도 6의 전도 섹션(670)을 형성하는 다른 실시예가 또한 이용될 수 있다. 일부 실시예에 따라, 앞에서 설명된 관통-몰딩 비아(415, 415', 415", 415^, 및 415*)는 약 10 ㎛ 에서 약 600 ㎛까지의 범위 내의 폭을 포함한다. 일부 실시예에 따라, 앞에서 설명한 관통-몰딩 비아(415, 415', 415", 415^, 및 415*)는 약 10 ㎛에서 약 600 ㎛까지의 범위 내의 높이를 포함한다.
앞에서 설명한 TMV(415 및 415', 415", 415^, 및 415*)의 실시예는 단지 예시일뿐이다. TMV(415 및 415', 415", 415^, 및 415*)는 중간에서 폭이 넓다(즉, TMV의 단부 섹션보다 중간 섹션이 더 넓음). 하지만, 일부 실시예에서, 다른 TMV 형태가 또한 가능하다. 일부 실시예에 따라, 도 11a의 TMV(415A)에서 도시된 바와 같이, 예를 들면, TMV(415 및 415', 415", 415^, 및 415*)는 실질적으로 일직선의 측벽을 가질 수 있다. 일부 실시예에 따라, 도 11b의 TMV(415B)에서 도시된 바와 같이, 예를 들면, TMV(415 및 415', 415", 415^, 및 415*)는 중간 섹션에서 좁고, 단부 섹션에서 더 넓을 수 있다.
반도체 다이(die)를 패키징하기 위해 인터포저(interposer) 프레임을 이용하는 매커니즘은 팬 아웃 구조를 가능케하고, 패키징된 반도체 다이를 위한 형태 계수(form factor)를 감소시킨다. 이 매커니즘은 반도체 다이를 인터포저 프레임에 부착시키도록 몰딩 화합물을 이용하는 단계와, 반도체 다이의 한쪽 또는 양쪽상에 재분배층을 형성하는 단계를 수반한다. 패키지 내의 재분배층(들)은 외부 연결 구조의 팬 아웃 연결 및 형성을 가능케 한다. 인터포저 프레임 내의 전도 기둥은 열 관리에 도움을 준다.
일부 실시예에서, 패키징된 반도체 다이가 제공된다. 패키징된 반도체 다이는 인터포저 프레임을 포함하고, 인터포저 프레임은 복수의 전도 기둥을 포함한다. 패키징된 반도체 다이는 인터포저 프레임 내의 개구 내에 배치된 반도체 다이와, 인터포저 프레임과 반도체 다이 사이의 몰딩 화합물을 또한 포함한다. 패키징된 반도체 다이는 와이어링층을 또한 포함하고, 와이어링층은 반도체 다이 내의 소자와 인터포저 프레임의 복수의 전도 기둥에 연결된다.
일부 다른 실시예에서, 패키징된 반도체 다이가 제공된다. 패키징된 반도체 다이는 인터포저 프레임을 포함하고, 인터포저 프레임은 복수의 전도 기둥을 포함한다. 패키징된 반도체 다이는 인터포저 프레임 내의 개구 내에 배치된 반도체 다이와, 인터포저 프레임과 반도체 다이 사이의 몰딩 화합물을 또한 포함한다. 패키징된 반도체 다이는 와이어링층을 또한 포함하고, 와이어링층은 반도체 다이 내의 소자와 인터포저 프레임의 복수의 전도 기둥에 연결된다. 또한, 패키징된 반도체 다이는 와이어링층으로부터 반도체 다이의 반대쪽상에 배치된 다른 와이어링층을 포함하고, 다른 와이어링층은 인터포저 프레임의 복수의 전도 기둥에 연결된다.
일부 다른 실시예에서, 반도체 다이를 패키징하는 방법이 제공된다. 이 방법은 반도체 다이를 제공하는 단계와, 인터포저 프레임을 제공하는 단계를 포함하고, 인터포저 프레임은 복수의 전도 기둥을 구비한다. 이 방법은 인터포저 프레임의 개구 내에 반도체 다이를 배치하는 단계와, 반도체 다이와 인터포저 프레임 사이의 공간을 채우기 위한 몰딩 화합물을 형성하는 단계를 또한 포함한다. 이 방법은 복수의 전도 기둥을 노출시키도록 몰딩 화합물의 일부분을 제거하는 단계와, 반도체 다이의 소자를 복수의 전도 기둥에 연결시키도록 재분배층을 형성하는 단계를 또한 포함한다.
본 발명 개시의 실시예 및 이에 관한 이점을 자세하게 설명하였지만, 본 발명에 대한 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 개시의 정신 및 범위로부터 이탈하지 않고서 행해질 수 있다는 것을 이해해야 한다. 예를 들면, 본 명세서에서 설명된 다수의 특징, 기능, 공정, 및 물질은 본 발명 개시의 범위 내에 있으면서 변경될 수 있다는 것을 당업자가 쉽게 이해할 것이다. 또한, 본 출원의 범위는 상세한 설명에서 설명된 물질, 수단, 방법, 및 단계의 프로세스, 머신, 제품, 구성의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 물질, 수단, 방법, 또는 단계의 공정, 머신, 제품, 구성을 본 발명개시에 따라 활용할 수 있다는 것을 본 발명분야의 당업자라면 본 발명 개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 물질, 수단, 방법, 또는 단계의 프로세스, 머신, 제조품, 구성을 청구항의 범위내에 포함하는 것으로 한다.

Claims (10)

  1. 반도체 다이를 패키징하는 방법에 있어서,
    개구를 갖는 인터포저(interposer) 프레임을 제공하는 단계로서, 상기 개구는 상기 인터포저 프레임의 중앙 영역 근처에 위치되고, 상기 인터포저 프레임은 복수의 전도 기둥들(conductive columns) 및 상기 복수의 전도 기둥들 사이의 공간을 채우는 제1 몰딩 화합물을 포함하는 것인, 상기 인터포저 프레임을 제공하는 단계;
    상기 인터포저 프레임 내의 상기 개구 내에 반도체 다이(die)를 배치함으로써 상기 반도체 다이가 상기 인터포저 프레임에 의해 둘러싸이도록 하는 단계;
    상기 인터포저 프레임과 상기 반도체 다이 사이에 제2 몰딩 화합물을 형성하는 단계; 및
    상기 인터포저 프레임의 복수의 전도 기둥들과 상기 반도체 다이 내의 소자들을 연결하는 와이어링층을 형성하는 단계를 포함하는, 반도체 다이를 패키징하는 방법.
  2. 제1항에 있어서, 상기 와이어링층은 절연층과 재분배층을 포함하고, 상기 재분배층은 상기 반도체 다이의 경계를 넘어 연장하도록 형성되는 것인, 반도체 다이를 패키징하는 방법.
  3. 제1항에 있어서, 상기 복수의 전도 기둥들은 상기 제1 몰딩 화합물에 의해 서로 분리되도록 형성되는 것인, 반도체 다이를 패키징하는 방법.
  4. 제1항에 있어서,
    상기 와이어링층으로부터 상기 반도체 다이의 반대쪽 상에 다른 와이어링층을 형성하는 단계를 더 포함하고, 상기 다른 와이어링층은 상기 인터포저 프레임의 복수의 전도 기둥들에 연결되도록 형성되는 것인, 반도체 다이를 패키징하는 방법.
  5. 제1항에 있어서, 상기 복수의 전도 기둥들 각각은 일직선의 측벽, 또는 상기 복수의 전도 기둥들 각각의 단부 섹션보다 더 좁은 중간 섹션을 갖도록 형성되는 것인, 반도체 다이를 패키징하는 방법.
  6. 반도체 다이를 패키징하는 방법에 있어서,
    개구를 갖는 인터포저(interposer) 프레임을 형성하는 단계로서, 상기 개구는 상기 인터포저 프레임의 중앙 영역 근처에 위치되고, 상기 인터포저 프레임은 복수의 전도 기둥들(conductive columns) 및 상기 복수의 전도 기둥들 사이의 공간을 채우는 제1 몰딩 화합물을 포함하는 것인, 상기 인터포저 프레임을 형성하는 단계;
    상기 인터포저 프레임 내의 상기 개구 내에 반도체 다이(die)를 배치함으로써 상기 반도체 다이가 상기 인터포저 프레임에 의해 둘러싸이도록 하는 단계;
    상기 인터포저 프레임과 상기 반도체 다이 사이에 제2 몰딩 화합물을 형성하는 단계;
    상기 인터포저 프레임의 복수의 전도 기둥들과 상기 반도체 다이 내의 소자들에 연결되는 와이어링층을 형성하는 단계; 및
    상기 와이어링층으로부터 상기 반도체 다이의 반대쪽 상에 다른 와이어링층을 형성하는 단계를 포함하고, 상기 다른 와이어링층은 상기 인터포저 프레임의 복수의 전도 기둥들에 연결되도록 형성되는 것인, 반도체 다이를 패키징하는 방법.
  7. 반도체 다이를 패키징하는 방법에 있어서,
    반도체 다이를 제공하는 단계;
    개구를 갖는 인터포저 프레임을 제공하는 단계로서, 상기 개구는 상기 인터포저 프레임의 중앙 영역 근처에 위치되고, 상기 인터포저 프레임은 복수의 전도 기둥들 및 상기 복수의 전도 기둥들 사이의 공간을 채우는 제1 몰딩 화합물을 포함하는 것인, 상기 인터포저 프레임을 제공하는 단계;
    상기 인터포저 프레임의 상기 개구 내에 반도체 다이(die)를 배치함으로써 상기 반도체 다이가 상기 인터포저 프레임에 의해 둘러싸이도록 하는 단계;
    상기 반도체 다이와 상기 인터포저 프레임 사이의 공간을 채우도록 제2 몰딩 화합물을 형성하는 단계;
    상기 복수의 전도 기둥들을 노출시키도록 상기 제2 몰딩 화합물의 일부를 제거하는 단계; 및
    상기 반도체 다이의 소자들을 상기 복수의 전도 기둥들에 연결하도록 재분배층을 형성하는 단계를 포함하는, 반도체 다이를 패키징하는 방법.
  8. 제7항에 있어서,
    상기 재분배층으로부터 상기 반도체 다이의 반대쪽 상에 다른 재분배층을 형성하는 단계를 더 포함하고, 상기 다른 재분배층은 상기 복수의 전도 기둥들에 연결되는 것인, 반도체 다이를 패키징하는 방법.
  9. 제7항에 있어서,
    상기 복수의 전도 기둥들의 단부 섹션들에 부착된 단부 부분들을 형성하는 단계를 더 포함하는, 반도체 다이를 패키징하는 방법.
  10. 제9항에 있어서, 상기 단부 부분들을 형성하는 단계는,
    상기 복수의 전도 기둥들의 단부 부분들에 연결된 개구들을 형성하는 단계;
    상기 개구들을 채우도록 전도 물질을 도금하는 단계; 및
    상기 개구들 외부의 과잉 전도 물질들을 제거하는 단계를 더 포함하는 것인, 반도체 다이를 패키징하는 방법.
KR20140011446A 2012-05-18 2014-01-29 인터포저 프레임을 이용한 패키징 KR101496085B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/475,674 US9991190B2 (en) 2012-05-18 2012-05-18 Packaging with interposer frame
US13/475,674 2012-05-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20120105982A Division KR101495959B1 (ko) 2012-05-18 2012-09-24 인터포저 프레임을 이용한 패키징

Publications (2)

Publication Number Publication Date
KR20140022448A KR20140022448A (ko) 2014-02-24
KR101496085B1 true KR101496085B1 (ko) 2015-02-25

Family

ID=49580672

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20120105982A KR101495959B1 (ko) 2012-05-18 2012-09-24 인터포저 프레임을 이용한 패키징
KR20140011446A KR101496085B1 (ko) 2012-05-18 2014-01-29 인터포저 프레임을 이용한 패키징

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20120105982A KR101495959B1 (ko) 2012-05-18 2012-09-24 인터포저 프레임을 이용한 패키징

Country Status (3)

Country Link
US (3) US9991190B2 (ko)
KR (2) KR101495959B1 (ko)
TW (1) TWI527165B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143626A (ko) * 2020-05-19 2021-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조물

Families Citing this family (284)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177926B2 (en) 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
US8922021B2 (en) 2011-12-30 2014-12-30 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9831170B2 (en) 2011-12-30 2017-11-28 Deca Technologies, Inc. Fully molded miniaturized semiconductor module
US10050004B2 (en) 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US10672624B2 (en) 2011-12-30 2020-06-02 Deca Technologies Inc. Method of making fully molded peripheral package on package device
US9613830B2 (en) 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
WO2013102146A1 (en) 2011-12-30 2013-07-04 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9691745B2 (en) 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9466581B2 (en) 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
TWI515843B (zh) * 2013-12-16 2016-01-01 南茂科技股份有限公司 晶片封裝結構
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
TWI574356B (zh) * 2014-03-21 2017-03-11 矽品精密工業股份有限公司 半導體封裝件之製法
US9704841B2 (en) * 2014-03-26 2017-07-11 United Microelectronics Corp. Method of packaging stacked dies on wafer using flip-chip bonding
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9754928B2 (en) 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9613910B2 (en) 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10032651B2 (en) 2015-02-12 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US10497660B2 (en) 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US10115647B2 (en) 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US9595482B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US9786519B2 (en) 2015-04-13 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US9653406B2 (en) 2015-04-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same
US9659805B2 (en) 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10340258B2 (en) 2015-04-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9748212B2 (en) 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
US9484227B1 (en) 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
US9818711B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9741586B2 (en) 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
US10170444B2 (en) * 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9842826B2 (en) 2015-07-15 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
US9847269B2 (en) * 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
US11018025B2 (en) 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US10141288B2 (en) 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9391028B1 (en) 2015-07-31 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
US9570410B1 (en) 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
US9564345B1 (en) 2015-08-18 2017-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
US9881850B2 (en) 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US9685411B2 (en) 2015-09-18 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
US9917072B2 (en) 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9929112B2 (en) 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10068844B2 (en) 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9704825B2 (en) 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US20170098628A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Semiconductor package structure and method for forming the same
US10720788B2 (en) 2015-10-09 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging devices having wireless charging coils and methods of manufacture thereof
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9640498B1 (en) 2015-10-20 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out (InFO) package structures and methods of forming same
US9691723B2 (en) 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US9953892B2 (en) 2015-11-04 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer based-semiconductor structure with cavity
US9524959B1 (en) 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
US9953963B2 (en) 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9793245B2 (en) 2015-11-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9786614B2 (en) 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
KR101681031B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
US9898645B2 (en) 2015-11-17 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9735118B2 (en) 2015-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas and waveguides in InFO structures
US9893042B2 (en) 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10074472B2 (en) 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
US10165682B2 (en) 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
US10050013B2 (en) 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9850126B2 (en) 2015-12-31 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US9984998B2 (en) 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
TWI578483B (zh) * 2016-01-11 2017-04-11 美光科技公司 包含不同尺寸的封裝穿孔的封裝上封裝構件
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US9773757B2 (en) 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
US9620465B1 (en) 2016-01-25 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-sided integrated fan-out package
US9768303B2 (en) 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET device
DE102016118802B4 (de) 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9911629B2 (en) 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same
US9754805B1 (en) 2016-02-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging method and structure
US10797038B2 (en) 2016-02-25 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and rework process for the same
US9842815B2 (en) 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9847320B2 (en) 2016-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the same
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US9859229B2 (en) 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US9947552B2 (en) 2016-04-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US9997464B2 (en) 2016-04-29 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy features in redistribution layers (RDLS) and methods of forming same
US9935080B2 (en) 2016-04-29 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Three-layer Package-on-Package structure and method forming same
US9922895B2 (en) 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
US9806059B1 (en) 2016-05-12 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10797025B2 (en) 2016-05-17 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced INFO POP and method of forming thereof
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US9870997B2 (en) 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10157807B2 (en) 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US9852957B2 (en) 2016-05-27 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Testing, manufacturing, and packaging methods for semiconductor devices
US10269481B2 (en) 2016-05-27 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coil for wireless charging structure on InFO package
US9941248B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US9941216B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive pattern and integrated fan-out package having the same
US9793246B1 (en) 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
US10032722B2 (en) 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US9812381B1 (en) 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9985006B2 (en) 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10354114B2 (en) 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US10050024B2 (en) 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10475769B2 (en) 2016-06-23 2019-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10431738B2 (en) 2016-06-24 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10229901B2 (en) 2016-06-27 2019-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion interconnections for semiconductor devices and methods of manufacture thereof
US9812426B1 (en) 2016-06-29 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, semiconductor device, and method of fabricating the same
US9653391B1 (en) 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US9859254B1 (en) 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
US9966360B2 (en) 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10163800B2 (en) 2016-07-08 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy feature in passivation layer
US9824902B1 (en) 2016-07-12 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9661794B1 (en) 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
US9825007B1 (en) 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US11469215B2 (en) 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9799615B1 (en) 2016-07-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures having height-adjusted molding members and methods of forming the same
US9691708B1 (en) 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10062654B2 (en) 2016-07-20 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10276506B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US9984960B2 (en) 2016-07-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10276542B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10083949B2 (en) 2016-07-29 2018-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Using metal-containing layer to reduce carrier shock in package formation
US10163860B2 (en) 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10134708B2 (en) 2016-08-05 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with thinned substrate
US10340206B2 (en) 2016-08-05 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dense redistribution layers in semiconductor packages and methods of forming the same
US10297551B2 (en) 2016-08-12 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing redistribution circuit structure and method of manufacturing integrated fan-out package
US10658334B2 (en) 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
US10672741B2 (en) 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10120971B2 (en) 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
KR101952862B1 (ko) * 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10128182B2 (en) 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US10529697B2 (en) 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US9837359B1 (en) 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9911672B1 (en) 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US10515899B2 (en) 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
US10157846B2 (en) 2016-10-13 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package involving cutting process
US10163801B2 (en) 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US9893035B1 (en) * 2016-11-07 2018-02-13 Nanya Technology Corporation Stacked package structure and manufacturing method thereof
US10014260B2 (en) 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163813B2 (en) 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
US9837366B1 (en) 2016-11-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10177078B2 (en) 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10692813B2 (en) 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
US10304793B2 (en) 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10037963B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10128193B2 (en) 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163824B2 (en) 2016-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9859233B1 (en) * 2016-12-25 2018-01-02 Powertech Technology Inc. Semiconductor device package with reinforced redistribution layer
US9972581B1 (en) 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10269589B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10170341B1 (en) 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
DE102017126028B4 (de) 2017-06-30 2020-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse und Herstellungsverfahren mit einem Trennfilm als Isolierfilm
US10867924B2 (en) 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
US10522526B2 (en) 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10629540B2 (en) 2017-09-27 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10727217B2 (en) 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device that uses bonding layer to join semiconductor substrates together
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE102017128535A1 (de) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Packages und Verfahren für deren Bildung
US10163858B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10522501B2 (en) 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
DE112017008340T5 (de) * 2017-12-30 2020-09-10 Intel Corporation Ultradünne hochdichte halbleiter-packages
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10510650B2 (en) 2018-02-02 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device packaging structure having through interposer vias and through substrate vias
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11488881B2 (en) 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11062915B2 (en) 2018-03-29 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures for semiconductor packages and methods of forming the same
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10631392B2 (en) 2018-04-30 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. EUV collector contamination prevention
US10510861B1 (en) 2018-06-15 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Gaseous spacer and methods of forming same
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US10886231B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming RDLS and structure formed thereof
US11004803B2 (en) 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US10825696B2 (en) 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US10515848B1 (en) 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
US10832985B2 (en) 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
US10665520B2 (en) 2018-10-29 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102674028B1 (ko) 2018-11-19 2024-06-12 삼성전자주식회사 반도체 패키지
US11217538B2 (en) 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11121089B2 (en) 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11011451B2 (en) 2018-12-05 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11217546B2 (en) 2018-12-14 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded voltage regulator structure and method forming same
US11538735B2 (en) 2018-12-26 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit packages with mechanical braces
US10978382B2 (en) 2019-01-30 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
KR102609138B1 (ko) * 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
US11145560B2 (en) 2019-04-30 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacturing
US10950519B2 (en) 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11133282B2 (en) 2019-05-31 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and methods forming same
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process
US11217522B2 (en) 2019-06-13 2022-01-04 Texas Instruments Incorporated Semiconductor apparatus and method having a lead frame with floating leads
US11380620B2 (en) 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
US11133258B2 (en) 2019-07-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package with bridge die for interconnection and method forming same
US11387191B2 (en) 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
TW202109800A (zh) * 2019-08-15 2021-03-01 力成科技股份有限公司 具有微細間距矽穿孔封裝的扇出型封裝晶片結構以及扇出型封裝單元
US10879114B1 (en) 2019-08-23 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive fill
DE102020114141B4 (de) 2019-10-18 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltungspackage und verfahren
US11532533B2 (en) 2019-10-18 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11211371B2 (en) 2019-10-18 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11387222B2 (en) 2019-10-18 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
KR20210047607A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지
US11227837B2 (en) 2019-12-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant
US11227795B2 (en) 2020-01-17 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11682626B2 (en) 2020-01-29 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chamfered die of semiconductor package and method for forming the same
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11393746B2 (en) 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11948930B2 (en) 2020-04-29 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacturing the same
US11929261B2 (en) 2020-05-01 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11942417B2 (en) 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11652037B2 (en) 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
US11454888B2 (en) 2020-09-15 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11868047B2 (en) 2020-09-21 2024-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Polymer layer in semiconductor device and method of manufacture
US11830821B2 (en) 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20220148993A1 (en) * 2020-11-11 2022-05-12 Nepes Co., Ltd. Semiconductor package and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021685A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate having metal posts joined thereto using bond layer
US20100289126A1 (en) * 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame
KR101003658B1 (ko) * 2008-12-15 2010-12-23 삼성전기주식회사 적층 웨이퍼 레벨 패키지 및 이의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
JP2008235401A (ja) * 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8704350B2 (en) 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20100237481A1 (en) * 2009-03-20 2010-09-23 Chi Heejo Integrated circuit packaging system with dual sided connection and method of manufacture thereof
US8163596B2 (en) * 2009-03-24 2012-04-24 General Electric Company Stackable electronic package and method of making same
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US20130154091A1 (en) * 2011-12-14 2013-06-20 Jason R. Wright Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021685A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate having metal posts joined thereto using bond layer
KR101003658B1 (ko) * 2008-12-15 2010-12-23 삼성전기주식회사 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
US20100289126A1 (en) * 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143626A (ko) * 2020-05-19 2021-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조물
KR102417459B1 (ko) 2020-05-19 2022-07-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조물

Also Published As

Publication number Publication date
US11387171B2 (en) 2022-07-12
TWI527165B (zh) 2016-03-21
US20210287966A1 (en) 2021-09-16
US20180286787A1 (en) 2018-10-04
KR20130129058A (ko) 2013-11-27
US20130307140A1 (en) 2013-11-21
TW201349402A (zh) 2013-12-01
KR20140022448A (ko) 2014-02-24
US9991190B2 (en) 2018-06-05
KR101495959B1 (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR101496085B1 (ko) 인터포저 프레임을 이용한 패키징
CN107799499B (zh) 半导体封装结构及其制造方法
CN110085523B (zh) 半导体器件以及其制造方法
US20170338177A1 (en) Packaged Semiconductor Devices and Packaging Devices and Methods
CN109637997B (zh) 半导体装置封装和其制造方法
US7863096B2 (en) Embedded die package and process flow using a pre-molded carrier
US8859340B2 (en) Molded interposer package and method for fabricating the same
US9130024B2 (en) Three-dimensional semiconductor device
EP2555240A1 (en) Packaging substrate having embedded interposer and fabrication method thereof
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
US20170040283A1 (en) Through Package Via (TPV)
KR102506106B1 (ko) 패키지 구조체 및 그 제조 방법
US20170005029A1 (en) Method for fabricating semiconductor package having a multi-layer encapsulated conductive substrate and structure
CN107123631B (zh) 电子封装件及其半导体基板与制法
US11552054B2 (en) Package structure and method of manufacturing the same
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
US20220173077A1 (en) Stacked die structure and method of fabricating the same
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
CN114256164A (zh) 半导体封装结构
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
CN220400576U (zh) 器件封装及半导体封装
KR101150464B1 (ko) 반도체 소자 및 그 형성 방법
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200212

Year of fee payment: 6