DE102017128535A1 - Halbleiter-Packages und Verfahren für deren Bildung - Google Patents

Halbleiter-Packages und Verfahren für deren Bildung Download PDF

Info

Publication number
DE102017128535A1
DE102017128535A1 DE102017128535.0A DE102017128535A DE102017128535A1 DE 102017128535 A1 DE102017128535 A1 DE 102017128535A1 DE 102017128535 A DE102017128535 A DE 102017128535A DE 102017128535 A1 DE102017128535 A1 DE 102017128535A1
Authority
DE
Germany
Prior art keywords
conductive
dielectric layer
conductive feature
layer
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017128535.0A
Other languages
English (en)
Inventor
Chen-Hua Yu
Ming Hung TSENG
Yen-Liang Lin
Tzu-Sung Huang
Tin-Hao Kuo
Hao-Yi Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/782,993 external-priority patent/US10269773B1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017128535A1 publication Critical patent/DE102017128535A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bereitgestellt wird eine Vorrichtung, die Folgendes umfasst: ein erstes Vorrichtungspackage, das Folgendes umfasst: eine erste Umverteilungsstruktur, die eine erste Umverteilungsleitung und eine zweite Umverteilungsleitung umfasst; ein Die auf der ersten Umverteilungsstruktur; eine erste Durchkontaktierung, die an eine erste Seite der ersten Umverteilungsleitung gekoppelt ist; eine zweite Durchkontaktierung, die an eine erste Seite der zweiten Umverteilungsleitung gekoppelt ist und sich durch die zweite Umverteilungsleitung erstreckt; eine Einkapselung, die den Die, die erste Durchkontaktierung und die zweite Durchkontaktierung umgibt; und eine zweite Umverteilungsstruktur über der Einkapselung, wobei die zweite Umverteilungsstruktur elektrisch mit dem Die, der ersten Durchkontaktierung und der zweiten Durchkontaktierung verbunden ist; einen ersten leitfähigen Verbinder, der an eine zweite Seite der ersten Umverteilungsleitung gekoppelt ist, wobei der erste leitfähige Verbinder entlang einer unterschiedlichen Achse als der Längsachse der ersten Durchkontaktierung angeordnet ist; und einen zweiten leitfähigen Verbinder, der an eine zweite Seite der zweiten Umverteilungsleitung gekoppelt ist, wobei der zweite leitfähige Verbinder entlang einer Längsachse der zweiten Durchkontaktierung angeordnet ist.

Description

  • INANSPRUCHNAHME EINER PRIORITÄT UND QUERVERWEIS
  • Diese Anmeldung beansprucht den Vorteil der vorläufigen US-Patentanmeldung Nr. 62/565,321 , die am 29. September 2017 eingereicht wurde, und diese Patentanmeldung wird hiermit durch Bezugnahme hierin aufgenommen.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Halbleiterbranche ist aufgrund permanenter Verbesserungen bei der Integrationsdichte von einer Vielzahl von elektronischen Bauelementen (z. B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) schnell gewachsen. Die Verbesserung bei der Integrationsdichte ist bislang größtenteils Ergebnis der iterativen Verringerung der Mindestmerkmalsgröße, wodurch mehr Bauelemente in einer gegebenen Fläche integriert werden können. Da die Nachfrage nach immer kleineren elektronischen Vorrichtungen bislang gestiegen ist, ist ein Bedarf an kleineren und kreativeren Packaging-Techniken von Halbleiter-Dies entstanden. Ein Beispiel für solche Packaging-Systeme ist die Package-on-Package-Technologie (PoP). In einer PoP-Vorrichtung ist ein oberes Halbleiter-Package auf einem unteren Halbleiter-Package gestapelt, um ein hohes Niveau an Integrations- und Bauelementdichte bereitzustellen. Die PoP-Technologie ermöglicht allgemein die Herstellung von Halbleitervorrichtungen mit verbesserten Funktionalitäten und geringen notwendigen Montageflächen auf einer gedruckten Leiterplatte (Printed Circuit Board - PCB).
  • Figurenliste
  • Gesichtspunkte der vorliegenden Offenbarung sind bei der Lektüre der folgenden detaillierten Beschreibung im Zusammenhang mit den begleitenden Figuren am besten verständlich. Es sei erwähnt, dass verschiedene Merkmale gemäß der Standardpraxis in der Branche nicht maßstabsgetreu sind. Tatsächlich kann es sein, dass die Abmessungen der verschiedenen Merkmale der Verständlichkeit der Erörterung halber beliebig vergrößert oder verkleinert wurden.
    • 1 bis 14 sind verschiedene Ansichten von Zwischenschritten während eines Prozesses zum Bilden eines Vorrichtungspackages gemäß einigen Ausführungsformen.
    • 15 bis 18 sind verschiedene Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Bauelementen und Anordnungen sind in der Folge beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich lediglich um Beispiele und damit wird keine Einschränkung beabsichtigt. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, derart dass es sein kann, dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugsziffern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient den Zwecken der Einfachheit und Deutlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können Begriffe, die eine räumliche Beziehung beschreiben, wie beispielsweise „unterhalb“, „unter“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) andere/n Element/en oder Merkmal/en zu beschreiben, wie in den Figuren veranschaulicht. Es wird beabsichtigt, dass Begriffe, die eine räumliche Beziehung beschreiben, zusätzlich zu der in den Figuren bildlich dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderen Ausrichtungen) ausgerichtet sein und die Bezeichnungen für räumliche Beziehungen, die hier verwendet werden, können ebenfalls dementsprechend ausgelegt werden.
  • Es werden Halbleiter-Packages und Verfahren zu deren Bildung gemäß einigen Ausführungsformen offenbart. Insbesondere wird eine erste Umverteilungsstruktur gebildet, die Umverteilungsleitungen aufweist. Eine erste Durchkontaktierung wird sich von einer Fläche eines ersten leitfähigen Merkmals erstreckend gebildet. Eine zweite Durchkontaktierung wird sich von einer Lücke zwischen einem zweiten und einem dritten leitfähigen Merkmal erstreckend gebildet. Die zweite Durchkontaktierung ist länger als die erste Durchkontaktierung. Leitfähige Verbinder, wie beispielsweise Lot, sind an der Rückseite der ersten Umverteilungsstruktur angebracht. Ein erster leitfähiger Verbinder ist an das erste leitfähige Merkmal gekoppelt und ist von der ersten Durchkontaktierung versetzt. Folglich erstreckt eine intermetallische Verbindung (Intermetallic Compound - IMC), die während des Reflow gebildet wird, sich nicht seitlich zur ersten Durchkontaktierung. Ein zweiter leitfähiger Verbinder ist an das zweite und das dritte leitfähige Merkmal gekoppelt und ist mit der zweiten Durchkontaktierung ausgerichtet. Folglich wird, wenn eine IMC während des Reflows gebildet wird, Kupfer von der zweiten Durchkontaktierung und nicht von dem zweiten und dem dritten leitfähigen Merkmal diffundiert. Durch die Vermeidung der Diffusion von Kupfer von dem zweiten und dem dritten leitfähigen Merkmal kann die Ablösung von während der Bildung der Durchkontaktierungen verwendeten Keimschichten vermieden werden.
  • 1 bis 14 sind verschiedene Ansichten von Zwischenschritten während eines Prozesses zum Bilden eines Halbleiter-Packages 200 gemäß einigen Ausführungsformen. 1 bis 14 sind Querschnittsansichten. Das Vorrichtungspackage 200 kann als ein Integrated Fan-Out-Package (InFO) bezeichnet werden.
  • In 1 ist das Vorrichtungspackage 200 an einer Zwischenstufe der Verarbeitung gezeigt, die eine Ablöseschicht 102 umfasst, die auf einem Trägersubstrat 100 gebildet ist. Ein Package-Gebiet 600 für die Bildung des Vorrichtungspackages 200 ist veranschaulicht. Obgleich nur ein Package-Gebiet gezeigt ist, können viele gebildete Package-Gebiete vorhanden sein.
  • Das Trägersubstrat 100 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, derart, dass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 gebildet werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis gebildet werden, das gemeinsam mit dem Trägersubstrat 100 von den darüberliegenden Strukturen entfernt werden kann, die in anschließenden Schritten gebildet werden. In einigen Ausführungsformen ist die Ablöseschicht 102 ein thermisches Ablösungsmaterial auf Epoxidbasis, das seine Klebeeigenschaft verliert, wenn es erhitzt wird, wie beispielsweise eine Ablösungsbeschichtung aus Licht-Wärme-Umwandlungsmaterial (Light-To-Heat-Conversion - LTHC). In anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett-Kleber (UV) sein, der seine Klebeeigenschaft verliert, wenn er UV-Licht ausgesetzt wird. Die Ablöseschicht 102 kann als eine Flüssigkeit abgegeben und ausgehärtet werden, kann eine dünne Laminatschicht sein, die auf das Trägersubstrat 100 laminiert ist, oder kann dergleichen sein. Die Oberfläche der Ablöseschicht 102 kann nivelliert sein und kann einen hohen Grad an Koplanarität aufweisen.
  • In 2 ist eine dielektrische Schicht 104 auf der Ablöseschicht 102 gebildet. Die untere Fläche der dielektrischen Schicht 104 kann mit der Oberfläche der Ablöseschicht 102 in Kontakt sein. In einigen Ausführungsformen ist die dielektrische Schicht 104 aus einem Polymer, wie beispielsweise Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen gebildet. In anderen Ausführungsformen ist die dielektrische Schicht 104 aus einem Nitrid, wie beispielsweise Siliziumnitrid; einem Oxid, wie beispielsweise Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), mit Bor dotiertem Phosphorsilikatglas (BPSG) oder dergleichen; oder dergleichen gebildet. Die dielektrische Schicht 104 kann durch irgendeinen annehmbaren Abscheidungsprozess, wie beispielsweise Aufschleudern, chemische Gasphasenabscheidung (Chemical Vapor Deposition - CVD), Laminieren, dergleichen oder eine Kombination davon gebildet werden.
  • In 3 ist eine Keimschicht 106 über der dielektrischen Schicht 104 gebildet. In einigen Ausführungsformen ist die Keimschicht 106 eine Metallschicht, die eine Einzelschicht oder eine Verbundschicht sein kann, die mehrere Unterschichten umfasst, die aus verschiedenen Materialien gebildet sind. In einigen Ausführungsformen umfasst die Keimschicht 106 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht 106 kann unter Verwendung von zum Beispiel PVD oder dergleichen gebildet werden.
  • In 4 ist eine Metallisierungsstruktur 108 über der dielektrischen Schicht 104 gebildet. Ein Fotoresist (nicht gezeigt) wird auf der Keimschicht 106 gebildet und strukturiert. Das Fotoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zur Strukturierung mit Licht belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 108. Die Strukturierung bildet Öffnungen durch das Fotoresist, um die Keimschicht 106 freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotoresists und auf den freiliegenden Abschnitten der Keimschicht 106 gebildet. Das leitfähige Material kann durch Plattierung, wie beispielsweise Elektroplattierung oder stromlose Plattierung, oder dergleichen, gebildet werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie beispielsweise Kupfer, Titan, Wolfram, Aluminium, dergleichen oder Kombinationen davon sein. Dann werden das Fotoresist und Abschnitte der Keimschicht 106, auf denen das leitfähige Material nicht gebildet ist, entfernt. Das Fotoresist kann durch einen annehmbaren Veraschungs- oder Ablösungsprozess, wie beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht 106 entfernt, wie beispielsweise unter Verwendung eines annehmbaren Ätzprozesses, wie beispielsweise durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht 106 und des leitfähigen Materials bilden die Metallisierungsstruktur 108.
  • Die leitfähigen Merkmale der Metallisierungsstruktur 108 können als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Es kann sein, dass die Umverteilungsleitungen nicht gebildet werden, um eine gleichförmige Breite aufzuweisen, und einige von den Umverteilungsleitungen können mehrere leitfähige Merkmale umfassen. Zuerst können die Umverteilungsleitungen 108A jeweils ein einzelnes leitfähiges Merkmal umfassen, das elektrisch mit Vorrichtungen des Vorrichtungspackages 200 verbunden werden wird. Zweite Umverteilungsleitungen 108B können jeweils mehrere leitfähige Merkmale umfassen, die durch eine Lücke 110 getrennt sind, und werden elektrisch miteinander und mit Vorrichtungen des Vorrichtungspackages 200 verbunden. Die kombinierte Breite WB der zweiten Umverteilungsleitungen 108B kann im Wesentlichen gleich der Breite WA der ersten Umverteilungsleitungen 108A sein oder kann sich davon unterscheiden.
  • In einigen Ausführungsformen werden die leitfähigen Merkmale der zweiten Umverteilungsleitungen 108B separat während der Bildung der Metallisierungsstruktur 108 gebildet, z. B. kann jedes leitfähige Merkmal einer Öffnung in dem Fotoresist entsprechen, die die Keimschicht 106 freilegt. In einigen Ausführungsformen wird ein einzelnes leitfähiges Merkmal während der Bildung der Metallisierungsstruktur 108 gebildet und die Lücken 110 werden danach unter Verwendung annehmbarer Ätztechniken gebildet, um das einzelne leitfähige Merkmal in mehrere leitfähige Merkmale zu unterteilen. Die Lücken 110 werden gebildet, um eine Breite WG aufzuweisen. Die Lücken 110 können sich von Oberflächen der zweiten Umverteilungsleitungen 108B zu unteren Flächen der zweiten Umverteilungsleitungen 108B erstrecken, derart, dass die dielektrische Schicht 104 freiliegt. Die Lücken 110 können in einer Mitte der zweiten Umverteilungsleitungen 108B gebildet werden, derart, dass die leitfähigen Merkmale der zweiten Umverteilungsleitungen 108B eine gleiche Länge aufweisen, oder können von der Mitte der zweiten Umverteilungsleitungen 108B versetzt gebildet werden, derart, dass die leitfähigen Merkmale der zweiten Umverteilungsleitungen 108B eine unterschiedliche Länge aufweisen.
  • In 5 ist eine dielektrische Schicht 112 auf der Metallisierungsstruktur 108 und der dielektrischen Schicht 104 gebildet. In einigen Ausführungsformen ist die dielektrische Schicht 112 aus einem Polymer gebildet, das ein lichtempfindliches Material, wie beispielsweise PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen ist die dielektrische Schicht 112 aus einem Nitrid, wie beispielsweise einem Siliziumnitrid; einem Oxid, wie beispielsweise Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die dielektrische Schicht 112 kann durch Aufschleudern, Laminierung, CVD, dergleichen oder eine Kombination davon gebildet werden
  • Die dielektrische Schicht 112 wird dann strukturiert, um die Öffnungen 114 zu bilden, um Abschnitte der Metallisierungsstruktur 108 freizulegen. Die Strukturierung kann durch einen annehmbaren Prozess erfolgen, wie beispielsweise durch Belichten der dielektrischen Schicht 112 mit Licht, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung von zum Beispiel einem anisotropen Ätzen. Die ersten Öffnungen 114A werden durch Freilegen der ersten Umverteilungsleitungen 108A gebildet und die zweiten Öffnungen 114B werden durch Freilegen der zweiten Umverteilungsleitungen 108B gebildet. Die zweiten Öffnungen 114B werden über den Lücken 110 der zweiten Umverteilungsleitungen 108B gebildet; an sich werden Seiten der leitfähigen Merkmale freigelegt, Abschnitte der Oberflächen der leitfähigen Merkmale werden freigelegt und Abschnitte der dielektrischen Schicht 104 werden freigelegt. In der veranschaulichten Ausführungsform weisen die ersten Öffnungen 114A und die zweiten Öffnungen 114B jeweils eine gleiche Breite WO auf. In anderen Ausführungsformen weisen die ersten Öffnungen 114A und zweiten Öffnungen 114B unterschiedliche Breiten auf. Die Breite WO der Öffnungen 114 ist größer als die Breite WG der Lücken 110.
  • Die Öffnungen 114 können über einer Mitte von jeder von den Metallisierungsstrukturen 108 gebildet werden oder können von der Mitte versetzt gebildet werden. In der gezeigten Ausführungsform werden die ersten Öffnungen 114A von den Mitten der Metallisierungsstrukturen 108 versetzt gebildet und die zweiten Öffnungen 114B werden über Mitten der Metallisierungsstrukturen 108 gebildet.
  • Die dielektrischen Schichten 104 und 112 und die Metallisierungsstrukturen 108 können als eine Rückseiten-Umverteilungsstruktur 116 bezeichnet werden. Wie veranschaulicht, umfasst die Rückseiten-Umverteilungsstruktur 116 die zwei dielektrischen Schichten 104 und 112 und eine Metallisierungsstruktur 108. In anderen Ausführungsformen kann die Rückseiten-Umverteilungsstruktur 116 irgendeine Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und Durchkontaktierungen umfassen. Eine oder mehrere zusätzliche Metallisierungsstrukturen und dielektrische Schichten können in der Rückseiten-Umverteilungsstruktur 116 durch Wiederholen der Prozesse zum Bilden der Metallisierungsstrukturen 108 und der dielektrischen Schicht 112 gebildet werden. Während der Bildung einer Metallisierungsstruktur durch Bilden der Keimschicht und des leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunterliegenden dielektrischen Schicht können Durchkontaktierungen gebildet werden. Die Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen zusammenschalten und sie elektrisch koppeln.
  • In 6 wird eine Keimschicht 118 über der Rückseiten-Umverteilungsstruktur 116 und in den Öffnungen 114 gebildet. Die Keimschicht 118 befindet sich über der dielektrischen Schicht 112, freiliegenden Abschnitten der Metallisierungsstruktur 108 und freiliegenden Abschnitten der dielektrischen Schicht 104. In einigen Ausführungsformen ist die Keimschicht 118 eine Metallschicht, die eine Einzelschicht oder eine Verbundschicht sein kann, die mehrere Unterschichten umfasst, die aus verschiedenen Materialien gebildet sind. In einigen Ausführungsformen umfasst die Keimschicht 118 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht 118 kann unter Verwendung von zum Beispiel PVD oder dergleichen gebildet werden.
  • In 7 wird ein Fotoresist 120 auf der Keimschicht 118 gebildet und strukturiert. Das Fotoresist 120 kann durch Aufschleudern oder dergleichen gebildet werden und kann zur Strukturierung mit Licht belichtet werden. Die Struktur des Fotoresists 120 entspricht durchgehenden Durchkontaktierungen, die anschließend gebildet werden. Die Strukturierung bildet Öffnungen durch das Fotoresist 120, um die Keimschicht 118 freizulegen. Die Öffnungen durch das Fotoresist 120 werden über den Öffnungen 114 in der dielektrischen Schicht 112 gebildet und können über sowohl den ersten Öffnungen 114A als auch den zweiten Öffnungen 114B eine gleiche Breite Wp aufweisen. Die Breite WP der Öffnungen ist größer als die Breite WO der Öffnungen 114.
  • In 8 wird ein leitfähiges Material in den Öffnungen des Fotoresists 120 und auf den freiliegenden Abschnitten der Keimschicht 118 gebildet. Das leitfähige Material kann durch Plattierung, wie beispielsweise Elektroplattierung oder stromlose Plattierung, oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie beispielsweise Kupfer, Titan, Wolfram, Aluminium, dergleichen oder Kombinationen davon sein. Das Fotoresist 120 und Abschnitte der Keimschicht 118, auf denen das leitfähige Material nicht gebildet ist, werden entfernt. Das Fotoresist kann durch einen annehmbaren Veraschungs- oder Ablösungsprozess, wie beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht 118 entfernt, wie beispielsweise unter Verwendung eines annehmbaren Ätzprozesses, wie beispielsweise durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht und des leitfähigen Materials bilden durchgehende Durchkontaktierungen 122, die elektrisch mit den Umverteilungsleitungen verbunden sind.
  • Da die Keimschicht 118 in den Lücken 110 der zweiten Umverteilungsleitungen 108B gebildet ist, werden zweite Durchkontaktierungen 122B gebildet, die sich durch die zweiten Umverteilungsleitungen 108B erstrecken. Umgekehrt werden erste Durchkontaktierungen 122A auf den ersten Umverteilungsleitungen 108A gebildet und erstrecken sich nicht durch die ersten Umverteilungsleitungen 108A. Die ersten Durchkontaktierungen 122A und zweiten Durchkontaktierungen 122B können beide die gleiche Breite Wp über der dielektrischen Schicht 112 und die gleiche Breite Wo in den Öffnungen 114 aufweisen. Die zweiten Durchkontaktierungen 122B weisen auch die Breite WG in den Lücken 110 auf. Da die zweiten Durchkontaktierungen 122B drei unterschiedliche Breiten, jede mit einer absteigenden Breite, aufweisen, können die zweiten Durchkontaktierungen 122B als eine Leiterstruktur aufweisend bezeichnet werden. Da die ersten Öffnungen 114A von den Mittelpunkten der Metallisierungsstrukturen 108 versetzt gebildet wurden, werden die ersten Durchkontaktierungen 122A von den Mittelpunkten der ersten Umverteilungsleitungen 108A versetzt gebildet.
  • Obgleich die ersten Durchkontaktierungen 122A als eine Änderung in den Breiten aufweisend veranschaulicht sind und die zweiten Durchkontaktierungen 122B als zwei Änderungen in den Breiten aufweisend veranschaulicht sind, versteht sich, dass die ersten Durchkontaktierungen 122A und zweiten Durchkontaktierungen 122B in anderen Ausführungsformen irgendeine Anzahl von Änderungen in den Breiten aufweisen können. Gemäß Ausführungsformen weisen die zweiten Durchkontaktierungen 122B mehr Änderungen bei den Breiten auf als die ersten Durchkontaktierungen 122A.
  • In 9 werden integrierte Schaltungs-Dies 124 durch einen Klebstoff 126 an der dielektrischen Schicht 112 zum Haften gebracht. Wie in 4 veranschaulicht, wird ein integriertes Schaltungs-Die 124 in dem Package-Gebiet 600 zum Haften gebracht. In anderen Ausführungsformen können mehrere integrierte Schaltungs-Dies 124 in jedem Gebiet zum Haften gebracht werden. Die integrierten Schaltungsdies 124 können freiliegende Dies, wie beispielsweise Logik-Dies (z. B. Zentraleinheit, Mikrocontroller usw.), Speicherdies (z. B. dynamischer RAM-Speicher-Die (Dynamic Random Access Memory - DRAM), statischer RAM-Speicher-Die (Static Random Access Memory - SRAM) usw.), Leistungsverwaltung-Dies (z. B integrierter Schaltungs-Die mit Leistungsverwaltung (Power Management Integrated Circuit (PMIC)), Hochfrequenz-Dies (HF), Sensor-Dies, mikroelektromechanische System-Dies (MEMS), Signalverarbeitungsdies (z. B. digitaler Signalverarbeitungsdie (Digital Signal Processing (DSP)), Front-End-Dies (z. B. analoge Front-End (AFE) Dies), dergleichen oder eine Kombination davon umfassen. Auch können in einigen Ausführungsformen die integrierten Schaltungsdies 124 in den verschiedenen Package-Gebieten (nicht gezeigt) verschiedene Größen (z. B. verschiedene Höhen und/oder Oberflächen) aufweisen und in anderen Ausführungsformen können die integrierten Schaltungsdies 124 die gleiche Größe (z. B. gleiche Höhen und/oder Oberflächen) aufweisen.
  • Bevor sie an der dielektrischen Schicht 112 zum Haften gebracht werden, können die integrierten Schaltungsdies 124 gemäß anwendbaren Herstellungsprozessen verarbeitet werden, um integrierte Schaltungen in den integrierten Schaltungsdies 124 zu bilden. Zum Beispiel umfassen die integrierten Schaltungsdies 124 jeweils ein Halbleitersubstrat 128 wie beispielsweise dotiertes oder undotiertes Silizium oder eine aktive Schicht eines Semiconductor-On-Insulator-Substrats (SOI). Das Halbleitersubstrat kann andere Halbleitermaterialien, wie beispielsweise Germanium; einen Verbindungshalbleiter, der Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP umfasst; oder Kombinationen davon umfassen. Es können auch andere Substrate verwendet werden, wie beispielsweise mehrschichtige oder Gradient-Substrate. In und/oder auf dem Halbleitersubstrat 128 können Vorrichtungen, wie beispielsweise Transistoren, Dioden, Kondensatoren, Widerstände usw. gebildet werden und können durch Zusammenschaltungsstrukturen 130, die zum Beispiel durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 128 gebildet sind, zusammengeschaltet werden, um eine integrierte Schaltung zu bilden.
  • Die integrierten Schaltungsdies 124 umfassen ferner Anschlüsse 132, wie beispielsweise Aluminiumanschlüsse, mit denen externe Verbindungen hergestellt werden. Die Anschlüsse 132 sind, was als entsprechende aktive Seiten der integrierten Schaltungsdies 124 bezeichnet werden kann. Auf den integrierten Schaltungsdies 124 und auf Abschnitten der Anschlüsse 132 befinden sich dünne Passivierungsschichten 134. Öffnungen verlaufen durch die dünnen Passivierungsschichten 134 zu den Anschlüssen 132. Die-Verbinder 136, wie beispielsweise leitfähige Säulen (die zum Beispiel ein Metall, wie beispielsweise Kupfer, umfassen) befinden sich in den Öffnungen durch die dünnen Passivierungsschichten 134 und sind mechanisch und elektrisch an die entsprechenden Anschlüsse 132 gekoppelt. Die Die-Verbinder 136 können zum Beispiel durch Plattierung oder dergleichen gebildet werden. Die Die-Verbinder 136 koppeln die jeweiligen integrierten Schaltungen elektrisch an die integrierten Schaltungs-Dies 124.
  • Ein dielektrisches Material 138 befindet sich auf den aktiven Seiten der integrierten Schaltungsdies 124, wie beispielsweise auf den dünnen Passivierungsschichten 134 und den Die-Verbindern 136. Das dielektrische Material 138 verkapselt die Die-Verbinder 136 seitlich und das dielektrische Material 138 grenzt seitlich an die entsprechenden integrierten Schaltungsdies 124 an. Das dielektrische Material 138 kann anfangs gebildet werden, um die Die-Verbinder 136 zu vergraben oder abzudecken; wenn die Die-Verbinder 136 vergraben sind, kann die Oberfläche des dielektrischen Materials 138 eine unebene Topologie aufweisen. Das dielektrische Material 138 kann ein Polymer, wie beispielsweise PBO, Polyimid, BCB, oder dergleichen; ein Nitrid, wie beispielsweise Siliziumnitrid oder dergleichen; ein Oxid, wie beispielsweise Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder eine Kombination davon umfassen und kann zum Beispiel durch Aufschleudern, Laminierung, CVD oder dergleichen gebildet werden.
  • Der Kleber 126 befindet sich auf Rückseiten der integrierten Schaltungsdies 124 und bringt die integrierten Schaltungsdies 124 an der Rückseiten-Umverteilungsstruktur 116, wie beispielsweise der dielektrischen Schicht 112 in der Veranschaulichung, zum Haften. Der Kleber 126 kann irgendein geeigneter Kleber, Epoxid, Die-Befestigungsfilm (Die Attach Film - DAF) oder dergleichen sein. Der Kleber 126 kann an einer Rückseite der integrierten Schaltungsdies 124, wie beispielsweise an einer Rückseite des entsprechenden Halbleiter-Wafers, aufgebracht werden oder kann über der Fläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltungsdies 124 können vereinzelt, wie beispielsweise durch Sägen oder Dicing, und durch den Kleber 126 unter Verwendung von zum Beispiel einem Pick-and-Place-Werkzeug an der dielektrischen Schicht 112 zum Haften gebracht werden.
  • Obgleich die integrierten Schaltungsdies 124 vorhergehend als freiliegende Dies (z. B. offene Dies) veranschaulicht und beschrieben sind, können die integrierten Schaltungs-Dies 124 in anderen Ausführungsformen geschlossene Chips sein (z. B. ein oder mehrere freiliegende Dies, die mit anderen Package-Merkmalen, wie beispielsweise Umverteilungsstrukturen, passiven Vorrichtungen usw. integriert sind). Zum Beispiel können die integrierten Schaltungsdies 124 ein Speicher-Package (z. B. ein Hybrid Memory Cube) sein, das mehrere gestapelte und zusammengeschaltete Speicherdies umfasst.
  • In 10 ist eine Einkapselung 140 auf den verschiedenen Bauelementen gebildet. Die Einkapselung 140 kann eine Formmasse, Epoxid oder dergleichen sein und kann durch Formpressen, Spritzpressen oder dergleichen angewandt werden. Die Einkapselung 140 kann über dem Trägersubstrat 100 gebildet werden, derart, dass die Die-Verbinder 136 der integrierten Schaltungs-Dies 124 und/oder der durchgehenden Durchkontaktierungen 122 vergraben oder bedeckt werden. Die Einkapselung 140 wird dann ausgehärtet.
  • In 11 wird ein Planarisierungsprozess auf der Einkapselung 140 durchgeführt, um die durchgehenden Durchkontaktierungen 122 und die Die-Verbinder 136 freizulegen. Der Planarisierungsprozess kann auch das dielektrische Material 138 schleifen. Die Oberflächen der durchgehenden Durchkontaktierungen 122, Die-Verbinder 136, des dielektrischen Materials 138 und der Einkapselung 140 sind nach dem Planarisierungsprozess koplanar. Der Planarisierungsprozess kann zum Beispiel ein chemisch-mechanisches Polieren (CMP), ein Schleifprozess oder dergleichen sein. In einigen Ausführungsformen kann die Planarisierung weggelassen werden, zum Beispiel wenn die durchgehenden Durchkontaktierungen 122 und Die-Verbinder 136 bereits freiliegen. Wie vorhergehend erwähnt, erstrecken sich die zweiten Durchkontaktierungen 122B durch die Metallisierungsstruktur 108. An sich sind die zweiten Durchkontaktierungen 122B nach dem Planarisierungsprozess länger als die ersten Durchkontaktierungen 122A, wenn die ersten Durchkontaktierungen 122A und die zweiten Durchkontaktierungen 122B mit einer selben Metallisierungsschicht der Rückseiten-Umverteilungsstruktur 116 verbunden sind.
  • In 12 wird eine Vorderseiten-Umverteilungsstruktur 142 auf der Einkapselung 140, den durchgehenden Durchkontaktierungen 122 und den Die-Verbindern 136 gebildet. Die Vorderseiten-Umverteilungsstruktur 142 umfasst mehrere dielektrische Schichten und Metallisierungsstrukturen. Zum Beispiel kann die Vorderseiten-Umverteilungsstruktur 142 wie mehrere diskrete Metallisierungsstrukturen strukturiert werden, die durch (eine) entsprechende dielektrische Schicht/en voneinander getrennt sind.
  • In einigen Ausführungsformen sind die dielektrischen Schichten aus einem Polymer gebildet, das ein lichtempfindliches Material, wie beispielsweise PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen sind die dielektrischen Schichten aus einem Nitrid, wie beispielsweise einem Siliziumnitrid; einem Oxid, wie beispielsweise Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die dielektrischen Schichten können durch Aufschleudern, Laminierung, CVD, dergleichen oder eine Kombination davon gebildet werden.
  • Nach der Bildung werden die dielektrischen Schichten strukturiert, um darunterliegende leitfähige Merkmale freizulegen. Die untere dielektrische Schicht wird strukturiert, um Abschnitte der durchgehenden Durchkontaktierungen 122 freizulegen und die Die-Verbinder 136 und die dielektrische/n Zwischenschicht/en werden strukturiert, um Abschnitte von darunter liegenden Metallisierungsstrukturen freizulegen. Die Strukturierung kann durch einen annehmbaren Prozess erfolgen, wie beispielsweise durch Belichten der dielektrischen Schicht mit Licht, wenn die dielektrischen Schichten ein lichtempfindliches Material sind, oder durch Ätzen unter Verwendung zum Beispiel eines anisotropen Ätzens. Wenn die dielektrischen Schichten lichtempfindliche Materialien sind, können die dielektrischen Schichten nach der Belichtung entwickelt werden.
  • Metallisierungsstrukturen mit Durchkontaktierungen werden auf jeder dielektrischen Schicht gebildet. Eine Keimschicht (nicht gezeigt) wird über der dielektrischen Schicht und in Öffnungen durch die dielektrische Schicht gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine Einzelschicht oder eine Verbundschicht sein kann, die mehrere Unterschichten umfasst, die aus verschiedenen Materialien gebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung eines Abscheidungsprozesses, wie beispielsweise PVD oder dergleichen, gebildet werden. Dann wird ein Fotoresist auf der Keimschicht gebildet und strukturiert. Das Fotoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zur Strukturierung mit Licht belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur. Die Strukturierung bildet Öffnungen durch das Fotoresist, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotoresists und auf den freiliegenden Abschnitten der Keimschicht gebildet. Das leitfähige Material kann durch Plattierung, wie beispielsweise Elektroplattierung oder stromlose Plattierung oder dergleichen, gebildet werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie beispielsweise Kupfer, Titan, Wolfram, Aluminium, dergleichen oder Kombinationen davon umfassen. Dann werden das Fotoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht gebildet ist, entfernt. Das Fotoresist kann durch einen annehmbaren Veraschungs- oder Ablösungsprozess, wie beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht entfernt, wie beispielsweise unter Verwendung eines annehmbaren Ätzprozesses, wie beispielsweise durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur und Durchkontaktierungen für eine Metallisierungsebene der Vorderseiten-Umverteilungsstruktur 142.
  • Die Vorderseiten-Umverteilungsstruktur 142 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen als gezeigt in der Vorderseiten-Umverteilungsstruktur 142 gebildet werden. Der Durchschnittsfachmann wird ohne Weiteres verstehen, welche Schritte und Prozesse weggelassen oder wiederholt würden, um mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen zu bilden.
  • Die obere dielektrische Schicht der Vorderseiten-Umverteilungsstruktur 142 wird strukturiert, um Abschnitte der Metallisierungsstrukturen für die Bildung von leitfähigen Anschlüssen freizulegen. Die leitfähigen Anschlüsse werden verwendet, um sich mit leitfähigen Verbindern zu koppeln und können als Under-Bump-Metallisierungen (UBMs) 144 bezeichnet werden. Die Strukturierung kann durch einen annehmbaren Prozess erfolgen, wie beispielsweise Belichten der oberen dielektrischen Schicht mit Licht, wenn die obere dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung zum Beispiel eines anisotropen Ätzens. Wenn die obere dielektrische Schicht ein lichtempfindliches Material ist, kann die obere dielektrische Schichte nach der Belichtung entwickelt werden. Die UBMs 144 werden dann auf der Außenseite der Vorderseiten-Umverteilungsstruktur 142 gebildet. Die UBMs 144 werden sich durch Öffnungen in der oberen dielektrischen Schicht erstreckend gebildet, um die Metallisierungsschichten der Vorderseiten-Umverteilungsstruktur 142 zu kontaktieren.
  • Als ein Beispiel für die Bildung der UBMs 144 wird eine Keimschicht (nicht gezeigt) über der oberen dielektrischen Schicht und in Öffnungen durch die obere dielektrische Schicht gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine Einzelschicht oder eine Verbundschicht sein kann, die mehrere Unterschichten umfasst, die aus verschiedenen Materialien gebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung eines Abscheidungsprozesses, wie beispielsweise PVD oder dergleichen, gebildet werden. Dann wird ein Fotoresist auf der Keimschicht gebildet und strukturiert. Das Fotoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zur Strukturierung mit Licht belichtet werden. Die Struktur des Fotoresists entspricht der Struktur der leitfähigen Anschlüsse in der Vorderseiten-Umverteilungsstruktur 142. Die Strukturierung bildet Öffnungen durch das Fotoresist, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotoresists und auf den freiliegenden Abschnitten der Keimschicht gebildet. Das leitfähige Material kann durch Plattierung, wie beispielsweise Elektroplattierung oder stromlose Plattierung oder dergleichen, gebildet werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung, wie beispielsweise Kupfer, Titan, Wolfram, Aluminium, dergleichen oder Kombinationen davon umfassen. Dann werden das Fotoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht gebildet ist, entfernt. Das Fotoresist kann durch einen annehmbaren Veraschungs- oder Ablösungsprozess, wie beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht entfernt, wie beispielsweise unter Verwendung eines annehmbaren Ätzprozesses, wie beispielsweise durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht und des leitfähigen Materials bilden die UBMs 144.
  • Auf den UBMs 144 werden leitfähige Verbinder 146 gebildet. Die leitfähigen Verbinder 146 können BGA-Verbinder, Lötkugeln, Metallsäulen, Controlled-Collapse-Chip-Connection-Kontakthöcker (C4), mit Electroless Nickel-Electroless Palladium-Immersion Gold (ENEPIG) Technik gebildete Kontakthöcker oder dergleichen sein. Die leitfähigen Verbinder 146 können aus einem Metall oder einer Metalllegierung, wie beispielsweise Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder einer Kombination davon gebildet werden. In einigen Ausführungsformen werden die leitfähigen Verbinder 146 durch anfängliches Bilden einer Schicht aus Lot durch so allgemein verwendete Verfahren wie beispielsweise Aufdampfen, Elektroplattierung, Drucken, Lotzufuhr, Kugelplatzierung oder dergleichen gebildet werden. Nachdem eine Lotschicht auf der Struktur gebildet wurde, kann ein Reflow durchgeführt werden, um das Material in die gewünschten Kontakthöckerformen zu formen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 146 Metallsäulen (wie beispielsweise eine Kupfersäule), die durch ein Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen gebildet werden. Die Metallsäulen können lotfrei sein und weisen im Wesentlichen vertikale Seitenwände auf. In einigen Ausführungsformen wird eine Metalldeckschicht (nicht gezeigt) auf der Oberseite der UBMs 144 gebildet. Die Metalldeckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch einen Plattierungsprozess gebildet werden.
  • In 13 wird eine Trägersubstratablösung durchgeführt, um das Trägersubstrat 100 von der Rückseiten-Umverteilungsstruktur 116, z. B. der dielektrischen Schicht 104, zu entfernen (abzulösen). Gemäß einigen Ausführungsformen umfasst die Ablösung das Projizieren eines Lichts, wie beispielsweise eines Laserlichts oder eines UV-Lichts, auf die Ablöseschicht 102, derart, dass sich die Ablöseschicht 102 unter der Hitze des Lichtes zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf dem Band 148 platziert.
  • Ferner werden in 13 die Öffnungen 150 durch die dielektrische Schicht 104 gebildet, um Abschnitte der Metallisierungsstruktur 108 freizulegen. Die Öffnungen können zum Beispiel unter Verwendung von Laserbohren, annehmbaren Ätztechniken oder dergleichen gebildet werden. Die ersten Öffnungen 150A werden durch Freilegen der ersten Umverteilungsleitungen 108A gebildet und die zweiten Öffnungen 150B werden durch Freilegen der zweiten Umverteilungsleitungen 108B gebildet. Die ersten Öffnungen 150A werden von den Mitten der ersten Durchkontaktierungen 122A versetzt gebildet, derart, dass die ersten Öffnungen 150A in einem Abstand Do von Abschnitten der ersten Durchkontaktierungen 122A in der dielektrischen Schicht 112 angeordnet werden. Die zweiten Öffnungen 150B werden zentriert unter den zweiten Durchkontaktierungen 122B gebildet, derart, dass die Keimschicht 118 und Abschnitte der Keimschicht 106, die sich durch die zweiten Umverteilungsleitungen 108B erstrecken, freiliegen.
  • In 14 werden Abschnitte der Keimschichten 106 und 118, die durch die Öffnungen 150 freiliegen, verdünnt oder vollständig entfernt. Die freiliegenden Abschnitte der Keimschichten 106 und 118 können durch einen annehmbaren Ätzprozess verdünnt oder entfernt werden, wie beispielsweise durch Nass- oder Trockenätzen. In Ausführungsformen, in denen die Keimschichten 106 und 118 mehrere Schichten umfassen, kann der Ätzprozess einige oder alle von den freiliegenden mehreren Schichten entfernen. In Ausführungsformen, in denen die Keimschichten 106 und 118 eine Titanschicht über der dielektrischen Schicht 104 und eine Kupferschicht über der Titanschicht umfassen, kann der Ätzprozess die Titanschicht entfernen und die Kupferschicht intakt lassen, wodurch die Schicht verdünnt wird. In solchen Ausführungsformen wird der Ätzprozess mit einem oder mehreren Ätzmitteln durchgeführt, die für die Titanschicht selektiv sind (die z. B. die Titanschicht mit einer im Wesentlichen höheren Rate ätzen als die Kupferschicht). In anderen Ausführungsformen werden die freiliegenden Abschnitte der Keimschichten 106 und 118 vollständig entfernt (z. B. werden alle Schichten entfernt).
  • 15 bis 18 sind verschiedene Ansichten von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur 400 gemäß einigen Ausführungsformen. 15 bis 18 sind Querschnittsansichten. Die Package-Struktur 400 kann als eine Package-on-Package-Struktur (PoP) bezeichnet werden.
  • In 15 wird ein Vorrichtungspackage 300 an das Vorrichtungspackage 200 gebondet. Das Vorrichtungspackage 300 kann in jedem Package-Gebiet 600 an das Vorrichtungspackage 200 gebondet werden. Das Vorrichtungspackage 300 umfasst ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B), die an das Substrat 302 gekoppelt sind. Obwohl ein einziger Stapel von Dies 308 (308A und 308B) veranschaulicht ist, können in anderen Ausführungsformen mehrere gestapelte Dies 308 (die jeweils einen oder mehrere gestapelte Dies aufweisen) nebeneinander angeordnet an eine selbe Fläche des Substrats 302 gekoppelt sein.
  • Das Substrat 302 kann aus einem Halbleitermaterial, wie beispielsweise Silizium, Germanium, Diamant oder dergleichen bestehen. In einigen Ausführungsformen können auch Verbundmaterialien, wie beispielsweise Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenidphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Darüber hinaus kann das Substrat 302 ein Silicon-on-Insulator-Substrat (SOI) sein. Allgemein umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie beispielsweise epitaktischem Silizium, Germanium, Siliziumgermanium, SOI, Silicon Germanium On Insulator (SGOI) oder Kombinationen davon. Das Substrat 302 basiert in einer alternativen Ausführungsform auf einem Isolierkern, wie beispielsweise einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz wie beispielsweise FR4. Alternativen für das Kernmaterial umfassen Bismaleimidtriazinharz (BT) oder alternativ andere gedruckte Leiterplattenmaterialien (PCB) oder dünne Schichten. Dünne Aufbauschichten, wie beispielsweise Ajinomoto Build-up Film (ABF) oder andere Laminate, können für das Substrat 302 verwendet werden.
  • Das Substrat 302 kann aktive und/oder passive Vorrichtungen (nicht gezeigt) umfassen. Wie ein Durchschnittsfachmann erkennen wird, kann eine große Vielzahl von Vorrichtungen, wie beispielsweise Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionellen Anforderungen der Gestaltung für das Vorrichtungspackage 300 zu erzeugen. Die Vorrichtungen können unter Verwendung von irgendwelchen zweckmäßigen Verfahren gebildet werden.
  • Das Substrat 302 kann auch Metallisierungsschichten (nicht gezeigt) und durchgehende Durchkontaktierungen 306 umfassen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen gebildet werden und werden gestaltet, um die verschiedenen Vorrichtungen zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten von Dielektrikum (z. B. Low-K-Dielektrikum) und leitfähigem Material (z. B. Kupfer) mit Durchkontaktierungen gebildet werden, die die Schichten aus leitfähigem Material zusammenschalten und durch irgendeinen geeigneten Prozess (wie beispielsweise Abscheidung, Damascene, Dual Damascene oder dergleichen) gebildet werden können. In einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Substrat 302 kann Bondinseln 303 auf einer ersten Seite des Substrats 202, um sich an die gestapelten Dies 308 zu koppeln, und Bondinseln 304 auf einer zweiten Seite des Substrats 302 aufweisen, wobei die zweite Seite der ersten Seite des Substrats 302 entgegengesetzt ist, um sich an die leitfähigen Verbinder 314 zu koppeln. In einigen Ausführungsformen werden die Bondinseln 303 und 304 durch Bilden von Aussparungen (nicht gezeigt) in dielektrische Schichten (nicht gezeigt) auf den ersten und zweiten Seiten des Substrats 302 gebildet. Die Aussparungen können gebildet werden, um das Einbetten der Bondinseln 303 und 304 in die dielektrischen Schichten zu ermöglichen. In anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondinseln 303 und 304 auf der dielektrischen Schicht gebildet werden können. In einigen Ausführungsformen umfassen die Bondinseln 303 und 304 eine dünne Keimschicht (nicht gezeigt), die aus Kupfer, Titan, Nickel, Gold, Palladium, dergleichen oder einer Kombination davon hergestellt wird. Das leitfähige Material der Bondinseln 303 und 304 kann über der dünnen Keimschicht abgeschieden werden. Das leitfähige Material kann durch einen elektrochemischen Plattierungsprozess, einen stromlosen Plattierungsprozess, CVD, ALD, PVD, dergleichen oder eine Kombination davon gebildet werden. Das leitfähige Material der Bondinseln 303 und 304 kann Kupfer, Wolfram, Aluminium, Silber, Gold, Nickel, dergleichen oder eine Kombination davon sein.
  • In einer Ausführungsform sind die Bondinseln 303 und 304 UBMs, die drei Schichten aus leitfähigen Materialien, wie beispielsweise eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel, umfassen. Zum Beispiel können die Bondinseln 304 eine Schicht aus Titan (nicht gezeigt), einen Hauptabschnitt 304A aus Kupfer und eine Nickeloberflächenausführung 304B umfassen. Die Nickeloberflächenausführung 304B kann die Haltbarkeit des Vorrichtungspackages 300 verbessern, was besonders vorteilhaft sein kann, wenn das Vorrichtungspackage 300 eine Speichervorrichtung, wie beispielsweise ein DRAM-Modul ist. Der Durchschnittsfachmann wird indes erkennen, dass viele geeignete Anordnungen von Materialien und Schichten bestehen, wie beispielsweise eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, die sich zur Bildung der UBMs 303 und 304 eignen. Es versteht sich, dass beabsichtigt wird, dass irgendwelche geeigneten Materialien oder Schichten aus Material, die für die UBMs 303 und 304 verwendet werden können, vollständig innerhalb des beabsichtigten Schutzumfangs der vorliegenden Anmeldung umfasst sind. In einigen Ausführungsformen erstrecken sich die durchgehenden Durchkontaktierungen 306 durch das Substrat 302 und koppeln mindestens eine Bondinsel 303 an mindestens eine Bondinsel 304.
  • In der veranschaulichten Ausführungsform werden die gestapelten Dies 308 durch Drahtbonds 310 an das Substrat 302 gekoppelt, obgleich auch andere Verbindungen, wie beispielsweise leitfähige Kontakthöcker, verwendet werden können. In einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Zum Beispiel können die gestapelten Speicher-Dies 308 Low-Power (LP) Double Data Rate (DDR) Speichermodule, wie beispielsweise LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule umfassen. Wie vorhergehend erwähnt, können die Bondinseln 304 in solchen Ausführungsformen eine Nickeloberflächenausführung 304B aufweisen.
  • In einigen Ausführungsformen können die gestapelten Dies 308 und die Drahtbonds 310 durch ein Formmaterial 312 eingekapselt werden. Das Formmaterial 312 kann auf den gestapelten Dies 308 und den Drahtbonds 310, zum Beispiel unter Verwendung von Formpressen, geformt werden. In einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxid, Siliziumoxid-Füllstoffmaterial, dergleichen oder eine Kombination davon. Ein Aushärtungsschritt kann durchgeführt werden, um das Formmaterial 312 auszuhärten, wobei das Aushärten ein thermisches Aushärten, ein UV-Aushärten, dergleichen oder eine Kombination davon sein kann.
  • In einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtbonds 310 in dem Formmaterial 312 vergraben und nach dem Aushärten des Formmaterials 312 wird ein Planarisierungsschritt, wie beispielsweise Schleifen, durchgeführt, um überschüssige Abschnitte des Formmaterials 312 zu entfernen und eine im Wesentlichen ebene Fläche für das Vorrichtungspackage 300 bereitzustellen.
  • Nachdem das Vorrichtungspackage 300 gebildet wurde, wird das Vorrichtungspackage 300 mechanisch und elektrisch mittels leitfähigen Verbindern 314, den Bondinseln 304 und der Metallisierungsstruktur 108 an das Vorrichtungspackage 200 gebondet. In einigen Ausführungsformen werden die gestapelten Speicher-Dies 308 durch die Drahtbonds 310, Bondinseln 303 und 304, durchgehenden Durchkontaktierungen 306, leitfähigen Verbinder 314, durchgehenden Durchkontaktierungen 122 und die Vorderseiten-Umverteilungsstruktur 142 an die integrierten Schaltungsdies 124 gekoppelt.
  • Die leitfähigen Verbinder 314 können den vorhergehend beschriebenen leitfähigen Verbindern 146 ähnlich sein und die Beschreibung wird hier nicht wiederholt, obgleich die leitfähigen Verbinder 314 und die leitfähigen Verbinder 146 nicht die gleichen sein müssen. Die leitfähigen Verbinder 314 können auf einer den gestapelten Speicherdies 308 entgegengesetzten Seite des Substrats 302 angeordnet sein. In einigen Ausführungsformen kann auch ein Lötstopplack (nicht gezeigt) auf der Seite des Substrats 302 gebildet werden, die den gestapelten Speicherdies 308 entgegengesetzt ist. Die leitfähigen Verbinder 314 können in Öffnungen in dem Lötstopplack (nicht gezeigt) angeordnet werden, um elektrisch und mechanisch an leitfähige Merkmale (z. B. die Bondinseln 304) in dem Substrat 302 gekoppelt zu werden. Der Lötstopplack kann verwendet werden, um Bereiche des Substrats 302 vor äußerer Beschädigung zu schützen.
  • In einigen Ausführungsformen werden vor dem Bonden der leitfähigen Verbinder 314 die leitfähigen Verbinder 314 mit einem Flussmittel (nicht gezeigt), wie beispielsweise einem rückstandsfreien Flussmittel, beschichtet. Die leitfähigen Verbinder 314 können in das Flussmittel eingetaucht werden oder das Flussmittel kann auf die leitfähigen Verbinder 314 gestrahlt werden. In einer anderen Ausführungsform kann das Flussmittel auf die Flächen der Metallisierungsstrukturen 108 aufgebracht werden.
  • In einigen Ausführungsformen können die leitfähigen Verbinder 314 ein wahlfreies Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf gebildet ist, bevor sie mit mindestens etwas von dem Epoxidabschnitt des Epoxidflussmittels reflow-gelötet werden, nachdem das Vorrichtungspackage 300 an dem Vorrichtungspackage 200 angebracht wurde. Dieser übrige Epoxidabschnitt kann als ein Füllmaterial wirken, um Spannungen zu verringern und die Verbindungen, die aus dem Reflow der leitfähigen Verbinder 314 entstehen, zu schützen.
  • Wahlfrei kann ein Füllmaterial 316 zwischen den Vorrichtungspackages 200 und 300 gebildet werden. In einer Ausführungsform ist das Füllmaterial 316 ein Schutzmaterial, das verwendet wird, um die Vorrichtungspackages 200 und 300 vor Verschlechterung des Zustands durch Betrieb und Umwelt, wie beispielsweise Spannungen, die durch die Erzeugung von Hitze während des Betriebs verursacht werden, zu polstern und zu unterstützen. Das Füllmaterial 316 kann in dem Raum zwischen den Vorrichtungspackages 200 und 300 eingespritzt oder auf eine andere Art darin gebildet werden und kann zum Beispiel ein flüssiges Epoxid sein, das zwischen den Vorrichtungpackages 200 und 300 abgegeben wird und dann ausgehärtet wird, um hart zu werden.
  • 16A, 16B, 16C und 16D sind detaillierte Ansichten der leitfähigen Verbinder 314 und Metallisierungsstrukturen 108, nachdem ein Prozess zum Bonden durchgeführt wurde, um die Vorrichtungspackages 200 und 300 physikalisch und elektrisch zu koppeln. Das Bonden zwischen den Vorrichtungspackages 200 und 300 kann Lötbonden sein. In einer Ausführungsform wird das Vorrichtungspackage 300 durch einen Reflow-Prozess an das Vorrichtungspackage 200 gebondet. 16A und 16B sind Querschnitts- beziehungsweise Draufsichten, die eine Verbindung für die ersten Umverteilungsleitungen 108A zeigen. 16C und 16D sind Querschnittsbeziehungsweise Draufsichten, die eine Verbindung für die zweiten Umverteilungsleitungen 108B zeigen.
  • In 16A, 16B, 16C und 16D wird der Prozess zum Bonden durchgeführt, um ein Reflow der leitfähigen Verbinder 314 durchzuführen, derart, dass sie mit den Bondinseln 304 und Metallisierungsstrukturen 108 in Kontakt sind. Nach dem Prozess zum Bonden kann sich eine intermetallische Verbindung (Intermetallic Compound - IMC) 318 an Grenzflächen der Metallisierungsstrukturen 108 und leitfähigen Verbinder 314 bilden. Da die freiliegenden Abschnitte der Keimschichten 106 und 118 teilweise oder vollständig entfernt wurden, kann die IMC 318 sich teilweise oder vollständig durch die Metallisierungsstrukturen 108 erstrecken. Die IMC 318 kann sich auch über einen Abstand DI seitlich entlang der Metallisierungsstrukturen 108 von Seiten der ersten Öffnungen 150 erstrecken.
  • Die Bonds, die durch den Prozess zum Bonden gebildet werden, umfassen die leitfähigen Verbinder 314 (z. B. Lot), die zwei unterschiedliche Metalle kontaktieren. In einer Ausführungsform werden die Metallisierungsstrukturen 108 aus Kupfer gebildet und die Bondinseln 304 weisen eine Nickeloberflächenausführung 304B auf, was Nickel-Lot-Kupfer-Verbindungen ergibt. Wenn solche Verbindungen gebildet werden, diffundiert Kupfer während des Reflows von den Metallisierungsstrukturen 108 in die leitfähigen Verbinder 314 und in Richtung der Nickeloberflächenausführung 304B. Ein Gradient von diffundiertem Kupfer wird in den leitfähigen Verbindern 314 in der Richtung der durchgezogenen Pfeile gebildet. Eine übermäßige Diffusion von Kupfer von den Metallisierungsstrukturen 108 in der Nähe der Keimschichten 118 kann die Ablösung der Keimschicht 118 von den Metallisierungsstrukturen 108 verursachen. Insbesondere kann die Diffusion von Kupfer von Abschnitten der Metallisierungsstrukturen 108 zwischen den Keimschichten 118 und der dielektrischen Schicht 104 die Ablösung der Keimschichten 118 verursachen.
  • In 16A und 16B sind die ersten Öffnungen 150A in der dielektrischen Schicht 104 seitlich in einen Abstand DO von Abschnitten der ersten Durchkontaktierungen 122A in der dielektrischen Schicht 112 angeordnet. An sich sind die leitfähigen Verbinder 314 in einer Draufsicht seitlich im Abstand Do von Seiten der ersten Durchkontaktierungen 122A angeordnet und sind nicht entlang der Längsachsen der ersten Durchkontaktierungen 122A angeordnet. Der Durchmesser Do wird gewählt, um ausreichend groß zu sein, derart, dass die IMC 318A sich nicht seitlich zu Seiten der ersten Durchkontaktierungen 122A erstreckt. Mit anderen Worten, der Abstand DO ist größer als der Abstand DI und kann mindestens zweimal so groß wie der Abstand DI sein. In einer Ausführungsform kann der Abstand DI von etwa 2 µm bis etwa 13 µm, wie beispielsweise etwa 13 µm, betragen, und der Abstand DO kann von etwa 25 µm bis etwa 35 µm, wie beispielsweise etwa 35 µm, betragen. Das Bilden der ersten Öffnungen 150A (siehe z. B. 13), derart, dass die IMC 318A sich nicht seitlich zu Seiten der ersten Durchkontaktierungen 122A erstrecken, kann die Diffusion von Kupfer von Abschnitten der ersten Umverteilungsleitungen 108A zwischen den Keimschichten 118 und der dielektrischen Schicht 104 vermeiden, wodurch die Ablösung der Keimschichten 118 vermieden wird.
  • In 16C und 16D werden die zweiten Öffnungen 150B in der dielektrischen Schicht 104 seitlich mit den Lücken 110 in den zweiten Umverteilungsleitungen 108B ausgerichtet. An sich sind die leitfähigen Verbinder 314 in einer Draufsicht nicht seitlich von Seiten der zweiten Durchkontaktierungen 122B beabstandet und sind entlang der Längsachsen der zweiten Durchkontaktierungen 122B angeordnet. Da die freiliegenden Abschnitte der Keimschichten 106 und 118 teilweise oder vollständig entfernt wurden, erstreckt sich die IMC 318 in einer Längsrichtung in die zweiten Durchkontaktierungen 122B. Das Bilden der IMC 318B derart, dass sie sich in die zweiten Durchkontaktierungen 122B erstreckt, kann ergeben, dass etwas von dem diffundierten Kupfer von den zweiten Durchkontaktierungen 122B anstatt den Metallisierungsstrukturen 108 bezogen wird. Dies kann das Kupfer verringern, das von den Metallisierungsstrukturen 108 diffundiert wird, wodurch die Ablösung der Keimschichten 118 vermieden wird und auch die Verringerung der Dicke der zweiten Umverteilungsleitungen 108B vermieden wird.
  • Wie weiter gezeigt, umfasst die Metallisierungsstruktur 108 Schlitze 322, die um den Umfang der leitfähigen Verbinder 314 und der durchgehenden Durchkontaktierungen 122 angeordnet sind. Die Schlitze 322 stellen einen Spannungsabbau bereit, wodurch die Zuverlässigkeit der elektrischen Verbindungen verbessert wird. Insbesondere stellen die Schlitze 322 zusätzliche Seitenwände für die Metallisierungsstrukturen 108 bereit, wodurch die Haftung zwischen den Metallisierungsstrukturen 108 und Polyimidmaterialien, wie beispielsweise der dielektrischen Schicht 112, verbessert werden. Die Schlitze 322 sind zumindest teilweise um die leitfähigen Verbinder 314 in den ersten Umverteilungsleitungen 108A angeordnet und können vollständig um die leitfähigen Verbinder 314 in den zweiten Umverteilungsleitungen 108B angeordnet sein.
  • In 17 wird ein Vereinzelungsprozess 320 durch Vereinzeln entlang Ritzrahmengebieten, z. B. zwischen benachbarten Packagegebieten, durchgeführt. In einigen Ausführungsformen umfasst der Vereinzelungsprozess 320 einen Sägeprozess, einen Laser-Prozess oder eine Kombination davon. Der Vereinzelungsprozess 320 vereinzelt das Packagegebiet 600 von benachbarten Packagegebieten (nicht gezeigt). Die resultierende Package-Struktur 400 ist nach der Vereinzelung gezeigt, die von dem Package-Gebiet 600 sein kann.
  • 18 zeigt die Package-Struktur 400, nachdem sie an einem Substrat 500 angebracht wurde. Das Substrat 500 kann als ein Package-Substrat 500 bezeichnet werden. Das Package-Substrat 400 wird durch Montieren des Vorrichtungspackages 200 an dem Substrat 500 unter Verwendung der leitfähigen Verbindungen 146 an dem Substrat 500 angebracht.
  • Das Package-Substrat 500 kann aus einem Halbleitermaterial, wie beispielsweise Silizium, Germanium, Diamant oder dergleichen bestehen. Alternativ können auch Verbundmaterialien, wie beispielsweise Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenidphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Darüber hinaus kann das Package-Substrat 500 ein SOI-Substrat sein. Allgemein umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie beispielsweise epitaktisches Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 500 basiert in einer alternativen Ausführungsform auf einem Isolierkern, wie beispielsweise einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz wie beispielsweise FR4. Alternativen für das Kernmaterial umfassen Bismaleimidtriazinharz (BT) oder alternativ andere PCB-Materialien oder dünne Schichten. Dünne Aufbauschichten, wie beispielsweise ABF oder andere Laminate, können für das Package-Substrat 500 verwendet werden.
  • Das Package-Substrat 500 kann aktive und passive Vorrichtungen (nicht gezeigt) umfassen. Wie ein Durchschnittsfachmann erkennen wird, kann eine große Vielzahl von Vorrichtungen, wie beispielsweise Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionellen Anforderungen der Gestaltung für die Package-Struktur 400 zu erzeugen. Die Vorrichtungen können unter Verwendung von irgendwelchen zweckmäßigen Verfahren gebildet werden.
  • Das Package-Substrat 500 kann auch Metallisierungsschichten und Durchkontaktierungen (nicht gezeigt) und Bondinseln 502 über den Metallisierungsschichten und Durchkontaktierungen umfassen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen gebildet werden und werden gestaltet, um die verschiedenen Vorrichtungen zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten von Dielektrikum (z. B. Low-K-Dielektrikum) und leitfähigem Material (z. B. Kupfer) mit Durchkontaktierungen gebildet werden, die die Schichten aus leitfähigem Material zusammenschalten und durch irgendeinen geeigneten Prozess (wie beispielsweise Abscheidung, Damascene, Dual Damascene oder dergleichen) gebildet werden können. In einigen Ausführungsformen ist das Package-Substrat 500 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 146 reflow-gelötet, um das Vorrichtungspackage 200 an den Bondinseln 502 anzubringen. Die leitfähigen Verbinder 146 koppeln das Package-Substrat 500 einschließlich Metallisierungsschichten in dem Package-Substrat 500 elektrisch und/oder physikalisch an das Vorrichtungspackage 200. In einigen Ausführungsformen können passive Vorrichtungen (z. B. oberflächenmontierte Vorrichtungen (Surface Mount Devices - SMDs), die nicht veranschaulicht sind) vor dem Montieren an dem Package-Substrat 500 an dem Vorrichtungspackage 200 angebracht (z. B. an die Bondinseln 502 gebondet werden). In solchen Ausführungsformen können die passiven Vorrichtungen an eine gleiche Fläche des Vorrichtungspackages 200 gebondet werden wie die leitfähigen Verbinder 146.
  • Die leitfähigen Verbinder 146 können ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf gebildet ist, bevor sie mit mindestens etwas von dem Epoxidabschnitt des Epoxidflussmittels reflow-gelötet werden, das übrig ist, nachdem das Vorrichtungspackage 200 an dem Package-Substrat 500 angebracht wurde. Dieser übrige Epoxidabschnitt kann als ein Füllmaterial wirken, um Spannungen zu verringern und die Verbindungen, die aus dem Reflow der leitfähigen Verbinder 146 entstehen, zu schützen. In einigen Ausführungsformen kann ein Füllmaterial (nicht gezeigt) zwischen dem Vorrichtungspackage 200 und dem Package-Substrat 500 und die leitfähigen Verbinder 146 umgebend gebildet werden. Das Füllmaterial kann durch einen Kapillarströmungsprozess gebildet werden, nachdem das Vorrichtungspackage 200 angebracht wurde, oder kann durch ein geeignetes Abscheidungsverfahren gebildet werden, bevor das Vorrichtungspackage 200 angebracht wird.
  • Mit Ausführungsformen können Vorteile bewerkstelligt werden. Durch das seitliche Anordnen der leitfähigen Verbinder 314 mit einem ausreichenden Abstand Do von Seiten der ersten Durchkontaktierungen 122A in einer Draufsicht kann die Diffusion von Kupfer von den Metallisierungsstrukturen 108 in der Nähe der Keimschichten 118 vermieden werden. Das Bilden der IMC 318B derart, dass sie sich in die zweiten Durchkontaktierungen 122B erstreckt, kann ergeben, dass etwas von dem diffundierten Kupfer von den zweiten Durchkontaktierungen 122B anstatt den Metallisierungsstrukturen 108 bezogen wird. Durch das Verringern der Menge an Kupfer, die von den Metallisierungsstrukturen 108 unter den Keimschichten 118 diffundiert wird, kann die Ablösung der Keimschichten 118 vermieden werden, wodurch die Zuverlässigkeit der resultierenden Vorrichtungen verbessert wird.
  • Gemäß einigen Ausführungsformen umfasst eine Vorrichtung Folgendes: ein erstes Vorrichtungspackage, das Folgendes umfasst: eine erste Umverteilungsstruktur, die eine erste Umverteilungsleitung und eine zweite Umverteilungsleitung umfasst; ein Die auf der ersten Umverteilungsstruktur; eine erste Durchkontaktierung, die an eine erste Seite der ersten Umverteilungsleitung gekoppelt ist; eine zweite Durchkontaktierung, die an eine erste Seite der zweiten Umverteilungsleitung gekoppelt ist und sich durch die zweite Umverteilungsleitung erstreckt; eine Einkapselung, die den Die, die erste Durchkontaktierung und die zweite Durchkontaktierung umgibt; und eine zweite Umverteilungsstruktur über der Einkapselung, wobei die zweite Umverteilungsstruktur elektrisch mit dem Die, der ersten Durchkontaktierung und der zweiten Durchkontaktierung verbunden ist; einen ersten leitfähigen Verbinder, der an eine zweite Seite der ersten Umverteilungsleitung gekoppelt ist, wobei der erste leitfähige Verbinder entlang einer unterschiedlichen Achse als einer Längsachse der ersten Durchkontaktierung angeordnet ist; und einen zweiten leitfähigen Verbinder, der an eine zweite Seite der zweiten Umverteilungsleitung gekoppelt ist, wobei der zweite leitfähige Verbinder entlang einer Längsachse der zweiten Durchkontaktierung angeordnet ist.
  • In einigen Ausführungsformen umfasst die Vorrichtung ferner Folgendes: ein zweites Vorrichtungspackage, das eine erste Bondinsel und eine zweite Bondinsel umfasst, wobei der erste leitfähige Verbinder an die erste Bondinsel gekoppelt ist, wobei der zweite leitfähige Verbinder an die zweite Bondinsel gekoppelt ist. In einigen Ausführungsformen weisen die erste Bondinsel und die zweite Bondinsel eine Nickeloberflächenausführung auf. In einigen Ausführungsformen sind die erste Umverteilungsleitung und die zweite Umverteilungsleitung aus Kupfer gebildet. In einigen Ausführungsformen umfasst die erste Umverteilungsstruktur ferner Folgendes: eine erste dielektrische Schicht, wobei die erste Umverteilungsleitung und die zweite Umverteilungsleitung auf der ersten dielektrischen Schicht angeordnet sind; und eine zweite dielektrische Schicht auf der ersten dielektrischen Schicht. In einigen Ausführungsformen ist die zweite Durchkontaktierung länger als die erste Durchkontaktierung.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren Folgendes: Bilden einer ersten Umverteilungsstruktur, die Folgendes umfasst: Abscheiden einer ersten dielektrischen Schicht über einem Trägersubstrat; Bilden eines ersten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Bilden eines zweiten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Bilden eines dritten leitfähigen Merkmals auf der ersten dielektrischen Schicht; und Abscheiden einer zweiten dielektrischen Schicht auf dem ersten leitfähigen Merkmal, dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal; Bilden einer ersten Durchkontaktierung auf dem ersten leitfähigen Merkmal; Bilden einer zweiten Durchkontaktierung auf dem zweiten leitfähigen Merkmal, auf dem dritten leitfähigen Merkmal und zwischen dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal; Anbringen eines Dies an der ersten Umverteilungsstruktur, die der ersten Durchkontaktierung und der zweiten Durchkontaktierung benachbart ist; Einkapseln des Dies, der ersten Durchkontaktierung und der zweiten Durchkontaktierung mit einer Einkapselung; Planarisieren der Einkapselung, der ersten Durchkontaktierung und der zweiten Durchkontaktierung; und Bilden einer zweiten Umverteilungsstruktur über der Einkapselung, der ersten Durchkontaktierung, der zweiten Durchkontaktierung und dem Die.
  • In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Ablösen des Trägersubstrats von der ersten Umverteilungsstruktur; und Anbringen eines Vorrichtungspackages an der ersten Umverteilungsstruktur, wobei das Vorrichtungspackage mit einem ersten Verbinder an dem ersten leitfähigen Merkmal angebracht ist, wobei das Vorrichtungspackage mit einem zweiten Verbinder an dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal angebracht ist. In einigen Ausführungsformen ist der erste Verbinder nicht entlang einer Längsachse der ersten Durchkontaktierung angeordnet. In einigen Ausführungsformen ist der zweite Verbinder entlang einer Längsachse der zweiten Durchkontaktierung angeordnet. In einigen Ausführungsformen ist die erste Durchkontaktierung nach dem Planarisieren länger als die zweite Durchkontaktierung.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren Folgendes: Abscheiden einer ersten Keimschicht auf einer ersten dielektrischen Schicht; Plattierung eines ersten leitfähigen Merkmals und eines zweiten leitfähigen Merkmals auf der ersten Keimschicht; Abscheiden einer zweiten dielektrischen Schicht auf dem ersten leitfähigen Merkmal und dem zweiten leitfähigen Merkmal; Bilden einer ersten Öffnung in der zweiten dielektrischen Schicht, wobei die erste Öffnung das erste leitfähige Merkmal, das zweite leitfähige Merkmal und die erste dielektrische Schicht freilegt; Abscheiden einer zweiten Keimschicht auf der zweiten dielektrischen Schicht und in der ersten Öffnung; Plattierung einer ersten Durchkontaktierung von Abschnitten der zweiten Keimschicht in der ersten Öffnung; Anbringen eines Dies an der zweiten dielektrischen Schicht; und Einkapseln der ersten Durchkontaktierung und des Dies mit einer Einkapselung.
  • In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Bilden einer zweiten Öffnung in der ersten dielektrischen Schicht, wobei die zweite Öffnung die erste Keimschicht und die zweite Keimschicht freilegt; Bilden eines reflow-fähigen Materials in der zweiten Öffnung, wobei das reflow-fähige Material entlang einer Längsachse der ersten Durchkontaktierung angeordnet ist; und Reflow des reflow-fähigen Materials zum Bilden einer intermetallischen Verbindung von dem reflow-fähigen Material und leitfähigen Material der ersten Keimschicht, der zweiten Keimschicht und der ersten Durchkontaktierung. In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Anbringen eines Vorrichtungspackages an dem ersten leitfähigen Merkmal und dem zweiten leitfähigen Merkmal mit dem reflow-fähigen Material. In einigen Ausführungsformen, umfasst das Reflow des reflow-fähigen Materials das Diffundieren von Abschnitten des leitfähigen Materials der ersten Durchkontaktierung in das reflow-fähige Material. In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Bilden eines dritten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Abscheiden der zweiten dielektrischen Schicht auf dem dritten leitfähigen Merkmal; Bilden einer zweiten Öffnung in der zweiten dielektrischen Schicht, wobei die zweite Öffnung das dritte leitfähige Merkmal freilegt; Abscheiden der zweiten Keimschicht in der zweiten Öffnung; und Plattierung einer zweiten Durchkontaktierung von Abschnitten der zweiten Keimschicht in der zweiten Öffnung; In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Bilden einer dritten Öffnung in der ersten dielektrischen Schicht, wobei die dritte Öffnung die erste Keimschicht freilegt; Bilden eines reflow-fähigen Materials in der dritten Öffnung, wobei das reflow-fähige Material entlang einer unterschiedlichen Achse als eine Längsachse der zweiten Durchkontaktierung angeordnet ist; und Reflow des reflow-fähigen Materials zum Bilden einer intermetallischen Verbindung von dem reflow-fähigen Material und leitfähigen Material der ersten Keimschicht. In einigen Ausführungsformen umfasst das Reflow des reflow-fähigen Materials das Diffundieren von Abschnitten des leitfähigen Materials des dritten leitfähigen Merkmals in das reflow-fähige Material. In einigen Ausführungsformen wird kein Abschnitt der intermetallischen Verbindung zwischen der zweiten Durchkontaktierung und der ersten dielektrischen Schicht gebildet; In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Planarisieren der ersten Durchkontaktierung, der zweiten Durchkontaktierung und der Einkapselung, wobei die erste Durchkontaktierung nach dem Planarisieren länger als die zweite Durchkontaktierung ist.
  • Vorhergehend wurden Merkmale von mehreren Ausführungsformen dargestellt, derart, dass der Fachmann die Gesichtspunkte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte verstehen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage zum Gestalten oder Abwandeln anderer Prozesse und Strukturen verwendet werden kann, um die gleichen Zwecke durchzuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch verstehen, dass solche äquivalenten Konstruktionen nicht vom Gedanken und Schutzbereich der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Abwandlungen daran vornehmen kann, ohne vom Gedanken und Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62565321 [0001]

Claims (20)

  1. Vorrichtung, die Folgendes umfasst: ein erstes Vorrichtungspackage, das Folgendes umfasst: eine erste Umverteilungsstruktur, die eine erste Umverteilungsleitung und eine zweite Umverteilungsleitung umfasst; ein Die auf der ersten Umverteilungsstruktur; eine erste Durchkontaktierung, die an eine erste Seite der ersten Umverteilungsleitung gekoppelt ist; eine zweite Durchkontaktierung, die an eine erste Seite der zweiten Umverteilungsleitung gekoppelt ist und sich durch die zweite Umverteilungsleitung erstreckt; eine Einkapselung, die den Die, die erste Durchkontaktierung und die zweite Durchkontaktierung umgibt; und eine zweite Umverteilungsstruktur über der Einkapselung, wobei die zweite Umverteilungsstruktur elektrisch mit dem Die, der ersten Durchkontaktierung und der zweiten Durchkontaktierung verbunden ist; einen ersten leitfähigen Verbinder, der an eine zweite Seite der ersten Umverteilungsleitung gekoppelt ist, wobei der erste leitfähige Verbinder entlang einer unterschiedlichen Achse als einer Längsachse der ersten Durchkontaktierung angeordnet ist; und einen zweiten leitfähigen Verbinder, der an eine zweite Seite der zweiten Umverteilungsleitung gekoppelt ist, wobei der zweite leitfähige Verbinder entlang einer Längsachse der zweiten Durchkontaktierung angeordnet ist.
  2. Vorrichtung nach Anspruch 1, die ferner Folgendes umfasst: ein zweites Vorrichtungspackage, das eine erste Bondinsel und eine zweite Bondinsel umfasst, wobei der erste leitfähige Verbinder an die erste Bondinsel gekoppelt ist, wobei der zweite leitfähige Verbinder an die zweite Bondinsel gekoppelt ist.
  3. Vorrichtung nach Anspruch 2, wobei die erste Bondinsel und die zweite Bondinsel eine Nickeloberflächenausführung aufweisen.
  4. Vorrichtung nach Anspruch 2 oder 3, wobei die erste Umverteilungsleitung und die zweite Umverteilungsleitung aus Kupfer gebildet sind.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Umverteilungsstruktur ferner Folgendes umfasst: eine erste dielektrische Schicht, wobei die erste Umverteilungsleitung und die zweite Umverteilungsleitung auf der ersten dielektrischen Schicht angeordnet sind; und eine zweite dielektrische Schicht auf der ersten dielektrischen Schicht.
  6. Vorrichtung nach Anspruch 5, wobei die zweite Durchkontaktierung länger als die erste Durchkontaktierung ist.
  7. Verfahren, das Folgendes aufweist: Bilden einer ersten Umverteilungsstruktur, die Folgendes umfasst: Abscheiden einer ersten dielektrischen Schicht über einem Trägersubstrat; Bilden eines ersten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Bilden eines zweiten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Bilden eines dritten leitfähigen Merkmals auf der ersten dielektrischen Schicht; und Abscheiden einer zweiten dielektrischen Schicht auf dem ersten leitfähigen Merkmal, dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal; Bilden einer ersten Durchkontaktierung auf dem ersten leitfähigen Merkmal; Bilden einer zweiten Durchkontaktierung auf dem zweiten leitfähigen Merkmal, auf dem dritten leitfähigen Merkmal und zwischen dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal; Anbringen eines Dies an der ersten Umverteilungsstruktur, die der ersten Durchkontaktierung und der zweiten Durchkontaktierung benachbart ist; Einkapseln des Dies, der ersten Durchkontaktierung und der zweiten Durchkontaktierung mit einer Einkapselung; Planarisieren der Einkapselung, der ersten Durchkontaktierung und der zweiten Durchkontaktierung; und Bilden einer zweiten Umverteilungsstruktur über der Einkapselung, der ersten Durchkontaktierung, der zweiten Durchkontaktierung und dem Die.
  8. Verfahren nach Anspruch 7, das ferner Folgendes umfasst: Ablösen des Trägersubstrats von der ersten Umverteilungsstruktur; und Anbringen eines Vorrichtungspackages an der ersten Umverteilungsstruktur, wobei das Vorrichtungspackage mit einem ersten Verbinder an dem ersten leitfähigen Merkmal angebracht ist, wobei das Vorrichtungspackage mit einem zweiten Verbinder an dem zweiten leitfähigen Merkmal und dem dritten leitfähigen Merkmal angebracht ist.
  9. Verfahren nach Anspruch 8, wobei der erste Verbinder nicht entlang einer Längsachse der ersten Durchkontaktierung angeordnet ist.
  10. Verfahren nach Anspruch 8 oder 9, wobei der zweite Verbinder entlang einer Längsachse der zweiten Durchkontaktierung angeordnet ist.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei die erste Durchkontaktierung nach dem Planarisieren länger als die zweite Durchkontaktierung ist.
  12. Verfahren, das Folgendes aufweist: Abscheiden einer ersten Keimschicht auf einer ersten dielektrischen Schicht; Plattierung eines ersten leitfähigen Merkmals und eines zweiten leitfähigen Merkmals auf der ersten Keimschicht; Abscheiden einer zweiten dielektrischen Schicht auf dem ersten leitfähigen Merkmal und dem zweiten leitfähigen Merkmal; Bilden einer ersten Öffnung in der zweiten dielektrischen Schicht, wobei die erste Öffnung das erste leitfähige Merkmal, das zweite leitfähige Merkmal und die erste dielektrische Schicht freilegt; Abscheiden einer zweiten Keimschicht auf der zweiten dielektrischen Schicht und in der ersten Öffnung; Plattierung einer ersten Durchkontaktierung von Abschnitten der zweiten Keimschicht in der ersten Öffnung; Anbringen eines Dies an der zweiten dielektrischen Schicht; und Einkapseln der ersten Durchkontaktierung und des Dies mit einer Einkapselung.
  13. Verfahren nach Anspruch 12, das ferner Folgendes umfasst: Bilden einer zweiten Öffnung in der ersten dielektrischen Schicht, wobei die zweite Öffnung die erste Keimschicht und die zweite Keimschicht freilegt; Ätzen freiliegender Abschnitte der ersten Keimschicht und der zweiten Keimschicht, um mindestens einen Abschnitt der ersten Keimschicht und der zweiten Keimschicht zu entfernen; Bilden eines reflow-fähigen Materials in der zweiten Öffnung, wobei das reflow-fähige Material entlang einer Längsachse der ersten Durchkontaktierung angeordnet ist; und Reflow des reflow-fähigen Materials zum Bilden einer intermetallischen Verbindung von dem reflow-fähigen Material und leitfähigen Material der ersten Keimschicht, der zweiten Keimschicht und der ersten Durchkontaktierung.
  14. Verfahren nach Anspruch 13, das ferner Folgendes umfasst: Anbringen eines Vorrichtungspackages an dem ersten leitfähigen Merkmal und dem zweiten leitfähigen Merkmal mit dem reflow-fähigen Material.
  15. Verfahren nach Anspruch 13 oder 14, wobei das Reflow des reflow-fähigen Materials das Diffundieren von Abschnitten des leitfähigen Materials der ersten Durchkontaktierung in das reflow-fähige Material umfasst.
  16. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 15, das ferner Folgendes umfasst: Bilden eines dritten leitfähigen Merkmals auf der ersten dielektrischen Schicht; Abscheiden der zweiten dielektrischen Schicht auf dem dritten leitfähigen Merkmal; Bilden einer zweiten Öffnung in der zweiten dielektrischen Schicht, wobei die zweite Öffnung das dritte leitfähige Merkmal freilegt; Abscheiden der zweiten Keimschicht in der zweiten Öffnung; und Plattierung einer zweiten Durchkontaktierung von Abschnitten der zweiten Keimschicht in der zweiten Öffnung;
  17. Verfahren nach Anspruch 16, das ferner Folgendes umfasst: Bilden einer dritten Öffnung in der ersten dielektrischen Schicht, wobei die dritte Öffnung die erste Keimschicht freilegt; Ätzen freiliegender Abschnitte der ersten Keimschicht, um mindestens einen Abschnitt der ersten Keimschicht zu entfernen; Bilden eines reflow-fähigen Materials in der dritten Öffnung, wobei das reflow-fähige Material entlang einer unterschiedlichen Achse als eine Längsachse der zweiten Durchkontaktierung angeordnet ist; und Reflow des reflow-fähigen Materials zum Bilden einer intermetallischen Verbindung von dem reflow-fähigen Material und leitfähigen Material der ersten Keimschicht.
  18. Verfahren nach Anspruch 17, wobei das Reflow des reflow-fähigen Materials das Diffundieren von Abschnitten des leitfähigen Materials des dritten leitfähigen Merkmals in das reflow-fähige Material umfasst.
  19. Verfahren nach Anspruch 17 oder 18, wobei kein Abschnitt der intermetallischen Verbindung zwischen der zweiten Durchkontaktierung und der ersten dielektrischen Schicht gebildet wird.
  20. Verfahren nach einem der vorhergehenden Ansprüche 16 bis 19, das ferner Folgendes umfasst: Planarisieren der ersten Durchkontaktierung, der zweiten Durchkontaktierung und der Einkapselung, wobei die erste Durchkontaktierung nach dem Planarisieren länger als die zweite Durchkontaktierung ist.
DE102017128535.0A 2017-09-29 2017-12-01 Halbleiter-Packages und Verfahren für deren Bildung Pending DE102017128535A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565321P 2017-09-29 2017-09-29
US62/565,321 2017-09-29
US15/782,993 US10269773B1 (en) 2017-09-29 2017-10-13 Semiconductor packages and methods of forming the same
US15/782,993 2017-10-13

Publications (1)

Publication Number Publication Date
DE102017128535A1 true DE102017128535A1 (de) 2019-04-04

Family

ID=64952623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017128535.0A Pending DE102017128535A1 (de) 2017-09-29 2017-12-01 Halbleiter-Packages und Verfahren für deren Bildung

Country Status (3)

Country Link
US (1) US20230335536A1 (de)
KR (1) KR101931450B1 (de)
DE (1) DE102017128535A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262909A1 (en) * 2014-03-12 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US20150325553A1 (en) * 2011-04-30 2015-11-12 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Substrate for Vertical Interconnect in POP
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package
US20160300797A1 (en) * 2015-04-09 2016-10-13 Stats Chippac, Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325553A1 (en) * 2011-04-30 2015-11-12 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Substrate for Vertical Interconnect in POP
US20150262909A1 (en) * 2014-03-12 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package
US20160300797A1 (en) * 2015-04-09 2016-10-13 Stats Chippac, Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same

Also Published As

Publication number Publication date
US20230335536A1 (en) 2023-10-19
KR101931450B1 (ko) 2018-12-20

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102018130035B4 (de) Package und verfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication