JP2018082130A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2018082130A
JP2018082130A JP2016225475A JP2016225475A JP2018082130A JP 2018082130 A JP2018082130 A JP 2018082130A JP 2016225475 A JP2016225475 A JP 2016225475A JP 2016225475 A JP2016225475 A JP 2016225475A JP 2018082130 A JP2018082130 A JP 2018082130A
Authority
JP
Japan
Prior art keywords
layer
metal layer
opening
protruding
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016225475A
Other languages
English (en)
Other versions
JP6775391B2 (ja
Inventor
朋幸 下平
Tomoyuki Shimohira
朋幸 下平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016225475A priority Critical patent/JP6775391B2/ja
Priority to US15/784,296 priority patent/US9918378B1/en
Publication of JP2018082130A publication Critical patent/JP2018082130A/ja
Application granted granted Critical
Publication of JP6775391B2 publication Critical patent/JP6775391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】表面金属層を加熱して溶融させても隣接する突起電極間がブリッジショートし難い構造の配線基板を提供する。【解決手段】本配線基板は、配線層と、前記配線層を被覆する絶縁層と、前記絶縁層の上面から突起する突起電極と、を有し、前記突起電極は、前記絶縁層に形成された開口部内に露出する前記配線層と接続され、前記絶縁層の上面から突起すると共に前記開口部の周囲の前記絶縁層の上面上に延在する突起金属層と、前記突起金属層の表面を被覆する表面金属層と、を備え、前記開口部の周囲の前記絶縁層の上面上に延在する前記突起金属層には、外周面から内方に窪んで前記突起金属層の底面と前記絶縁層の上面との間に空間を形成する切り欠きが設けられ、前記空間は、前記開口部側から前記突起金属層の外周面側に向かうに従って高さが拡大し、前記表面金属層は、前記突起金属層よりも低融点の金属で形成され、前記絶縁層の上面と接しないように形成されている。【選択図】図１

Description

本発明は、配線基板及びその製造方法に関する。
半導体チップ等を搭載可能な配線基板において、半導体チップ等と接続する電極のファインピッチ化が求められており、例えば、錫（Ｓｎ）を主体とする突起電極が検討されている。
例えば、絶縁層の上面から突起する導電柱に電気めっきを行って、はんだ材料からなる表面金属層を形成し、その後リフローにより表面金属層を溶融させ、絶縁層の上面から露出する導電柱の表面を表面金属層で完全に被覆した突起電極が提案されている（例えば、特許文献１参照）。
特開２００５−２１７３８８号公報
しかしながら、上記の構造では、表面金属層が絶縁層と接している。そのため、リフローを行った際に表面金属層が絶縁層の上面に流れ出し、隣接する突起電極間が表面金属層を構成する材料によりブリッジショートする場合があった。特に、突起電極のファインピッチ化を行う場合に問題となる。
本発明は、上記の点に鑑みてなされたものであり、表面金属層を加熱して溶融させても隣接する突起電極間がブリッジショートし難い構造の配線基板を提供することを課題とする。
本配線基板は、配線層と、前記配線層を被覆する絶縁層と、前記絶縁層の上面から突起する突起電極と、を有し、前記突起電極は、前記絶縁層に形成された開口部内に露出する前記配線層と接続され、前記絶縁層の上面から突起すると共に前記開口部の周囲の前記絶縁層の上面上に延在する突起金属層と、前記突起金属層の表面を被覆する表面金属層と、を備え、前記開口部の周囲の前記絶縁層の上面上に延在する前記突起金属層には、外周面から内方に窪んで前記突起金属層の底面と前記絶縁層の上面との間に空間を形成する切り欠きが設けられ、前記空間は、前記開口部側から前記突起金属層の外周面側に向かうに従って高さが拡大し、前記表面金属層は、前記突起金属層よりも低融点の金属で形成され、前記絶縁層の上面と接しないように形成されていることを要件とする。
開示の技術によれば、表面金属層を加熱して溶融させても隣接する突起電極間がブリッジショートし難い構造の配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 表面金属層の被覆位置について説明する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 比較例に係る配線基板を例示する断面図（その１）である。 比較例に係る配線基板を例示する断面図（その２）である。 第１の実施の形態に係る配線基板の奏する効果について説明する断面図（その１）である。 第１の実施の形態に係る配線基板の奏する効果について説明する断面図（その２）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板の製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［配線基板の構造］
図１は、第１の実施の形態に係る配線基板を例示する断面図であり、図１（ａ）は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図１（ｂ）は図１（ａ）のＡ部の部分拡大図である。
図１を参照するに、配線基板１は、絶縁層１０と、配線層２０と、ソルダーレジスト層３０と、バンプ４０とを有している。
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層３０側を上側又は一方の側、絶縁層１０側を下側又は他方の側とする。又、各部位のソルダーレジスト層３０側の面を上面又は一方の面、絶縁層１０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１０の上面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１０の上面の法線方向から視た形状を指すものとする。
絶縁層１０は、例えば、多層配線の層間絶縁層として、ビルドアップ工法を用いて形成することができる絶縁層である。従って、絶縁層１０の下層として他の配線層や他の絶縁層が積層されていてもよい。この場合、絶縁層１０や他の絶縁層に適宜ビアホールを設け、ビアホールを介して配線層同士を接続することができる。
絶縁層１０の材料としては、例えば、非感光性（熱硬化性樹脂）のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。或いは、絶縁層１０の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層１０は、ガラスクロス等の補強材を有していても構わない。又、絶縁層１０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１０の厚さは、例えば１０〜５０μｍ程度とすることができる。
配線層２０は、絶縁層１０上に形成されている。配線層２０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２０の厚さは、例えば、１０〜２０μｍ程度とすることができる。
ソルダーレジスト層３０は、絶縁層１０上に、配線層２０を被覆するように形成されている絶縁層である。ソルダーレジスト層３０は開口部３０ｘを有し、開口部３０ｘの底部には配線層２０の上面の一部が露出している。ソルダーレジスト層３０の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層３０の厚さは、例えば５〜４０μｍ程度とすることができる。
バンプ４０は、ソルダーレジスト層３０の上面から突起する突起電極である。バンプ４０は、半導体チップ等と電気的に接続することができる。バンプ４０は、突起金属層４１と、表面金属層４８とを有している。突起金属層４１は、ソルダーレジスト層３０に形成された開口部３０ｘ内に露出する配線層２０と接続され、ソルダーレジスト層３０の上面から突起すると共に開口部３０ｘの周囲のソルダーレジスト層３０の上面上に延在している。
突起金属層４１は、金属層４４と、金属層４５とを有している。金属層４４は、開口部３０ｘの周囲に位置するソルダーレジスト層３０の上面、開口部３０ｘの内壁面、及び開口部３０ｘ内に露出する配線層２０の上面を連続的に被覆している。金属層４５は、金属層４４上に形成されてソルダーレジスト層３０の上面から突起している。金属層４５の上面は、例えば、凸状に湾曲させた形状とすることができる。
金属層４４は、例えば、銅（Ｃｕ）等により形成することができる。金属層４４の厚さは、例えば、０．５μｍ程度とすることができる。金属層４５は、例えば、銅（Ｃｕ）やニッケル（Ｎｉ）、金（Ａｕ）等の表面金属層４８よりも硬質な金属により形成することができる。ソルダーレジスト層３０の上面から金属層４５の最厚部までの厚さは、例えば、１０〜５０μｍ程度とすることができる。
突起金属層４１のソルダーレジスト層３０の上面側には、外周面から内方に鋭角に窪んだ切り欠き４１ｘが設けられている。より詳しくは、開口部３０ｘの周囲のソルダーレジスト層３０の上面上に延在する突起金属層４１には、外周面から内方に窪んで突起金属層４１の底面とソルダーレジスト層３０の上面との間に空間を形成する切り欠き４１ｘが設けられている。切り欠き４１ｘにより形成される空間は、開口部３０ｘ側から突起金属層４１の外周面側に向かうに従って高さが拡大している。
ソルダーレジスト層３０の上面から切り欠き４１ｘの最高部までの高さＨ１は、金属層４４の厚さの５〜１０倍程度であり、例えば、３〜５μｍ程度とすることができる。又、切り欠き４１ｘのソルダーレジスト層３０の上面に平行な方向の幅Ｗ１は、例えば、４〜６μｍ程度とすることができる。
表面金属層４８は、突起金属層４１の表面を被覆している。但し、表面金属層４８は、ソルダーレジスト層３０の上面とは接しないように形成されている。表面金属層４８は、例えば、図１（ｂ）に示すように、突起金属層４１の上面及び外周面を全て被覆し、切り欠き４１ｘ内には延在しないように形成することができる。
又、表面金属層４８は、例えば、図２（ａ）に示すように、突起金属層４１の上面の全て及び外周面の一部を被覆し、切り欠き４１ｘ内には延在しないように形成することができる。或いは、表面金属層４８は、例えば、図２（ｂ）に示すように、突起金属層４１の上面及び外周面を全て被覆し、切り欠き４１ｘ内の一部に延在するように形成してもよい。但し、図２（ｂ）の場合、表面金属層４８がソルダーレジスト層３０の上面とは接しないように形成する必要がある。図２（ｂ）の場合、ソルダーレジスト層３０の上面から表面金属層４８の最低部（端部）までの高さＨ２は、２μｍ以上とすることが好ましい。
表面金属層４８の上面は、例えば、凸状に湾曲させた形状とすることができる。この際、表面金属層４８の上面の曲率は、金属層４５の上面の曲率よりも大きくすることができる。表面金属層４８は、中央部から周辺部に行くに従って厚さが薄くなるように形成することができる。表面金属層４８の最厚部の厚さは、例えば、１５〜２０μｍ程度とすることができる。
表面金属層４８は、突起金属層４１よりも低融点の金属で形成されている。突起金属層４１が銅（Ｃｕ）、ニッケル（Ｎｉ）、又は金（Ａｕ）により形成されている場合、表面金属層４８は、例えば、Ｓｎ（錫）、ＳｎＺｎ系の金属、ＳｎＡｇＣｕ系の金属、ＳｎＣｕ系の金属等により形成することができる。
［配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図５は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図３（ａ）に示す工程では、絶縁層１０を準備し、絶縁層１０の上面に周知のスパッタ法やめっき法等により配線層２０を形成する。そして、絶縁層１０上に配線層２０を被覆するソルダーレジスト層３０を形成し、更にソルダーレジスト層３０に配線層２０の上面を選択的に露出する開口部３０ｘを形成する。例えば、ソルダーレジスト層３０の材料として、液状又はペースト状の樹脂を用い、配線層２０を被覆するように、絶縁層１０上に液状又はペースト状の樹脂をスピンコート法等により塗布し、硬化させる。そして、ソルダーレジスト層３０を露光及び現像し、所定位置に開口部３０ｘを形成する。
次に、図３（ｂ）〜図５（ｂ）に示す工程では、例えば、セミアディティブ法により、バンプ４０を形成する。まず、図３（ｂ）に示す工程では、ソルダーレジスト層３０の上面、開口部３０ｘの内壁面、及び開口部３０ｘ内に露出する配線層２０の上面を連続的に被覆する金属層４４を形成する。シード層となる金属層４４は、例えば、無電解めっき法により形成することができる。金属層４４の材料や厚さは、前述の通りである。
次に、図３（ｃ）に示す工程では、金属層４４上にネガ型の感光性レジスト（ドライフィルムレジスト等）を形成する。そして、感光性レジストを露光及び現像し、開口部３０ｘ及び開口部３０ｘの周囲を露出する開口部３００ｘを備えたレジスト層３００を形成する。本実施の形態では、開口部３００ｘの内壁面の下方を裾引き形状とする（Ｂ部）。ここで、裾引き形状とは、開口部３００ｘの内壁面側から開口部３００ｘの内方に行くに従って薄厚となる断面視略三角状の形状を指す。但し、裾引き形状の傾斜面は平面である必要はなく、裾引き形状の傾斜面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
裾引き形状は、感光性レジストを紫外光等で露光する際の露光量を通常よりも減らすことにより形成できる。例えば、金属層４４上に形成した感光性レジストの厚さが２５μｍ、形成予定の開口部３００ｘの間隔が９０μｍである場合、１２０ｍＪ程度の出力で露光することにより、感光性レジストの現像時に裾引き形状を作製することができる。
なお、金属層４４上に形成した感光性レジストの厚さが２５μｍ、形成予定の開口部３００ｘの間隔が９０μｍである場合、通常は１５０ｍＪ程度の出力で露光する。この場合には裾引き形状は形成されず、略垂直な内壁面を備えた開口部３００ｘが形成される。
次に、図４（ａ）に示す工程では、金属層４４を給電層に利用した電解めっき法により、レジスト層３００の開口部３００ｘ内に金属層４５を形成する。金属層４５の材料や厚さは、前述の通りである。このとき、電解めっきの条件を調整することで、金属層４５の上面を凸状に湾曲させることが好ましい。後の工程で、金属層４５の上面に形成された表面金属層４８を溶融する際に、表面金属層４８が金属層４５の上面から外周面に濡れ広がりやすくなるからである。
次に、図４（ｂ）に示す工程では、金属層４４を給電層に利用した電解めっき法により、レジスト層３００の開口部３００ｘ内に露出する金属層４５の上面に表面金属層４８を形成する。表面金属層４８の材料は、前述の通りである。表面金属層４８は、この時点では金属層４５上に略一定の厚さで形成される。
次に、図４（ｃ）に示す工程では、レジスト層３００を剥離液により除去する。そして、図５（ａ）に示す工程では、金属層４５及び表面金属層４８をマスクにして、金属層４５に覆われていない部分の金属層４４をエッチングにより除去する。これにより、金属層４４上に金属層４５が積層された突起金属層４１が形成される。
突起金属層４１のソルダーレジスト層３０の上面側には、外周面から内方に鋭角に窪んだ切り欠き４１ｘが設けられている。より詳しくは、開口部３０ｘの周囲のソルダーレジスト層３０の上面上に延在する突起金属層４１には、外周面から内方に窪んで突起金属層４１の底面とソルダーレジスト層３０の上面との間に空間を形成する切り欠き４１ｘが設けられている。切り欠き４１ｘにより形成される空間は、開口部３０ｘ側から突起金属層４１の外周面側に向かうに従って高さが拡大している。
次に、図５（ｂ）に示す工程では、表面金属層４８をリフロー等により加熱して溶融後凝固させ、表面金属層４８を金属層４５の上面から外周面に濡れ広がらせる。このとき、突起金属層４１に切り欠き４１ｘが形成されているため、表面金属層４８の濡れ広がりは金属層４５の外周面の下方で止まる。そのため、表面金属層４８がソルダーレジスト層３０の上面に接することはない。但し、前述の図１（ｂ）の形状には限定されず、図２（ａ）又は図２（ｂ）の形状となってもよい。要は、表面金属層４８がソルダーレジスト層３０の上面に接しないことが重要である。
なお、加熱後に冷却する際の表面張力により、表面金属層４８の金属層４５の上面に形成された部分は、中央部から周辺部に行くに従って厚さが薄くなる。表面金属層４８の上面は、例えば、凸状に湾曲させた形状とすることができる。この際、表面金属層４８の上面の曲率は、金属層４５の上面の曲率よりも大きくすることができる。以上の工程により、図１等に示す配線基板１が完成する。
ここで、比較例を示しながら、配線基板１の奏する効果について説明する。図６は、比較例に係る配線基板を例示する断面図である。
図６（ａ）に示す比較例に係る配線基板では、配線層２０上にＳｎからなるバンプ５０が形成されている。なお、図６（ａ）はリフロー前の状態である。Ｓｎからなるバンプは、接触により容易に形状が変化し、例えば図６（ｂ）に示すように押しつぶされた場合、隣接するバンプ５０間が接続する。図６（ｂ）の状態でリフローを行うと、図６（ｃ）に示すように、表面張力でバンプ５０間がブリッジした状態となる。
又、比較例に係る配線基板において、図７（ａ）に示すようにリフロー前にバンプ５０が削り取られて体積が小さくなると（Ｃ部）、図７（ｂ）に示すようにリフロー後のバンプ５０に高さの差が生じて、部品搭載の際に未接続の不具合が発生するおそれがある。
これに対して、配線基板１では、図８（ａ）に示すように、図６（ｂ）と同様にリフロー前に押しつぶされて打痕Ｄが生じた場合でも、変形するのは表面金属層４８のみであり、銅等からなる比較的硬質の突起金属層４１は変形しない。そのため、隣接するバンプ４０間が接続することはない。又、図８（ａ）の状態でリフローを行うと、図８（ｂ）に示すように、表面金属層４８が金属層４５の上面及び外周面に濡れ広がるため、打痕Ｄはなくなる。
又、配線基板１では、図９（ａ）に示すように、図７（ａ）と同様にリフロー前に表面金属層４８が削り取られても（Ｅ部）、銅等からなる比較的硬質の突起金属層４１は削る取られることがない。そのため、バンプ４０の体積は大きく変化しない。その結果、図９（ｂ）に示すように、リフロー後のバンプ４０に高さの差が生じ難い。
又、ソルダーレジスト層３０の上面に、シード層となる金属層４４の形成に用いる触媒（パラジウム等）の残渣が存在する場合がある。この場合、配線基板１に切り欠き４１ｘを設けないと、表面金属層４８がソルダーレジスト層３０と接するため、表面金属層４８を溶融させた際に、ソルダーレジスト層３０の上面に表面金属層４８を構成する錫等が濡れ広がってブリッジショートが生じるおそれがある。配線基板１に切り欠き４１ｘを設けることで、表面金属層４８がソルダーレジスト層３０と接しないため、表面金属層４８を溶融させた際にソルダーレジスト層３０の上面に表面金属層４８を構成する錫等が濡れ広がってブリッジショートが生じることを防止できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、配線基板１の製造方法の他の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０及び図１１は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。まず、図１０（ａ）に示す工程では、金属層４４上に感光性レジストを形成後、露光及び現像し、バンプ４０に対応する開口部３００ｘを備えたレジスト層３００を形成する。但し、図３（ｃ）とは異なり、本実施の形態では、開口部３００ｘの内壁面の下方に裾引き形状を形成しない。感光性レジストを紫外光等で露光する際の露光量を通常通りとする。例えば、金属層４４上に形成した感光性レジストの厚さが２５μｍ、形成予定の開口部３００ｘの間隔が９０μｍである場合、通常通り１５０ｍＪ程度の出力で露光する。これにより、裾引き形状は形成されず、略垂直な内壁面を備えた開口部３００ｘが形成される。
次に、図１０（ｂ）に示す工程では、図４（ａ）に示す工程と同様にして、金属層４４を給電層に利用した電解めっき法により、レジスト層３００の開口部３００ｘ内に金属層４５を形成する。そして、図１０（ｃ）に示す工程では、図４（ｂ）に示す工程と同様にして、金属層４４を給電層に利用した電解めっき法により、レジスト層３００の開口部３００ｘ内に露出する金属層４５の上面に表面金属層４８を形成する。
次に、図１１（ａ）に示す工程では、図４（ｃ）に示す工程と同様にして、レジスト層３００を剥離液により除去する。本実施の形態では、図１０（ａ）に示す工程で開口部３００ｘの内壁面の下方に裾引き形状を形成していないため、この時点では突起金属層４１に切り欠き４１ｘは形成されず、突起金属層４１の外周面は略垂直となる。
次に、図１１（ｂ）に示す工程では、図５（ａ）に示す工程と同様にして、金属層４５及び表面金属層４８をマスクにして、金属層４５に覆われていない部分の金属層４４をエッチングにより除去する。このとき、金属層４４及び金属層４５のソルダーレジスト層３０の上面側を選択的にエッチングする。例えば、液まわりが良い場所に吸着する抑制剤入りのエッチング液を用いることで、液まわりが悪い場所を選択的にエッチングすることができる。すなわち、液回りの悪い金属層４４及び金属層４５のソルダーレジスト層３０の上面側を選択的にエッチングすることができる。これにより、突起金属層４１のソルダーレジスト層３０の上面側に切り欠き４１ｘが形成される。なお、抑制剤入りのエッチング液としては、例えば、有機系添加物入りの過水硫酸系エッチング液を用いることができる。
次に、図１１（ｃ）に示す工程では、図５（ｂ）に示す工程と同様にして、表面金属層４８をリフロー等により加熱して溶融後凝固させ、表面金属層４８を金属層４５の上面から外周面に濡れ広がらせる。以上の工程により、図１等に示す配線基板１が完成する。
このように、エッチングにより突起金属層４１に切り欠き４１ｘを形成してもよい。
なお、第１の実施の形態の変形例１において、更に図３（ｃ）の工程を採用してもよい。この場合、開口部３００ｘの裾引き形状に対応して形成された切り欠き４１ｘを、図１１（ｂ）に示す工程で更にエッチングして拡大することができる。より大きな切り欠き４１ｘを形成したい場合に有効である。
〈第２の実施の形態〉
第２の実施の形態では、配線層２０上に他の金属層を設ける例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２は、第２の実施の形態に係る配線基板を例示する断面図であり、図１２は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図である。
図１２を参照するに、配線基板１Ａは、突起金属層４１Ａ及び表面金属層４８を有するバンプ４０Ａが設けられた点が、配線基板１（図１等参照）と相違する。突起金属層４１Ａは、金属層４２、４３、４４、及び４５が順次積層された構造を有している。金属層４２は例えばニッケルから形成することができ、金属層４３は例えば金から形成することができる。金属層４２と金属層４３との間に、パラジウムからなる金属層を設けても構わない。
図１３は、第２の実施の形態に係る配線基板の製造工程を例示する図である。まず、図３（ａ）に示す工程を実行後、図１３（ａ）に示す工程では、配線層２０上に金属層４２及び金属層４３を順次形成する。金属層４２及び金属層４３は、例えば、無電解めっき法等により形成することができる。
次に、図１３（ｂ）に示す工程では、図３（ｂ）に示す工程と同様にして、ソルダーレジスト層３０の上面、開口部３０ｘの内壁面、及び開口部３０ｘ内に露出する金属層４３の上面を連続的に被覆する金属層４４を形成する。
次に、図１３（ｃ）に示す工程では、図３（ｃ）に示す工程と同様にして、金属層４４上にネガ型の感光性レジスト（ドライフィルムレジスト等）を形成後、露光及び現像し、バンプ４０に対応する開口部３００ｘを備えたレジスト層３００を形成する。本実施の形態では、開口部３００ｘの内壁面の下方を裾引き形状とする。
以降、図４（ａ）〜図５（ｂ）と同様の工程を実行することにより、図１２等に示す配線基板１Ａが完成する。
なお、突起金属層４１に切り欠き４１ｘを形成する工程は、上記に代えて、第１の実施の形態の変形例１のようにしてもよい。
配線基板１Ａにおいて、金属層４２がニッケルである場合、金属層４２の外周面と開口部３０ｘの内壁面とは密着しない。これは、ニッケルは金属上にＰｄを付与させて形成するので、樹脂であるソルダーレジスト層３０の開口部３０ｘの内壁面にはニッケルが析出しないためである。つまり、ニッケルからなる金属層４２の外周面と開口部３０ｘの内壁面とは接しているだけであって、密着はしていない。
このように、配線層２０上にニッケルからなる金属層４２を設けることにより、ソルダーレジスト層３０の開口部３０ｘの内壁面と密着しない層が形成できる。そのため、バンプ４０と配線層２０との間に生じる応力（配線基板１の厚さ方向の応力）を緩和することができる。
又、金属層４３として金層等を形成することにより、金属層４３がバリア層として機能し、ニッケル層等である金属層４２が金属層４４及び４５を形成する工程で腐食されることを防止できる。すなわち、金属層４５を形成するためには、無電解めっき法により銅等からなる金属層４４をシード層として形成する必要があるが、無電解めっき工程で下地のニッケル層等がむき出しのままだとニッケル等が腐食して界面強度が低下する。具体的には、金属層４４の不要部をエッチングで除去する工程等で、ニッケル等が溶解する。金層は、金属層４４の不要部をエッチングで除去する工程等において不活性であるため、ニッケル層等の腐食を抑制するバリア層となる。
なお、無電解金めっきは膜質が悪いため、薄いと金層がバリア層として機能せず厚く形成する必要があるが、金は非常にコストが高い。そこで、金属層４２と金属層４３との間にパラジウムからなる金属層を設け、パラジウム層と金層との２層構造のバリア層を形成し、コストを抑えることが好ましい。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１、１Ａ 配線基板
１０ 絶縁層
２０ 配線層
３０ ソルダーレジスト層
３０ｘ 開口部
４０、４０Ａ バンプ
４１、４１Ａ 突起金属層
４１ｘ 切り欠き
４２、４３、４４、４５ 金属層
４８ 表面金属層

Claims (9)

  1. 配線層と、
    前記配線層を被覆する絶縁層と、
    前記絶縁層の上面から突起する突起電極と、を有し、
    前記突起電極は、前記絶縁層に形成された開口部内に露出する前記配線層と接続され、前記絶縁層の上面から突起すると共に前記開口部の周囲の前記絶縁層の上面上に延在する突起金属層と、
    前記突起金属層の表面を被覆する表面金属層と、を備え、
    前記開口部の周囲の前記絶縁層の上面上に延在する前記突起金属層には、外周面から内方に窪んで前記突起金属層の底面と前記絶縁層の上面との間に空間を形成する切り欠きが設けられ、
    前記空間は、前記開口部側から前記突起金属層の外周面側に向かうに従って高さが拡大し、
    前記表面金属層は、前記突起金属層よりも低融点の金属で形成され、前記絶縁層の上面と接しないように形成されている配線基板。
  2. 前記表面金属層は、前記突起金属層の上面及び外周面を被覆し、前記切り欠き内には延在しないように形成されている請求項１に記載の配線基板。
  3. 前記突起金属層の上面は、凸状に湾曲している請求項１又は２に記載の配線基板。
  4. 前記突起金属層は、前記開口部の周囲に位置する前記絶縁層の上面、前記開口部の内壁面、及び前記開口部内に露出する前記配線層の上面を被覆する第１金属層と、
    前記第１金属層上に形成されて前記絶縁層の上面から突起する第２金属層と、を有し、
    前記絶縁層の上面から前記切り欠きの最高部までの高さは、前記第１金属層の厚さよりも高い請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記配線層と前記第１金属層との間にニッケル層を設けた請求項４に記載の配線基板。
  6. 前記ニッケル層上に、前記ニッケル層の腐食を防止するバリア層を設けた請求項５に記載の配線基板。
  7. 配線層を被覆する絶縁層を形成し、前記絶縁層に前記配線層の上面を露出する第１開口部を形成する工程と、
    前記絶縁層上に、前記第１開口部及び前記第１開口部の周囲を露出する第２開口部を備えたレジスト層を形成する工程と、
    前記第２開口部内に露出する前記配線層上に、前記配線層と接続され前記絶縁層の上面から突起すると共に前記第１開口部の周囲の前記絶縁層の上面上に延在する突起金属層を形成する工程と、
    前記第２開口部内に露出する前記突起金属層の上面を被覆する表面金属層を形成する工程と、
    前記レジスト層を除去する工程と、
    前記表面金属層を溶融後凝固させ、前記表面金属層を前記突起金属層の上面から外周面に濡れ広がらせる工程と、を有し、
    前記第１開口部の周囲の前記絶縁層の上面上に延在する前記突起金属層には、外周面から内方に窪んで前記突起金属層の底面と前記絶縁層の上面との間に空間を形成する切り欠きが設けられ、
    前記空間は、前記第１開口部側から前記突起金属層の外周面側に向かうに従って高さが拡大し、
    前記表面金属層は、前記突起金属層よりも低融点の金属で形成され、前記絶縁層の上面と接しないように形成される配線基板の製造方法。
  8. 前記レジスト層を形成する工程では、前記第２開口部の内壁面の下方に、前記切り欠きに対応する裾引き形状を形成する請求項７に記載の配線基板の製造方法。
  9. 前記レジスト層を除去する工程の後に、前記突起金属層の前記絶縁層の上面側を選択的にエッチングして前記切り欠きを形成する請求項７に記載の配線基板の製造方法。
JP2016225475A 2016-11-18 2016-11-18 配線基板及びその製造方法 Active JP6775391B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016225475A JP6775391B2 (ja) 2016-11-18 2016-11-18 配線基板及びその製造方法
US15/784,296 US9918378B1 (en) 2016-11-18 2017-10-16 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225475A JP6775391B2 (ja) 2016-11-18 2016-11-18 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018082130A true JP2018082130A (ja) 2018-05-24
JP6775391B2 JP6775391B2 (ja) 2020-10-28

Family

ID=61525698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225475A Active JP6775391B2 (ja) 2016-11-18 2016-11-18 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9918378B1 (ja)
JP (1) JP6775391B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660896A (zh) * 2019-10-24 2020-01-07 侯立东 一种led封装结构及其封装方法
CN112242222A (zh) * 2019-07-18 2021-01-19 株式会社村田制作所 基体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015966A1 (ja) * 2003-08-12 2005-02-17 Fujikura Ltd. プリント配線板およびその製造方法
JP2005327816A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2006269712A (ja) * 2005-03-24 2006-10-05 Citizen Watch Co Ltd 半導体装置の製造方法
US20070063302A1 (en) * 2005-09-20 2007-03-22 Intel Corporation Electronic assembly that includes pads having a bowl shaped upper section
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2013093404A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013115244A (ja) * 2011-11-29 2013-06-10 Kyocera Corp 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2014103295A (ja) * 2012-11-21 2014-06-05 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254995B (en) 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015966A1 (ja) * 2003-08-12 2005-02-17 Fujikura Ltd. プリント配線板およびその製造方法
JP2005327816A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2006269712A (ja) * 2005-03-24 2006-10-05 Citizen Watch Co Ltd 半導体装置の製造方法
US20070063302A1 (en) * 2005-09-20 2007-03-22 Intel Corporation Electronic assembly that includes pads having a bowl shaped upper section
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2013093404A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013115244A (ja) * 2011-11-29 2013-06-10 Kyocera Corp 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2014103295A (ja) * 2012-11-21 2014-06-05 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242222A (zh) * 2019-07-18 2021-01-19 株式会社村田制作所 基体
JP2021019043A (ja) * 2019-07-18 2021-02-15 株式会社村田製作所 基体
CN112242222B (zh) * 2019-07-18 2022-11-29 株式会社村田制作所 基体
US11694839B2 (en) 2019-07-18 2023-07-04 Murata Manufacturing Co., Ltd. Base configured as an electronic component or a circuit board
CN110660896A (zh) * 2019-10-24 2020-01-07 侯立东 一种led封装结构及其封装方法
CN110660896B (zh) * 2019-10-24 2020-11-24 福建龙业光电科技有限公司 一种led封装结构及其封装方法

Also Published As

Publication number Publication date
JP6775391B2 (ja) 2020-10-28
US9918378B1 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
US9520352B2 (en) Wiring board and semiconductor device
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US7294929B2 (en) Solder ball pad structure
US8835773B2 (en) Wiring board and method of manufacturing the same
US8951848B2 (en) Circuit substrate for mounting chip, method for manufacturing same and chip package having same
US9485853B2 (en) Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
US20100139962A1 (en) Wiring board and method of manufacturing the same
US20080185711A1 (en) Semiconductor package substrate
US9179552B2 (en) Wiring board
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012009586A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5410580B1 (ja) 配線基板
JP6775391B2 (ja) 配線基板及びその製造方法
TWI449485B (zh) 印刷電路板及其製造方法
JP6949091B2 (ja) 回路基板構造およびその製造方法
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US8274150B2 (en) Chip bump structure and method for forming the same
JP6434328B2 (ja) 配線基板及び電子部品装置とそれらの製造方法
JP3860028B2 (ja) 半導体装置
JP2017152477A (ja) プリント配線板
JP2011040720A (ja) プリント回路基板及びその製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2007109884A (ja) 実装基板および半導体装置
JP2019080042A (ja) プリント回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6775391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150