KR20050108308A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050108308A
KR20050108308A KR1020040077960A KR20040077960A KR20050108308A KR 20050108308 A KR20050108308 A KR 20050108308A KR 1020040077960 A KR1020040077960 A KR 1020040077960A KR 20040077960 A KR20040077960 A KR 20040077960A KR 20050108308 A KR20050108308 A KR 20050108308A
Authority
KR
South Korea
Prior art keywords
columnar electrode
sealing resin
semiconductor device
electrode
wiring layer
Prior art date
Application number
KR1020040077960A
Other languages
English (en)
Other versions
KR100625632B1 (ko
Inventor
아이바요시타카
노모토류지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050108308A publication Critical patent/KR20050108308A/ko
Application granted granted Critical
Publication of KR100625632B1 publication Critical patent/KR100625632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 일단부가 반도체 소자 상에 배열 설치된 배선층에 접속되는 동시에, 다른 단부에 외부 접속 부재가 배열 설치되는 기둥형 전극을 갖는 반도체 장치 및 그 제조방법에 관한 것이며, 인접하는 외부 접속 부재 사이에서 단락의 발생을 억제하는 것을 과제로 한다.
반도체 소자(22)와, 이 반도체 소자(22) 상에 배열 설치된 배선층(21)과, 이 배선층(21)(전극 패드(38))에 일단부가 접속된 기둥형 전극(25A)과, 반도체 소자(22) 상에 형성된 밀봉 수지(28)를 갖는 반도체 장치로서, 상기 기둥형 전극(25A)을 밀봉 수지(28)로부터 돌출하도록 형성되고, 이 기둥형 전극(25A)의 밀봉 수지(28)로부터 돌출한 다른 단부(선단부(36A))에 밀봉 수지(28)의 표면으로부터 이간하도록 땜납 볼(27)을 배열 설치한 구성으로 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 일단부가 반도체 소자 상에 배열 설치된 배선층에 접속되는 동시에, 다른 단부에 외부 접속 부재가 배열 설치되는 기둥형 전극을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로 휴대전화 등의 휴대 단말 장치로 대표되는 소형화 전자 기기에 탑재되는 반도체 장치로서, CSP(Chip Size Package)가 널리 사용되고 있다. 이 CSP 타입의 반도체 장치에서는, 소형화 및 고밀도화를 도모할 수 있다. 그러나 근년의 반도체 장치에 대한 한층 더한 소형화에의 요구에 따라, 외부 접속 단자의 단자 피치는 더욱 더 좁아지는 경향에 있다.
이와 같이 외부 접속 단자 피치가 좁아진 경우, 실장 기판에 형성되어 있는 전극과 반도체 장치의 외부 접속 단자와의 접합 면적이 작아지기 때문에, 반도체 장치의 실장 기판에 대한 실장 신뢰성은 저하되고 만다. 이것을 회피하기 위해, 반도체 칩과 외부 접속 단자 사이에 기둥형 전극을 형성한 반도체 장치가 고안되어 있다(예를 들면 특허문헌 1, 2 참조). 이 기둥형 전극을 갖는 반도체 장치는 기둥형 전극 및 그 주위의 수지층에서 실장 시에 발생하는 응력을 완화 또는 흡수할 수 있기 때문에, 기둥형 전극이 없는 반도체 장치에 비해서 실장 신뢰성이 우수하다는 것이 알려져 있다.
도 1 및 도 2는 기둥형 전극을 갖는 종래의 반도체 장치의 일례를 나타내고 있다. 도 1에 나타낸 반도체 장치(1A)는 반도체 소자(2A)의 회로 형성면 측에 폴리이미드 등의 절연막(3)이 형성되어 있고, 이 절연막(3)의 상부에는 배선층(4)(재배선층)이 형성되어 있다. 이 배선층(4)은 절연막(3)에 형성된 구멍을 통해서 반도체 소자(2A)와 전기적으로 접속되어 있다.
기둥형 전극(5)은 이 배선층(4) 상에 세워 설치한 상태로 형성되어 있다. 이 기둥형 전극(5)은 원주 형상을 갖고 있고, 그 도면 중 상단은 배선층(4)에 접합되는 동시에, 하단부에는 배리어 메탈(6)(예를 들면 NiAu 도금)을 통해서 외부 접속 단자로 되는 땜납 볼(7)이 배열 설치되어 있다.
또한, 반도체 소자(2A)의 저면에는, 밀봉 수지(8)가 형성되어 있다. 이 밀봉 수지(8)는 배선층(4) 및 기둥형 전극(5)을 보호하는 기능을 수행하는 것으로서, 종래에는 배리어 메탈(6)이 형성되는 선단부를 제외하고, 기둥형 전극(5)의 거의 전체를 메울 수 있는 두께로 형성되어 있었다. 이 때문에 종래의 반도체 장치(1A)의 구조에서는, 기둥형 전극(5)의 배리어 메탈(6)이 형성되는 측의 단부는 밀봉 수지(8)의 표면과 동일 평면상에 있고, 따라서 땜납 볼(7)과 밀봉 수지(8)도 이간되어 있지 않은 구조로 되어 있었다.
이에 대하여 도 2에 나타낸 반도체 장치(1B)는 고주파 대응의 반도체 장치이다. 도 2에서, 도 1에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 있다. 또한, 동 도면은 반도체 장치(1B)가 실장 기판(10)에 실장된 상태를 나타내고 있고, 따라서 각 기둥형 전극(5, 5A)은 실장 기판(10)의 접속 전극(11, 11A)에 땜납 볼(7)을 통해서 접합되어 있다.
상기와 같이, 반도체 장치(1B)는 고주파 대응이기 때문에, 고주파로 신호를 주고받게 되는 기둥형 전극(5A) 및 접속 전극(11A)은 반도체 소자(2B)와 배선층(4)(재배선)간의 기생 용량 저감 때문에, 다른 기둥형 전극(5) 및 접속 전극(11)보다 작아져 있다. 또한, 도면 중 부호(9)로 나타낸 것은 패시베이션 막이다.
특허문헌 1: 특개2002-270721호 공보
특허문헌 2: 특개2001-291733호 공보
도 1 및 도 2에 나타낸 반도체 장치(1A, 1B)는 기둥형 전극(5, 5A) 및 그 주위의 밀봉 수지(8)로 실장 시에 발생하는 응력을 완화 또는 흡수할 수 있기 때문에, 실장 신뢰성의 향상을 도모할 수 있다. 그러나, 반도체 장치(1A, 1B)의 소형화 및 고밀도화가 더욱 진행되고, 이에 수반되어 볼(7)(외부 접속 단자)의 협(狹) 피치화가 더욱 진행되면, 기둥형 전극(5, 5A)을 사용한 반도체 장치(1A, 1B)라도, 실장 신뢰성의 저하는 똑 같이 생긴다.
또한, 협 피치화에 의해 인접하는 기둥형 전극(5, 5A)의 거리가 근접해지면, 땜납 볼(7)을 기둥형 전극(5, 5A)에 배열 설치할 때, 또한 기둥형 전극(5, 5A)을 실장 기판(10)의 접속 전극(11, 11A)에 접합할 때, 인접하는 땜납 볼(7) 사이에서 단락(브리지)이 발생하기 쉬워지는 등의 문제점이 생긴다.
특히, 도 1 및 도 2에 나타낸 것과 같은 외부 접속 단자의 재료로서 땜납을 사용한 경우에는, 종래와 같이 기둥형 전극(5, 5A)의 선단부와 밀봉 수지(8)의 표면이 거의 동일면인 구성에서는, 땜납 중의 용제 성분이 열 인가 시에 밀봉 수지(8)의 표면을 흘러, 이웃의 기둥형 전극(5, 5A)에 접촉되기 쉬워진다. 이 용제 성분은 땜납에 대한 습윤성이 양호하기 때문에, 결과적으로 용제 성분의 접촉에 의해 인접하는 기둥형 전극(5, 5A)은 땜납 볼(7)에 의해 단락되고 만다.
또한, 도 1 및 도 2에 나타낸 반도체 장치(1A, 1B)는 밀봉 수지(8)가 기둥형 전극(5, 5A)의 거의 전부(선단부를 남김)를 매설하는 구성으로 되어 있었기 때문에, 그 두께는 비교적 두꺼운 것이었다. 이 때문에, 실리콘 등으로 이루어지는 반도체 소자(2A, 2B)와, 열팽창률이 실리콘과 다른 밀봉 수지(8) 사이에서 열팽창 차가 발생하고, 이에 기인하여 반도체 장치(1A, 1B)에 휨이 발생된다는 등의 문제점이 있었다.
본 발명은 상기의 점에 비추어서 이루어진 것으로, 인접하는 외부 접속 부재 사이에서 단락의 발생을 억제할 수 있는 동시에 휨의 발생을 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서 본 발명에서는, 다음에 언급하는 각 수단을 강구한 것을 특징으로 한다.
청구항 1 기재의 발명은,
반도체 소자와,
상기 반도체 소자 상에 배열 설치된 배선층과,
그 배선층에 일단부가 접속된 기둥형 전극과,
상기 반도체 소자 상에 형성된 밀봉 수지
를 갖는 반도체 장치로서,
상기 기둥형 전극을 상기 밀봉 수지로부터 돌출하도록 형성하고,
그 기둥형 전극의 상기 밀봉 수지로부터 돌출한 다른 단부에, 상기 밀봉 수지의 표면으로부터 이간되도록 외부 접속 부재를 배열 설치한 것을 특징으로 하는 것이다.
상기 발명에 의하면, 외부 접속 단자와 밀봉 수지를 이간시킴으로써, 외부 접속 부재의 형성 시나 반도체 장치의 실장 시에 있어서, 인접하는 외부 접속 부재끼리 브리지(단락)되는 것을 방지할 수 있다. 또한, 외부 접속 단자와 밀봉 수지를 이간시킴으로써, 밀봉 수지를 얇게 할 수 있어, 반도체 장치에 발생하는 휨의 양을 저감할 수 있다.
또한, 청구항 2 기재의 발명은,
청구항 1 기재의 반도체 장치에 있어서,
상기 밀봉 수지와 상기 외부 접속 부재와의 이간 거리는 10㎛이상 80㎛이하인 것을 특징으로 하는 것이다.
본 발명과 같이, 밀봉 수지와 외부 접속 부재와의 이간 거리를 10㎛이상 80㎛이하로 설정함으로써, 인접하는 외부 접속 부재간의 단락 방지, 및 반도체 장치에 발생하는 휨의 방지를 유효하게 실현할 수 있다.
또한, 청구항 3 기재의 발명은,
청구항 1 또는 2 기재의 반도체 장치에 있어서,
상기 기둥형 전극과, 상기 외부 접속 부재 사이에 배리어 메탈이 설치되어 있는 것을 특징으로 하는 것이다.
상기 발명에 의하면, 배리어 메탈을 설치함으로써 기둥형 전극과 외부 접속 부재와의 접합 신뢰성을 높일 수 있다.
또한, 청구항 4 기재의 발명은,
청구항 1 내지 3 중 어느 한 항에 기재된 반도체 장치에 있어서,
상기 기둥형 전극과 상기 외부 접속 부재가 접하는 면적이 상기 기둥형 전극과 상기 배선층이 접하는 면적에 비해서 넓은 면적으로 되도록 구성되어 있는 것을 특징으로 하는 것이다.
상기 발명에 의하면, 기둥형 전극과 배선층이 접하는 부분에서는, 기둥형 전극의 면적을 작게 할 수 있기 때문에, 기둥형 전극과 반도체 소자 사이의 기생 용량의 저감에 의한 특성 향상을 실현할 수 있다. 또한, 기둥형 전극과 외부 접속 부재가 접하는 부분에서는, 기둥형 전극의 면적을 크게 할 수 있기 때문에, 기둥형 전극과 외부 접속 부재와의 접합을 높일 수 있는 동시에 실장 신뢰성의 열화를 막을 수 있다.
또한, 청구항 5 기재의 발명과 같이,
청구항 4 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 면적이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성할 수도 있다.
또한, 상기 기둥형 전극의 면적이 상기 배선층으로부터 이간됨에 따라서 단계적으로 커지도록 구성할 수도 있다.
또한, 청구항 6 기재의 발명은,
청구항 1 내지 3 중 어느 한 항에 기재된 반도체 장치에 있어서,
상기 기둥형 전극의 상기 밀봉 수지의 표면으로부터 이간된 측의 단부의 직경이 상기 배선층과 접하는 부분의 직경에 비해서 커지도록 구성되어 있는 것을 특징으로 하는 것이다.
상기 발명에 의하면, 기둥형 전극과 배선층이 접하는 부분에서는, 기둥형 전극의 직경을 작게 할 수 있기 때문에, 기둥형 전극과 반도체 소자 사이의 기생 용량의 저감에 의한 특성 향상을 실현할 수 있다. 또한, 기둥형 전극과 외부 접속 부재가 접하는 부분에서는, 기둥형 전극의 직경을 크게 할 수 있기 때문에, 기둥형 전극과 외부 접속 부재와의 접합을 높일 수 있는 동시에 실장 신뢰성의 열화를 막을 수 있다.
또한, 청구항 7 기재의 발명 같이,
청구항 6 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 직경이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성할 수도 있다.
또한, 상기 기둥형 전극의 직경이 상기 배선층으로부터 이간됨에 따라서 단계적으로 커지도록 구성할 수도 있다.
또한, 청구항 8 기재의 발명에 의한 반도체 장치의 제조 방법은,
반도체 기판 상에 배선층을 형성하는 공정과,
상기 배선층 상에 기둥형 전극을 형성하기 위한 개구부를 갖는 레지스트를 형성하는 동시에, 상기 레지스트를 사용하여 도전성 금속을 상기 개구부에 상기 레지스트의 두께를 초과하여 형성하는 공정과,
상기 레지스트를 박리한 후, 상기 반도체 기판 상에 밀봉 수지를 형성하는 공정과,
상기 밀봉 수지의 두께를 얇게 하는 처리를 행하는 공정을 갖는 것을 특징으로 하는 것이다.
상기 발명에 의하면, 밀봉 수지의 두께를 얇게 하는 처리를 행함으로써 기둥형 전극의 단부를 밀봉 수지의 표면에 대하여 이간시키기 때문에, 간단하고 확실하게 기둥형 전극의 단부를 밀봉 수지의 표면으로부터 이간시킬 수 있다.
또한, 청구항 9 기재의 발명은,
청구항 8 기재의 반도체 장치의 제조 방법에 있어서,
상기 밀봉 수지의 두께를 얇게 하는 처리로서, 애싱을 사용한 것을 특징으로 한다.
상기 발명에 의하면, 밀봉 수지를 형성한 후, 애싱에 의해 밀봉 수지의 두께를 얇게 하고 있기 때문에, 그 애싱 시, 기둥형 전극의 표면 등에 부착된 불필요한 밀봉 수지를 완전히 제거할 수 있으며, 따라서 외부 단자 형성 시의 수율 향상을 도모할 수 있다.
또한, 청구항 10 기재의 발명은,
청구항 8 또는 9 기재의 반도체 장치의 제조 방법에 있어서,
상기 밀봉 수지의 두께를 얇게 하는 처리를 실시한 후, 상기 기둥형 전극의 상기 밀봉 수지로부터 이간된 단부에 외부 접속 부재를 형성하는 공정을 실시하는 것을 특징으로 한다.
상기 발명에 의하면, 밀봉 수지의 두께를 얇게 함으로써 기둥형 전극의 단부를 밀봉 수지의 표면으로부터 이간시킨 후, 기둥형 전극의 단부에 외부 접속 부재를 형성하기 위해, 외부 접속 부재의 형성 시에 외부 접속 부재로부터 용제 성분이 누설되어도, 이 용제 성분은 밀봉 수지의 표면으로부터 돌출한 기둥형 전극의 표면을 따르기 때문에, 이 용제 성분에 기인하여 인접하는 외부 접속 부재 사이에서 단락(브리지)이 발생하는 것을 방지할 수 있다.
또한, 청구항 8 또는 9 기재의 반도체 장치의 제조 방법에 있어서, 상기 밀봉 수지를 트랜스퍼 몰드법을 사용하여 형성하는 것도 유효하다.
이와 같이 트랜스퍼 몰드법을 이용한 경우에는, 기둥형 전극의 높이에 의하지 않고도 밀봉이 가능하고, 또한 밀봉 수지 내의 필러 양이나 사이즈를 자유로이 바꿀 수 있으므로 선팽창률 등을 자유로이 선택하는 것도 가능하게 된다.
실시예
다음으로, 본 발명을 실시하기 위한 최선의 형태에 대하여 도면과 함께 설명한다.
도 3은 본 발명의 제 1 실시예인 반도체 장치(20A)를 나타내고 있다. 반도체 장치(20A)는 CSP(Chip Size Package)이며, 소형화 및 고밀도화가 도모된 반도체 장치이다. 이 반도체 장치(20A)는 예를 들면 휴대전화 등의 휴대 단말 장치에 탑재되는 것이다.
반도체 장치(20A)는 대략 반도체 소자(22), 배선층(24), 기둥형 전극(25A), 땜납 볼(27) 및 밀봉 수지(28) 등으로 구성되어 있다. 반도체 소자(22)는 실리콘 기판 상에 전자 회로가 형성된 것이며, 도 3에서는 반도체 소자(22)의 하면이 회로 형성면으로 되어 있다. 반도체 소자(22)의 회로 형성면 측에는, 절연막(23)이 형성되어 있다. 이 절연막(23)으로서는 예를 들면 폴리이미드를 사용할 수 있다.
절연막(23) 상에는, 배선층(24)이 형성되어 있다. 이 배선층(24)은 소위 재배선으로서 기능하며, 일단(一端)은 절연막(23)에 형성된 구멍을 통해서 반도체 소자(22)의 전극부(도시 생략)에 접속되어 있다. 또한, 배선층(24)의 다른 단부는 소정 위치까지 인출되어 전극 패드(38)를 일체적으로 형성하고 있다. 이 배선층(24)은 예를 들면 동(銅)에 의해 형성되어 있다.
기둥형 전극(25A)은 원통 형상을 갖는 포스트부(35A)와, 이 포스트부(35A)의 직경 R1보다 큰 직경 R2를 갖는 선단부(36A)에 의해 구성되어 있다. 이 포스트부(35A)와 선단부(36A)는 후술하는 바와 같이 도금법을 이용하여 일체적으로 형성된다. 또한, 그 전체 형상은 머시룸에 유사한 형상으로 되어 있다.
포스트부(35A)의 도면 중 상단부(선단부(36A)가 형성되어 있지 않은 측의 단부)는 배선층(24)(전극 패드(38))에 일체적으로 접합되어 있다. 또한, 포스트부(35A)의 다른 단부에 형성된 선단부(36A)에는 배리어 메탈(26)을 통해서 땜납 볼(27)이 배열 설치된 구성으로 되어 있다. 이 배리어 메탈(26)은 예를 들면 NiAu 도금이다.
이와 같이 기둥형 전극(25A)과 땜납 볼(27) 사이에 배리어 메탈(26)을 설치함으로써, 기둥형 전극(25A)과 땜납 볼(27)과의 접합 신뢰성을 높일 수 있다. 또한, 상기와 같이 땜납 볼(27)이 배열 설치되는 선단부(36A)의 직경 R2는 포스트부(35A)의 직경 R1보다 크기(R1<R2) 때문에, 땜납 볼(27)과 선단부(36A)와의 접합 면적은 종래와 같은 원통형의 기둥형 전극에 비해서 넓어지고, 이에 의해서도 땜납 볼(27)과 선단부(36A)와의 접합 신뢰성을 높일 수 있다.
밀봉 수지(28)는 반도체 소자(22)의 회로 형성면 측에 형성되어 있다. 이 밀봉 수지(28)는 배선층(24) 및 기둥형 전극(25A)을 보호하기 위해서 설치되어 있다. 또한, 밀봉 수지(28)의 재질로서는, 예를 들면 에폭시계의 수지를 사용할 수 있다.
여기서 반도체 장치(20A)를 구성하는 기둥형 전극(25A)과 밀봉 수지(28)에 주목한다. 본 실시예에서는, 기둥형 전극(25A)이 밀봉 수지(28)로부터 돌출하도록 형성하고, 이 기둥형 전극(25A)의 밀봉 수지(28)로부터 돌출한 다른 단부(즉 선단부(36A))에 외부 접속 부재로 되는 땜납 볼(27)을 배열 설치한 구성으로 하고 있다. 이에 의해서 땜납 볼(27)은 밀봉 수지(28)의 표면으로부터 이간된 구성으로 된다.
본 실시예에서는, 기둥형 전극(25A)의 밀봉 수지(28)의 표면으로부터의 돌출량 H2(밀봉 수지(28)의 표면으로부터 포스트부(35A)와 선단부(36A)와의 계면까지의 이간 거리)는 10㎛이상 80㎛이하로 되어 있다. 이는 기둥형 전극(25A)의 높이의 약 1/2~1/3에 상당하다. 또한, 반도체 소자(22)의 표면(회로 형성면)으로부터 포스트부(35A)와 선단부(36A)와의 계면까지의 이간거리 H1은 약 100㎛ 정도이다.
도 4는 상기와 같이 기둥형 전극(25A)이 밀봉 수지(28)의 표면으로부터 돌출하도록 구성한 반도체 장치(20A)를 실장 기판(30)에 실장한 상태를 나타내고 있다. 이와 같이 기둥형 전극(25A)을 밀봉 수지(28)의 표면으로부터 돌출시킴으로써, 기둥형 전극(25A)의 선단부(36A)에 배열 설치되는 땜납 볼(27)은 밀봉 수지(28)의 표면으로부터 이간된 구성으로 된다.
또한, 실장 기판(30)은 기둥형 전극(25A)의 형성 위치에 대응한 접속 전극(31)이 형성되어 있고, 또한 접속 전극(31)의 형성 위치 이외의 영역은 솔더 레지스트(32)에 의해 보호된 구성으로 되어 있다.
본 실시예와 같이, 땜납 볼(27)과 밀봉 수지(28)를 이간시킴으로써, 도 4에 나타낸 실장 시에, 인접하는 땜납 볼(27)끼리 브리지(단락)되어 버리는 것을 방지할 수 있다. 이하, 이 이유에 대하여 설명한다.
실장 시에 있어서는, 반도체 소자(22)가 실장 기판(30)에 압압(押壓)됨으로써, 땜납 볼(27)에는 압축력이 작용하고, 이에 의해서 변형되려고 한다. 종래와 같이 땜납 볼(7)이 밀봉 수지(8)에 접한 구성(도 1 참조)에서는, 이 압축력에 의해 땜납 볼(7)은 횡(橫)방향(인접하는 땜납 볼(7)과 근접하는 방향)으로 변형하려고 하고, 이에 의해서 단락이 발생하고 있었다.
그러나 본 실시예에 의한 반도체 장치(20A)에서는, 땜납 볼(27)과 밀봉 수지(28)가 이간되어 있고, 또한 땜납 볼(27)과 밀봉 수지(28) 사이에는 기둥형 전극(25A)(포스트부(35A))이 위치하는 구성으로 되어 있다. 이 때문에, 땜납 볼(27)이 압축되어도 땜납 볼(27)은 기둥형 전극(25A)을 따라서 땜납 볼(27)과 밀봉 수지(28)와의 이간 부분으로 이동한다. 이에 의해서, 인접하는 땜납 볼(27) 사이에서 브리지(단락)가 발생되는 것을 방지할 수 있어, 실장 신뢰성을 높일 수 있다.
도 5는 본 실시예에서 인접하는 땜납 볼(27)간의 단락을 방지할 수 있는 다른 이유를 종래예와 비교하면서 설명하기 위한 도면이다. 도 5의 a는 종래예를 나타내고, 도 5의 b는 본 실시예를 나타내고 있다.
땜납 볼(27)은 일반적으로 땜납 페이스트를 사용한 인쇄법에 의해 기둥형 전극(25A)에 배열 설치된다. 주지하는 바와 같이, 땜납 페이스트에는 땜납 가루와 함께 용제 성분이 혼입되어 있고, 이 용제 성분은 땜납에 대하여 습윤성이 양호한 재료가 선정되어 있다.
땜납 페이스트를 사용하여 땜납 볼(7, 27)을 형성하는 경우, 기둥형 전극(5, 25A)에 땜납 페이스트를 인쇄하고, 이를 리플로 처리한다. 이 리플로 시의 가열에 의해, 땜납 페이스트로부터 액체상의 용제 성분(14, 34)이 용출된다.
종래 예와 같이 기둥형 전극(5)의 선단이 밀봉 수지(8)의 표면과 거의 동일면인 경우에는, 도 5의 a에 나타낸 것과 같이, 용제 성분(14)은 밀봉 수지(8)의 표면 상에서 번지어, 인접하는 기둥형 전극(5)의 위치(즉, 땜납 볼(7)의 형성 위치)에 용이하게 달하게 된다. 상기한 것과 같이, 용제 성분(14)은 땜납에 대한 습윤성이 양호하기 때문에, 용융된 땜납은 용제 성분(14)을 따라서 번지고, 이에 의해 인접되는 땜납 볼(7) 사이에서 단락이 발생하기 쉬워진다. 그 경향은 협 피치로 될수록 용제 성분(14)의 번지는 범위가 제한되므로 보다 현저해진다.
이에 대하여 본 실시예에서는, 땜납 볼(27)과 밀봉 수지(28)의 표면이 이간된 구성이기 때문에, 도 5의 b에 나타낸 것과 같이, 용제 성분(34)은 표면 장력에 의해 기둥형 전극(25A)의 선단부(36A)와 밀봉 수지(28)의 표면 사이에 머물게 되어, 밀봉 수지(28)의 표면 상에서 번지는 일은 없다. 따라서, 인접하는 땜납 볼(27) 사이에서 단락이 발생하는 것을 방지할 수 있다.
또한, 본 실시예와 같이 땜납 볼(27)과 밀봉 수지(28)의 표면을 이간시킴으로써, 응력 집중에 기인하여 땜납 볼(27)이 기둥형 전극(25A)으로부터 탈락되는 것을 방지할 수 있다. 이 이유에 대해서 도 6을 이용하여 설명한다. 도 6은 본 실시예에서 땜납 볼(27)의 기둥형 전극(25A)으로부터의 탈락을 방지할 수 있는 다른 이유를 종래예와 비교하면서 설명하기 위한 도면이다. 도 6의 a는 종래예를 나타내고, 도 6의 b는 본 실시예를 나타내고 있다.
도 6의 a에 나타낸 종래의 반도체 장치(1A)에서는, 기둥형 전극(5)의 선단부가 밀봉 수지(8)의 표면과 거의 동일 평면에 있기 때문에, 실장 시의 응력은 기둥형 전극(5)과 땜납 볼(7)과의 계면에 응력이 집중한다(이하, 이 위치를 응력 집중부(13)라고 한다). 이와 같이 종래의 반도체 장치(1A)에서는, 응력 집중부(13)에 응력이 집중하기 때문에, 땜납 볼(7)이 기둥형 전극(5)으로부터 이탈되는 경우가 다발하고 있었다.
이에 대하여 도 6의 b에 나타낸 것과 같이, 본 실시예에 의한 반도체 장치(20A)에서는, 선단부(36A)의 직경을 크게 하여 땜납 볼(27)과 기둥형 전극(25A)과의 접합 면적을 늘림으로써 실장 신뢰성을 향상시키고 있다. 또한, 본 실시예에서는 땜납 볼(27)과 밀봉 수지(28)를 이간시킴으로써, 실장 시에 응력이 인가되는 장소를 기둥형 전극(25A)과 땜납 볼(27)과의 계면(제 1 응력 집중부(33A))과, 밀봉 수지(28)의 표면과 기둥형 전극(25A)의 측면과의 계면(제 2 응력 집중부(33B))으로 분산시킬 수 있다. 이와 같이 응력이 분산됨으로써 땜납 볼(27)이 기둥형 전극(25A)으로부터 탈락되는 것을 방지할 수 있어, 더욱 실장 신뢰성의 향상을 실현할 수 있다.
또한, 땜납 볼(27)과 밀봉 수지(28)를 이간시키기 위해서, 밀봉 수지(28)를 얇게 함으로써 반도체 장치(20A)에 발생하는 휨을 방지할 수 있다. 즉, 실리콘으로 이루어지는 반도체 소자(22)와, 에폭시 등의 수지로 이루어지는 밀봉 수지(28)는 열팽창률이 크게 달라져 있다. 종래예에서는 기둥형 전극의 높이가 밀봉 수지의 두께였기 때문에, 밀봉 수지의 두께를 임의로 설정할 수는 없었다. 밀봉 수지가 두꺼우면, 밀봉 수지의 열변형의 영향이 커져서 반도체 소자와 밀봉 수지와의 열팽창 차에 의해 반도체 장치(20A)는 크게 휘어지게 된다.
이에 대하여 본 실시예에서는, 기둥형 전극(25A)의 높이에 불구하고 밀봉 수지(28)의 두께를 설정할 수 있기 때문에, 밀봉 수지(28)를 얇게 할 수 있다. 이에 의해서, 반도체 장치(20A) 내에서의 밀봉 수지(28)의 열팽창의 영향을 작게 할 수 있고, 따라서 반도체 장치(20A)에 발생하는 휨 양을 저감할 수 있다.
상기한 바와 같이, 밀봉 수지(28)의 표면과 땜납 볼(27)과의 이간 거리는 10㎛이상 80㎛이하인 것이 바람직하다. 이는 이간 거리가 10㎛미만으로 되면, 상기한 이유에 의해 인접되는 땜납 볼(27)끼리 단락될 우려가 커지고, 또한 이간 거리가 80㎛를 초과하면, 밀봉 수지(28)의 본래적인 기능인 배선층(24) 및 기둥형 전극(25A)의 보호를 확실히 행하기가 곤란해지기 때문이다. 휨의 저감에 의해서 응력 집중부에 걸리는 응력 자체도 저하되므로, 더욱 실장 신뢰성의 향상을 실현할 수 있다.
계속해서, 상기한 제 1 실시예에 의한 반도체 장치(20A)의 제조 방법에 대하여 설명한다. 도 7은 반도체 장치(20A)의 제조 방법을 제조 수순을 따라 나타내고 있다.
반도체 장치(20A)를 제조하기 위해서는, 미리 회로 형성이 행해진 반도체 기판(21)(후에, 다이싱되어 반도체 소자(22)로 됨)의 표면에, 스핀 코팅 등에 의해서 폴리이미드 등의 절연막(23)을 형성하는 동시에, 이 절연막(23)의 반도체 기판(21)에 형성되어 있는 전극부와 대향하는 위치에 구멍(23a)을 형성한다. 계속해서, 절연막(23)이 형성된 반도체 기판(21)을 스퍼터 장치에 장착하고, 후술하는 전해도금의 시트층으로 되는 스퍼터 막(40)을 형성한다. 도 7의 a는 스퍼터 막(40)이 형성된 상태를 나타내고 있다. 이 스퍼터 막(40)의 재료로서는, 티탄(Ti), 크롬(Cr), 동(Cu) 등의 배리어 메탈 효과가 있는 금속이면, 어느 금속을 사용해도 된다.
계속해서, 스퍼터 막(40)의 상부에 배선층(24)의 형상에 대응한 개구(패턴)를 갖는 배선용 레지스트(42)를 형성한다. 또한, 상기한 스퍼터 막(40)을 시트층으로 하여 동의 전해도금을 행하여, 도 7의 b에 나타낸 것과 같이 도금층(41)을 형성한다.
배선용 레지스트(42)를 제거한 후, 도금층(41)의 상부에 기둥형 전극(25A)에 대응한 개구(패턴)를 갖는 전극용 레지스트(43)를 배열 설치한다. 이 전극용 레지스트(43)로서는, 예를 들면 드라이 필름 레지스트(DFR)를 사용할 수 있다. 또한, 스퍼터 막(40) 및 도금층(41)을 전원층으로 하여 동의 전해도금을 행하고, 도 7의 c에 나타낸 것과 같이 기둥형 전극(25A)을 형성한다. 또한, 본 실시예에서는 도금층(41)(배선층(24)) 및 기둥형 전극(25A)의 재료로서 Cu를 들었으나, 도금 성장 가능한 금속이면 어떤 금속을 사용해도 된다.
또한, 전해도금이 종료된 시점에서, 도 7의 c에 나타낸 것과 같이, 기둥형 전극(25A)은 선단부(36A)와, 선단부(36A)보다 큰 직경인 선단부(36B)가 형성되어 있다. 이러한 형상을 갖는 기둥형 전극(25A)을 형성하려면, 기둥형 전극(25A)의 형성 시의 동 도금 처리를 전극용 레지스트(43)의 두께를 초과할 때까지 행한다. 이에 의해서 전극용 레지스트(43) 상면에는, 포스트부(35A)보다 직경 및 면적이 큰 선단부(36A)가 형성된다. 본 실시예에서는, 이와 같이 하여 기둥형 전극(25A)이 형성된 후, 선단부(36A)의 표면에 니켈(Ni)과 금(Au) 도금을 행함으로써, 배리어 메탈(26)을 형성한다.
상기와 같이 기둥형 전극(25A) 및 배리어 메탈(26)이 형성되면, 전극용 레지스트(43)의 레지스트 박리가 행해진다. 계속해서 도금층(41)의 불필요한 부분이 에칭에 의해 제거되고, 이에 의해서 전극 패드(38)를 갖는 소정 형상의 배선층(24)이 형성된다. 또한, 이 상태에서 기둥형 전극(25A)은 전극 패드(38) 상에 세워 설치한 상태로 되어 있다(도시 생략).
다음으로, 기둥형 전극(25A)이 형성된 반도체 기판(21)은 금형에 장착되어 밀봉 수지(28)를 형성하기 위한 트랜스퍼 몰드 처리(예를 들면 175℃ 정도)가 실시된다. 이 때 기둥형 전극(25A)의 선단부(36A)가 금형의 캐비티와 맞닿는 부분에는, 수지 필름이 개재(介在)되고, 이에 의해 기둥형 전극(25A)에 수지가 부착되는 것을 방지하는 동시에 선단부(36A)의 변형을 방지하고 있다.
이와 같이 트랜스퍼 몰드법을 이용하여 밀봉 수지(28)를 형성함으로써, 기둥형 전극(25A)의 높이에 의하지 않고 밀봉 수지(28)에 의해 기둥형 전극(25A)을 밀봉하는 것이 가능하고, 또한, 밀봉 수지(28) 내의 필러 양이나 사이즈를 자유로이 바꿀 수 있으므로 선팽창률 등을 자유로이 선택하는 것도 가능하게 된다. 도 7의 d는 반도체 기판(21) 상에 밀봉 수지(28)가 형성된 상태를 나타내고 있다. 동 도면에 나타낸 것과 같이 트랜스퍼 몰드가 종료된 직후에, 밀봉 수지(28)의 표면은 포스트부(35A)와 선단부(36A)와의 경계 부분까지 위치되어 있다.
상기와 같이 밀봉 수지(28)의 형성 처리가 종료되면, 계속해서 밀봉 수지(28)의 두께를 얇게 하는 처리가 실시된다. 본 실시예에서는 밀봉 수지(28)의 두께를 얇게 하는 방법으로서, 애싱을 사용하고 있다. 이 애싱 처리를 실시함으로써, 도 7의 e에 나타낸 것과 같이, 밀봉 수지(28)의 표면과 기둥형 전극(25A)의 선단부(선단부(36A))는 거리 H2만큼 이간된 상태로 된다.
애싱 장치는 레지스트 박리를 행하는 장치로서 일반적으로 사용되고 있다. 따라서 이 애싱 장치를 이용함으로써, 새로운 장치를 도입할 필요는 없고, 용이하고 확실하게 또한 저가로 밀봉 수지(28)를 얇게 할 수 있다. 또한, 애싱법을 사용함으로써 밀봉 수지(28)의 형성 시에 기둥형 전극(25A)의 표면 등에 불필요한 수지가 부착되어도, 이 불필요한 수지는 애싱에 의해 제거된다. 이에 의해서 기둥형 전극(25A)에 대하여 땜납 볼(27)을 확실히 배열 설치할 수 있어, 땜납 볼(27)의 형성 시에 있어서의 수율의 향상을 도모할 수 있다.
상기의 애싱 처리가 종료되면, 계속해서 기둥형 전극(25A)에 땜납 볼(27)을 형성하는 처리가 행하여진다. 이 땜납 볼(27)의 형성 방법으로서는, 미리 별도의 공정으로 형성해 둔 땜납 볼을 탑재하는 방법(이하 전사법이라 함)이나, 땜납을 기둥형 전극(25A)에 인쇄한 후 리플로하여 형성하는 방법(이하 인쇄법이라고 함) 등이 있다. 땜납 볼(27)의 직경이 0.5mm보다 작은 협(狹)피치의 경우는 볼 탑재용 지그(jig)가 고가이므로 전사법에 비해서 인쇄법 쪽이 유리하다. 또한, 땜납 볼(27)의 재질로서는 특히 한정되는 것은 아니고, 공정(共晶) 땜납, 소위 납 프리 땜납 등의 어느 것이라도 사용 가능하다. 계속해서 반도체 기판(21)을 반도체 소자(22)에 대응한 영역에서 다이싱하여 개편화(個片化)함으로써 도 7의 f에 나타낸 반도체 장치(20A)가 제조된다.
상기한 본 실시예의 반도체 장치(20A)의 제조 방법에서는, 밀봉 수지(28)를 얇게 함으로써 기둥형 전극(25A)의 단부(선단부(36A))를 밀봉 수지(28)의 표면으로부터 이간시킨 후, 기둥형 전극(25A)의 단부에 땜납 볼(27)을 형성하기 때문에, 앞서 도 5를 이용하여 설명한 것과 같이, 땜납 볼(27)의 리플로 시에 용제 성분(34)이 발생하여도, 인접하는 땜납 볼(27)간에서 단락이 발생하는 것을 방지할 수 있다.
다음으로, 본 발명의 제 2 내지 제 4 실시예인 반도체 장치(20B~20D)에 대하여, 도 8 내지 도 10을 이용하여 설명한다. 또한, 도 8 내지 도 10, 및 그 이후의 각 도면에서, 도 2 내지 도 7에 나타낸 구성과 동일 구성에 대해서는, 동일 부호를 붙여서 그 설명을 생략한다.
도 8 내지 도 10에 나타낸 제 2 내지 제 4 실시예에 의한 반도체 장치(20B~20D)는 제 1 실시예와 마찬가지로 기둥형 전극(25B~25D)이 포스트부(35B~35D)와 선단부(36B~36D)에 의해 구성되어 있다. 또한, 어느 반도체 장치(20B~20D)에 있어서도, 기둥형 전극(25B~25D)의 선단부(36B~36D)는 밀봉 수지(28)의 표면으로부터 돌출하여, 따라서 땜납 볼(27)은 밀봉 수지(28)의 표면으로부터 이간된 구성으로 되어 있다.
제 2 실시예에 의한 반도체 장치(20B)는 선단부(36B)에 톱니상의 요철을 형성함으로써, 땜납 볼(27)과 기둥형 전극(25B)과의 접촉 면적을 증대시킨 구성으로 하고 있다. 또한, 제 3실시예에 의한 반도체 장치(20C)는 선단부(36C)에 파형상의 요철을 형성함으로써, 땜납 볼(27)과 기둥형 전극(25C)과의 접촉 면적을 증대시킨 구성으로 하고 있다. 또한, 제 4 실시예에 의한 반도체 장치(20D)는 선단부(36D)의 옆까지 배리어 메탈(26)을 형성함으로써, 땜납 볼(27)이 선단부(36D)의 측면에도 접할 수 있도록 구성함으로써, 땜납 볼(27)과 기둥형 전극(25D)의 접촉 면적을 증대시킨 구성으로 하고 있다.
이 제 2 내지 제 4 실시예에 의한 어느 반도체 장치(20B~20D)에 의해서도, 제 1 실시예와 마찬가지로, 기둥형 전극(25B~25D)의 선단부(36B~36D)는 밀봉 수지(28)의 표면으로부터 돌출되어 있고, 또한 종래에 비해서 땜납 볼(27)과 선단부(36B~36D)와의 접촉 면적의 증대가 도모되어 있기 때문에, 상기한 제 1 실시예에 의한 반도체 장치(20A)와 동일한 효과를 실현할 수 있다.
도 11 및 도 12는 제 2 실시예에 의한 반도체 장치(20B)의 제조 방법을 나타내고 있다. 또한, 제 1 실시예에 의한 반도체 장치(20A)의 제조 방법과 공통되는 처리에 대하여는 설명을 적당히 생략한다.
도 11의 a, b에 나타낸 처리는 도 7을 이용하여 설명한 제 1 실시예에 의한 반도체 장치(20A)의 제조 방법과 같다. 도 11의 b에 나타낸 것과 같이 도금 층(41)이 형성되면, 도 7의 c를 이용하여 설명한 것과 똑 같은 처리가 실시되고, 전극용 레지스트(43)에 기둥형 전극(25B)이 형성된다. 도 7의 c에 나타낸 제 1 실시예에서는, 전극용 레지스트(43)의 상부에 선단부(36A)가 형성되도록 했으나, 본 실시예에서는 선단부(36A)가 형성되기 전에 전해도금을 정지한다. 이에 의해서 본 실시예에서는 전해도금에 의해 원주형의 기둥형 전극(25B)(도 12의 a 참조)이 형성된다.
계속해서, 이와 같이 원주 형상의 기둥형 전극(25B)이 형성되면, 계속해서 기둥형 전극(25B)에 톱니상의 요철을 갖는 선단부(36B)를 형성하는 처리를 행한다. 도 12는 톱니상의 요철을 갖는 선단부(36B)의 형성 방법을 나타내고 있다. 도 12의 a에 나타낸 방법은 톱니상의 요철부(46)가 형성되어 있는 지그(44)를 기둥형 전극(25B)(배리어 메탈(26)이 형성되어 있는 것)에 프레스함으로써, 기둥형 전극(25B)의 선단부(36B)에 톱니상의 요철을 형성하는 것이다. 이 방법에서는 프레스를 사용한 소위 스탬핑에 의해 기둥형 전극(25B)의 성형을 할 수 있기 때문에 반도체 장치(20B)의 생산성을 높일 수 있다.
도 12의 b에 나타낸 방법은 도 11의 a에 나타낸 스퍼터 막(40)을 형성하기 전에, 미리 절연막(23)의 기둥형 전극(25B)형성 위치에 볼록부(47)를 형성해 두는 것을 특징으로 하고 있다. 이 볼록부(47)는 절연막(23)과 일체적으로 형성된다. 이와 같이 볼록부(47)가 형성된 절연막(23) 상에 스퍼터 막(40), 도금층(41), 및 기둥형 전극(25B)을 도금 형성함으로써, 도금 후에 볼록부(47)의 형상이 이력적으로 스퍼터 막(40)의 표면, 도금층(41)의 표면, 또한, 기둥형 전극(25B)의 선단부에 남게 된다. 이에 의해 기둥형 전극(25B)의 선단부(36B)에 톱니상의 요철이 형성된다.
이 방법을 사용한 경우에는, 도 12의 a에 나타낸 구성과 달리 지그(44)를 사용하는 경우가 없기 때문에, 제조 공정의 간단화를 도모할 수 있다. 또한, 볼록부(47)의 형상을 적당히 변경함으로써 선단부(36B)의 형상을 임의로 설정할 수 있다. 예를 들면 볼록부(47)의 형상을 파형상으로 함으로써, 도 9에 나타낸 제 3실시예에 의한 반도체 장치(20C)를 형성하는 것도 가능하게 된다.
여기서 도 11로 되돌아와서 설명을 계속한다. 도 11의 c는 상기와 같이 하여 기둥형 전극(25B)의 선단부(36B)에 톱니상의 요철이 형성된 상태를 나타내고 있다. 또한, 도금층(41)의 불필요 부분도 에칭에 의해 제거되고, 이에 의해서 전극 패드(38)를 갖는 소정 형상의 배선층(24)이 형성된다. 또한, 이 상태에서 기둥형 전극(25A)은 배선층(24)에 형성된 전극 패드(38) 상에 세워 설치한 상태로 되어 있다.
다음으로, 기둥형 전극(25B)이 형성된 반도체 기판(21)은 금형에 장착되어 밀봉 수지(28)를 형성하기 위한 트랜스퍼 몰드 처리가 실시된다. 트랜스퍼 몰드가 종료된 직후에는, 도 11의 d에 나타낸 것과 같이, 밀봉 수지(28)의 표면은 포스트부(35B)와 선단부(36B)와의 경계 부분까지 위치하고 있다.
상기와 같이 밀봉 수지(28)의 형성 처리가 종료되면, 계속해서 밀봉 수지(28)의 두께를 얇게 하는 애싱 처리가 실시된다. 이 애싱 처리를 실시함으로써, 도 11의 e에 나타낸 것과 같이, 밀봉 수지(28)의 표면과 기둥형 전극(25B)의 선단부(선단부(36B))는 거리 H2만큼 이간된 상태로 된다. 이 애싱 처리가 종료되면, 계속해서 기둥형 전극(25A)에 땜납 볼(27)을 형성하는 처리가 행하여진다. 이상의 공정을 거침으로써, 도 11의 f에 나타낸 반도체 장치(20B)가 제조된다.
도 13은 제 4 실시예에 의한 반도체 장치(20D)의 제조 방법을 나타내고 있다. 또한, 이하의 설명에 있어서도 제 1 실시예에 의한 반도체 장치(20A)의 제조 방법과 공통되는 처리에 대하여는 설명을 적당히 생략한다. 또한, 본 실시예에서는 기둥형 전극(25D)에 배리어 메탈(26)을 배열 설치하는 방법에 특징을 갖기 때문에, 기둥형 전극(25D)에 배리어 메탈(26)을 배열 설치하는 방법에 대해서만 설명한다.
도 13의 a는 전극용 레지스트(43)(DFR로 이루어짐)에 형성된 개구부(48)에 기둥형 전극(25D)을 전해도금에 의해서 형성된 상태를 나타내고 있다. 이와 같이 기둥형 전극(25D)이 형성되면, 계속해서 전극용 레지스트(43)에 대하여 열처리가 행하여진다.
이 열처리는 전극용 레지스트(43)로서 사용되는 DFR의 재료 등에 따라서 다르지만, 일례로서 온도 100~200℃의 열을 5분~60분 가함으로써, 전극용 레지스트(43)의 개구부(48) 단부를 도 13의 b에 나타낸 것과 같이 넓힐 수 있다. 이에 의해서 개구부(48) 단부의 형상은 나팔상의 형상으로 된다.
또한, 이와 같이 개구부(48)의 단부가 넓어짐으로써, 기둥형 전극(25D)의 선단부(36D)는 외부에 넓게 노출된 상태로 된다. 또한, 이 상태로 기둥형 전극(25D)의 선단부(36D)에 대하여 배리어 메탈(26)을 배열 설치하는 처리를 행한다. 이에 의해서 배리어 메탈(26)은 (36)의 옆까지 배열 설치하도록 된다.
따라서 후공정에서 기둥형 전극(25D)에 땜납 볼(27)을 배열 설치할 때, 배리어 메탈(26)이 기둥형 전극(25D)(선단부(36D))의 옆까지 형성되어 있기 때문에, 땜납 볼(27)을 기둥형 전극(25D)(선단부(36D))의 옆까지 설치할 수 있다. 이에 의해 땜납 볼(27)과 기둥형 전극(25D)과의 접촉 면적을 증대시킬 수 있다.
다음에 본 발명의 제 5 및 제 6 실시예인 반도체 장치(20E, 20F)에 대하여 설명한다. 도 14는 제 5 실시예인 반도체 장치(20E)를 나타내고 있고, 도 15는 반도체 장치(20E)의 제조 방법을 나타내고 있다. 또한, 도 16은 제 6 실시예인 반도체 장치(20F)를 나타내고, 도 17은 반도체 장치(20F)의 제조 방법을 나타내고 있다. 이 반도체 장치(20E) 및 반도체 장치(20F)는 어느 것이나 고주파 대응(50OMHz 이상의 고주파)의 반도체 장치이다.
상기한 바와 같이 고주파 대응의 반도체 장치(20E, 20F)에서는, 기생용량의 저감을 도모하기 위해 반도체 소자(22)와의 접합 위치에 있어서는, 고주파 대응의 기둥형 전극은 고주파 대응은 아닌 다른 기둥형 전극보다 작게 하는 것이 바람직하다. 그러나 단지 고주파 대응의 기둥형 전극(5A)을 작게 한 종래의 반도체 장치(1B)의 구성에서는, 고주파용 기둥형 전극(5A)의 전송 특성에는 우수하지만, 실장 신뢰성이 저하되는 것도 전술한 바와 같다.
그래서 도 14에 나타낸 반도체 장치(20E)에서는, 고주파 대응인 고주파용 기둥형 전극(25F)의 땜납 볼(27)과 접하는 부분의 직경(L1)이, 고주파용 전극 패드(45A)(배선층(24))와 접하는 부분의 직경(L2)에 비해서 길어지도록(L1>L2) 구성한 것을 특징으로 하고 있다. 따라서 고주파용 기둥형 전극(25F)의 땜납 볼(27)과 접하는 부분의 면적(S1)도, 고주파용 전극 패드(45A)(배선층(24))와 접하는 부분의 면적(S2)에 비해서 넓은 면적(S1>S2)으로 되어 있다. 또한, 고주파용 전극 패드(45A)는 통상의 전극 패드(45)와 마찬가지로 배선층(24)과 일체적으로 형성되는 것이나, 반도체 소자(22)의 고주파 대응의 접속 패드와 접속된다.
본 실시예에 있어서, 고주파용 기둥형 전극(25F)은 그 단면적이 고주파용 전극 패드(45A)(배선층(24))로부터 이간함에 따라서 연속적으로 커지는 형상으로 되어 있다. 구체적으로는 고주파용 기둥형 전극(25F)은 대략 원추대(圓錐臺)상의 형상으로 되어 있다. 또한, 본 실시예에 의한 반도체 장치(20E)에서는, 제조상의 관점에서 고주파 대응이 아닌 통상의 기둥형 전극(25E)에 대해서도, 고주파용 기둥형 전극(25F)의 형상과 동일한 형상으로 되어 있다.
상기한 바와 같이, 본 실시예에 의한 반도체 장치(20E)는 고주파용 전극 패드(45A)와 접하는 부분에서는, 고주파용 기둥형 전극(25F)의 면적(S2)(직경 L2)이 작기 때문에 고주파용 기둥형 전극(25F)과 반도체 소자(22) 사이의 기생 용량의 저감을 도모할 수 있어 전송 특성을 향상할 수 있다. 또한, 땜납 볼(27)과 접하는 선단부에 있어서는, 고주파용 기둥형 전극(25F)의 면적(S1)(직경 L1)을 크게 할 수 있기 때문에, 고주파용 기둥형 전극(25F)과 땜납 볼(27)과의 접합을 높일 수 있어, 실장 신뢰성을 높일 수 있다.
또한, 각 기둥형 전극(25E, 25F)은 상기한 각 실시예와 마찬가지로 그 선단부는 밀봉 수지(28)의 표면으로부터 돌출되어 있다. 또한, 각 기둥형 전극(25E, 25F)의 선단부에는 배리어 메탈(26)을 거쳐서 땜납 볼(27)이 배열 설치되어 있다. 따라서 땜납 볼(27)과 밀봉 수지(28)의 표면과는 이간된 구성으로서, 상기한 각 실시예와 똑 같은 효과를 실현할 수 있다.
계속해서 상기 구성으로 된 반도체 장치(20E)의 제조 방법에 대하여 설명한다. 도 15는 반도체 장치(20E)의 제조 방법을 제조 수순을 따라 나타내고 있다.
반도체 장치(20E)를 제조하려면, 도 15의 a에 나타낸 것과 같이 패시베이션 막(29)이 형성된 반도체 기판(21) 상에 절연막(23)을 형성하는 동시에, 이 절연막(23)의 반도체 기판(21)에 형성되어 있는 전극부와 대향하는 위치에 구멍(49)을 형성한다.
계속해서 도 15의 b에 나타낸 것과 같이, 소정의 패턴이 형성된 배선용 레지스트(42)를 절연막(23)의 상부에 형성하고, 이 배선용 레지스트(42)를 사용하여 배선층(24), 전극 패드(45), 및 고주파용 전극 패드(45A)를 형성한다. 이 각 패드 등(24, 45, 45A)의 형성 처리가 종료되면, 도 15(C)에 나타낸 것과 같이 배선용 레지스트(42)는 제거된다.
계속해서, 각 패드 등(24, 45, 45A)이 형성된 반도체 기판(21) 상에 전극용 레지스트(43)를 형성한다. 이 전극용 레지스트(43)를 반도체 기판(21) 상에 형성하려면, 먼저 전극용 레지스트(43)로 되는 DFR을 반도체 기판(21) 상에 배열 설치한다. 이 DFR은 감광성의 수지이며, 노광 처리 등을 실시함으로써 임의의 개구 패턴을 형성할 수 있다.
본 실시예에서는 노광 조건을 최적화함으로써, 원추대 형상의 개구 패턴(50)을 형성하고 있다. 도 15의 d는 원추 원추대 형상의 개구 패턴(50)이 형성된 상태를 나타내고 있다. 이 각 개구 패턴(50)의 하부에는 개구가 형성되고, 따라서 전극 패드(45) 및 고주파용 전극 패드(45A)가 개구 패턴(50)으로 노출된 구성으로 되어 있다.
이와 같이 개구 패턴(50)을 갖는 전극용 레지스트(43)가 형성되면, 계속해서 도 15의 d에 나타낸 것과 같이, 전극용 레지스트(43)를 사용하여 개구 패턴(50) 내에 고주파용 기둥형 전극(25F) 및 기둥형 전극(25E)을 형성하는 처리가 행하여진다. 또한, 각 기둥형 전극(25E, 25F)이 형성되면, 그 선단부에 배리어 메탈(26)이 형성된다.
계속해서 전극용 레지스트(43)가 제거된 후, 트랜스퍼 몰드에 의해 밀봉 수지(28)가 형성된다. 그 후 다이싱 처리가 실시됨으로써, 반도체 기판(21)은 개편화되고, 이에 의해 도 15의 f에 나타낸 반도체 장치(20E)가 형성된다.
한편 도 16에 나타낸 반도체 장치(20F)에 있어서도, 고주파용 기둥형 전극(25H)의 땜납 볼(27)과 접하는 부분의 직경(L3)이 고주파용 전극 패드(45A)(배선층(24))와 접하는 부분의 직경(L4)에 비해서 길어지도록(L3>L4) 구성한 것을 특징으로 하고 있다. 따라서 고주파용 기둥형 전극(25H)의 땜납 볼(27)과 접하는 부분의 면적(S3)도, 고주파용 전극 패드(45A)(배선층(24))와 접하는 부분의 면적(S4)에 비해서 넓은 면적(S3>S4)으로 되어 있다.
본 실시예에 있어서 고주파용 기둥형 전극(25H)은 그 단면적이 고주파용 전극 패드(45A)(배선층(24))로부터 이간됨에 따라서 단계적으로 커지는 형상으로 되어 있다. 구체적으로는 고주파용 기둥형 전극(25H)은 땜납 볼(27)의 배열 설치 측에 위치하는 대경부(51)와, 고주파용 전극 패드(45A) 측에 위치하는 소경부(52)에 의해 구성되어 있고, 따라서 대경부(51)와 소경부(52) 사이에 단부가 형성된 구성으로 되어 있다. 또한, 본 실시예에 있어서도 고주파 대응이 아닌 통상의 기둥형 전극(25G)에 대하여도, 고주파용 기둥형 전극(25H)과 동일 형상으로 되어 있다.
본 실시예에 의한 반도체 장치(20F)는 도 14로 나타낸 제 5 실시예에 의한 반도체 장치(20E)와 같이, 고주파용 전극 패드(45A)가 접하는 부분에서는 고주파용 기둥형 전극(25H)의 면적(S4)(직경 L4)이 작기 때문에, 고주파용 기둥형 전극(25H)과 반도체 소자(22) 사이의 기생 용량의 저감을 도모할 수 있어, 전송 특성을 향상할 수 있다. 또한, 땜납 볼(27)과 접하는 선단부에 있어서는, 고주파용 기둥형 전극(25H)의 면적(S1)(직경 L1)이 크기 때문에 고주파용 기둥형 전극(25H)과 땜납 볼(27)과의 접합을 높일 수 있어 실장 신뢰성을 높일 수 있다.
또한, 본 실시예에 의한 반도체 장치(20F)에 있어서도, 각 기둥형 전극(25G, 25H)은 상기한 각 실시예와 마찬가지로 그 선단부는 밀봉 수지(28)의 표면으로부터 돌출되어 있다. 또한, 각 기둥형 전극(25G, 25H)의 선단부에는 배리어 메탈(26)을 거쳐서 땜납 볼(27)이 배열 설치되어 있다. 따라서 땜납 볼(27)과 밀봉 수지(28)의 표면과는 이간된 구성이며, 상기한 각 실시예와 같은 효과를 실현할 수 있다.
계속해서 상기 구성으로 된 반도체 장치(20F)의 제조 방법에 대하여 설명한다. 도 17은 반도체 장치(20F)의 제조 방법을 제조 수순을 따라 나타내고 있다. 또한, 도 15에 나타낸 반도체 장치(20E)의 제조 방법과 공통되는 처리에 대하여는, 적당히 그 설명을 생략한다.
도 17의 a 내지 c는 도 15의 a 내지 c와 동일 처리이다. 본 실시예에서는 도 17의 c에 나타낸 것과 같이 각 전극 패드 등(24, 45, 45A)이 형성된 후, 도 17의 d에 나타낸 것과 같이 제 2절연막(53)을 형성한다. 이 제 2 절연막(53)은 각 전극 패드 등(45, 45A)과 대향하는 위치에 소경 개구(54)가 형성되어 있다. 이 소경 개구(54)의 직경 및 면적은 상기의 고주파용 기둥형 전극(25H)의 소경부(52)의 직경(L4) 및 면적(S4)으로 되어 있다. 또한, 이 제 2 절연막(53)의 재질은 내부 응력발생 방지의 면에서 절연막(23)과 동일 재료임이 요망된다.
계속해서, 제 2 절연막(53)이 형성된 반도체 기판(21) 상에 전극용 레지스트(43)를 형성한다. 이 전극용 레지스트(43)를 반도체 기판(21) 상에 형성하려면, 먼저 전극용 레지스트(43)로 되는 감광성의 DFR를 반도체 기판(21) 상에 배열 설치하고, 이에 노광 처리 등을 실시함으로써 대경 개구(55)를 형성한다. 이 대경 개구(55)의 직경 및 면적은 상기한 고주파용 기둥형 전극(25H)의 대경부(51)의 직경(L3) 및 면적(S3)으로 되어 있다.
도 17의 e는 대경 개구(55)가 형성된 상태를 나타내고 있다. 이 각 대경 개구(55)의 하부에는, 제 2 절연막(53)으로 형성된 소경 개구(54)가 위치하고 있다. 따라서 이 소경 개구(54) 및 대경 개구(55)를 통해서, 전극 패드(45) 및 고주파용 전극 패드(45A)는 노출된 구성으로 되어 있다.
이와 같이 대경 개구(55)를 갖는 전극용 레지스트(43)가 형성되면, 계속해서 도 17의 f에 나타낸 것과 같이 전극용 레지스트(43)를 사용하여 대경 개구(55) 및 소경 개구(54) 내에 고주파용 기둥형 전극(25H) 및 기둥형 전극(25G)을 형성하는 처리를 행한다. 또한, 각 기둥형 전극(25G, 25H)이 형성되면, 그 선단부에 배리어 메탈(26)이 형성된다.
계속해서 전극용 레지스트(43)가 제거된 후, 트랜스퍼 몰드에 의해 밀봉 수지(28)가 형성된다. 그 후 다이싱 처리가 실시됨으로써 반도체 기판(21)은 개편화되고, 이에 의해서 도 17의 g에 나타낸 반도체 장치(20F)가 형성된다.
이상의 설명에 관하여, 이하의 항을 더 개시한다.
(부기 1)
반도체 소자와,
상기 반도체 소자 상에 배열 설치된 배선층과,
상기 배선층에 일단부가 접속된 기둥형 전극과,
상기 반도체 소자 상에 형성된 밀봉 수지
를 갖는 반도체 장치로서,
상기 기둥형 전극을 상기 밀봉 수지로부터 돌출하도록 형성하고,
상기 기둥형 전극의 상기 밀봉 수지로부터 돌출한 다른 단부에, 상기 밀봉 수지의 표면으로부터 이간되도록 외부 접속 부재를 배열 설치한 것을 특징으로 하는 반도체 장치.
(부기 2)
부기 1 기재의 반도체 장치에 있어서,
상기 밀봉 수지와 상기 외부 접속 부재와의 이간거리가 10㎛이상 80㎛이하인 것을 특징으로 하는 반도체 장치.
(부기 3)
부기 1 또는 2 기재의 반도체 장치에 있어서,
상기 기둥형 전극과 상기 외부 접속 부재 사이에 배리어 메탈이 설치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 4)
부기 1 내지 3 중 어느 항에 기재된 반도체 장치에 있어서,
상기 기둥형 전극과 상기 외부 접속 부재가 접하는 면적이 상기 기둥형 전극과 상기 배선층이 접하는 면적에 비해서 넓은 면적으로 되도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 5)
부기 4 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 면적이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성한 것을 특징으로 하는 반도체 장치.
(부기 6)
부기 4 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 면적이 상기 배선층으로부터 이간됨에 따라서 단계적으로 커지도록 구성한 것을 특징으로 하는 반도체 장치.
(부기 7)
부기 1 내지 3 중 어느 항에 기재된 반도체 장치에 있어서,
상기 기둥형 전극의 상기 밀봉 수지의 표면으로부터 이간된 측의 단부의 직경이 상기 배선층과 접하는 부분의 직경에 비해서 커지도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 8)
부기 7 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 직경이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성한 것을 특징으로 하는 반도체 장치.
(부기 9)
부기 7 기재의 반도체 장치에 있어서,
상기 기둥형 전극의 직경이 상기 배선층으로부터 이간됨에 따라서 단계적으로 커지도록 구성된 것을 특징으로 하는 반도체 장치.
(부기 10)
반도체 기판 상에 배선층을 형성하는 공정과,
상기 배선층 상에 기둥형 전극을 형성하기 위한 개구부를 갖는 레지스트를 형성하는 동시에, 상기 레지스트를 사용하여 도전성 금속을 상기 개구부에 상기 레지스트의 두께를 초과하여 형성하는 공정과,
상기 레지스트를 박리한 후, 상기 반도체 기판 상에 밀봉 수지를 형성하는 공정과,
상기 밀봉 수지의 두께를 얇게 하는 처리를 행하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 11)
부기 10 기재의 반도체 장치의 제조 방법에 있어서,
상기 밀봉 수지의 두께를 얇게 하는 처리로서, 애싱을 사용한 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12)
부기 10 또는 11 기재의 반도체 장치의 제조 방법에 있어서,
상기 밀봉 수지의 두께를 얇게 하는 처리를 실시한 후, 상기 기둥형 전극의 상기 밀봉 수지로부터 이간한 단부에 외부 접속 부재를 형성하는 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 13)
부기 10 내지 12 중 어느 항 기재의 반도체 장치의 제조 방법에 있어서,
상기 밀봉 수지를 트랜스퍼 몰드법을 사용하여 형성한 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 의하면, 외부 접속 부재의 형성 시나 반도체 장치의 실장 시에, 인접하는 외부 접속 부재끼리 단락되는 것을 방지할 수 있고, 또한 외부 접속 단자와 밀봉 수지를 이간시킴으로써 밀봉 수지를 얇게 할 수 있어, 반도체 장치에 발생하는 휨 양을 저감할 수 있다.
도 1은 종래의 일례인 반도체 장치의 제 1 단면도.
도 2는 종래의 일례인 반도체 장치의 제 2 단면도.
도 3은 본 발명의 제 1 실시예인 반도체 장치의 단면도.
도 4는 본 발명의 제 1 실시예인 반도체 장치가 실장 기판에 실장된 상태를 나타낸 도면.
도 5는 본 발명의 제 1 실시예에 의한 반도체 장치의 작용을 종래의 반도체 장치와 비교하면서 설명하는 제 1 도면.
도 6은 본 발명의 제 1 실시예에 의한 반도체 장치의 작용을 종래의 반도체 장치와 비교하면서 설명하는 제 2 도면.
도 7은 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 8은 본 발명의 제 2 실시예인 반도체 장치의 단면도.
도 9는 본 발명의 제 3 실시예인 반도체 장치의 단면도.
도 10은 본 발명의 제 4 실시예인 반도체 장치의 단면도.
도 11은 본 발명의 제 2 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 12의 a 및 도 12의 b는 본 발명의 제 2 실시예에 의한 반도체 장치의 제조방법에 있어서, 기둥형 전극의 선단에 요철(凹凸)을 형성하는 방법을 설명하기 위한 도면.
도 13은 본 발명의 제 4 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 14는 본 발명의 제 5 실시예인 반도체 장치의 단면도.
도 15는 본 발명의 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 16은 본 발명의 제 6 실시예인 반도체 장치의 단면도.
도 17은 본 발명의 제 6 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
20A~20G 반도체 장치 21 반도체 기판
22 반도체 소자 23 절연막
24 배선층 25A~25G 기둥형 전극
25F, 25H 고주파용 기둥형 전극 26 배리어 메탈
27 땜납 볼 28 밀봉 수지
30 실장 기판 31 접속 전극
33 응력 집중부 34 용제 성분
35A~35D 포스트부 36A~36D 선단부
42 배선용 레지스트 43 전극용 레지스트
44 지그(jig) 45, 45A 전극 패드
48 개구부 50 개구 패턴
53 제 2 절연막

Claims (10)

  1. 반도체 소자와,
    상기 반도체 소자 상에 배열 설치된 배선층과,
    상기 배선층에 일단부가 접속된 기둥형 전극과,
    상기 반도체 소자 상에 형성된 밀봉 수지
    를 갖는 반도체 장치로서,
    상기 기둥형 전극을 상기 밀봉 수지로부터 돌출하도록 형성하고,
    상기 기둥형 전극의 상기 밀봉 수지로부터 돌출한 다른 단부에, 상기 밀봉 수지의 표면으로부터 이간되도록 외부 접속 부재를 배열 설치한 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 밀봉 수지와 상기 외부 접속 부재와의 이간 거리가 10㎛이상 80㎛이하인 것을 특징으로 하는 반도체 장치.
  3. 제 1항 또는 2항에 있어서,
    상기 기둥형 전극과 상기 외부 접속 부재 사이에 배리어 메탈이 설치되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 기둥형 전극과 상기 외부 접속 부재가 접하는 면적이 상기 기둥형 전극과 상기 배선층이 접하는 면적에 비해서 넓은 면적으로 되도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 기둥형 전극의 면적이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성한 것을 특징으로 하는 반도체 장치.
  6. 제 1항 내지 3항 중 어느 한 항에 있어서,
    상기 기둥형 전극의 상기 밀봉 수지의 표면으로부터 이간된 측의 단부의 직경이 상기 배선층과 접하는 부분의 직경에 비해서 커지도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 기둥형 전극의 직경이 상기 배선층으로부터 이간됨에 따라서 연속적으로 커지도록 구성된 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판 상에 배선층을 형성하는 공정과,
    상기 배선층 상에 기둥형 전극을 형성하기 위한 개구부를 갖는 레지스트를 형성하는 동시에, 상기 레지스트를 사용하여 도전성 금속을 상기 개구부에 상기 레지스트의 두께를 초과하여 형성하는 공정과,
    상기 레지스트를 박리한 후, 상기 반도체 기판 상에 밀봉 수지를 형성하는 공정과,
    상기 밀봉 수지의 두께를 얇게 하는 처리를 행하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 밀봉 수지의 두께를 얇게 하는 처리로서, 애싱을 이용한 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8항 또는 9항에 있어서,
    상기 밀봉 수지의 두께를 얇게 하는 처리를 실시한 후, 상기 기둥형 전극의 상기 밀봉 수지로부터 이간된 단부에 외부 접속 부재를 형성하는 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040077960A 2004-05-12 2004-09-30 반도체 장치 및 그 제조 방법 KR100625632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004142765A JP4119866B2 (ja) 2004-05-12 2004-05-12 半導体装置
JPJP-P-2004-00142765 2004-05-12

Publications (2)

Publication Number Publication Date
KR20050108308A true KR20050108308A (ko) 2005-11-16
KR100625632B1 KR100625632B1 (ko) 2006-09-20

Family

ID=35308638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077960A KR100625632B1 (ko) 2004-05-12 2004-09-30 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7122897B2 (ko)
JP (1) JP4119866B2 (ko)
KR (1) KR100625632B1 (ko)
CN (2) CN100521125C (ko)
TW (1) TWI238477B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619306B2 (en) 2006-11-08 2009-11-17 Casio Computer Co., Ltd. Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060223313A1 (en) * 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
JP5173214B2 (ja) * 2006-03-17 2013-04-03 パナソニック株式会社 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070284420A1 (en) * 2006-06-13 2007-12-13 Advanpack Solutions Pte Ltd Integrated circuit chip formed on substrate
DE102006028811A1 (de) * 2006-06-21 2007-12-27 Qimonda Ag Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
US7538021B2 (en) * 2006-09-20 2009-05-26 Intel Corporation Removing dry film resist residues using hydrolyzable membranes
JP4222400B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US7700475B1 (en) 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
DE102009010885B4 (de) * 2009-02-27 2014-12-31 Advanced Micro Devices, Inc. Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
JP2011108733A (ja) * 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
JP5532137B2 (ja) * 2010-08-18 2014-06-25 株式会社村田製作所 Ｅｓｄ保護デバイス
TWI478303B (zh) * 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
JP5503590B2 (ja) * 2011-04-28 2014-05-28 ラピスセミコンダクタ株式会社 半導体装置
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
TWI501254B (zh) 2011-10-03 2015-09-21 Invensas Corp 用於具有正交窗之多晶粒導線結合總成之短線最小化
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) * 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
KR101932665B1 (ko) * 2011-10-10 2018-12-27 삼성전자 주식회사 반도체 패키지
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
CN102915981B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体器件及其封装方法
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
US9293338B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
CN102915978B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体封装结构
CN102931097B (zh) * 2012-11-08 2016-11-23 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US20150262949A1 (en) * 2014-03-14 2015-09-17 Lsi Corporation Method for Fabricating Equal Height Metal Pillars of Different Diameters
US9824990B2 (en) * 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
TWI546932B (zh) * 2014-07-17 2016-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
JP6456232B2 (ja) * 2015-04-30 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104992936A (zh) * 2015-05-19 2015-10-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9935024B2 (en) * 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
JP6836121B2 (ja) * 2016-08-19 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、電子機器、及び実装構造体の製造方法
JP6775391B2 (ja) * 2016-11-18 2020-10-28 新光電気工業株式会社 配線基板及びその製造方法
US20180226372A1 (en) * 2017-02-08 2018-08-09 Nanya Technology Corporation Package structure and manufacturing method thereof
JP6926647B2 (ja) * 2017-05-09 2021-08-25 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
TWI665774B (zh) * 2018-08-15 2019-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN109303037A (zh) * 2018-11-08 2019-02-05 罗源县盛源生态农业专业合作社 一种漂浮式捕鱼装置
CN109524311B (zh) * 2018-11-12 2021-11-05 通富微电子股份有限公司 一种半导体芯片封装方法
US11002926B1 (en) 2019-11-07 2021-05-11 Hewlett Packard Enterprise Development Lp Wavelength division multiplexing optical module
DE102021105572A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Mikroelektromechanisches system und verfahren zu seiner herstellung
JP2023136139A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179755A (ja) 1989-12-07 1991-08-05 Sharp Corp 集積回路と回路基板との接続構造
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
TW291589B (ko) * 1995-03-30 1996-11-21 Ftl Co Ltd
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JPH09162240A (ja) 1995-12-13 1997-06-20 Hitachi Ltd 半導体装置
KR100253314B1 (ko) 1997-09-04 2000-04-15 김영환 스터드 비지에이 패키지 및 그 제조방법
JPH11354578A (ja) 1998-06-11 1999-12-24 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3408172B2 (ja) 1998-12-10 2003-05-19 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3389517B2 (ja) 1998-12-10 2003-03-24 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3457926B2 (ja) 2000-04-11 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002270721A (ja) 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619306B2 (en) 2006-11-08 2009-11-17 Casio Computer Co., Ltd. Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
KR100956229B1 (ko) * 2006-11-08 2010-05-04 가시오게산키 가부시키가이샤 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법
US8097941B2 (en) 2006-11-08 2012-01-17 Casio Computer Co., Ltd. Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof

Also Published As

Publication number Publication date
TWI238477B (en) 2005-08-21
CN101136344A (zh) 2008-03-05
US7456089B2 (en) 2008-11-25
CN1697148A (zh) 2005-11-16
US20050253264A1 (en) 2005-11-17
CN100521125C (zh) 2009-07-29
US7122897B2 (en) 2006-10-17
US20070249093A1 (en) 2007-10-25
JP4119866B2 (ja) 2008-07-16
JP2005327816A (ja) 2005-11-24
CN100386875C (zh) 2008-05-07
KR100625632B1 (ko) 2006-09-20
TW200537627A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100625632B1 (ko) 반도체 장치 및 그 제조 방법
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR100714253B1 (ko) 반도체 장치의 제조 방법
US6596560B1 (en) Method of making wafer level packaging and chip structure
US20030207574A1 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
KR20020035774A (ko) 전자 부품, 반도체 장치의 실장 방법 및 반도체 장치의실장 구조
KR20010070028A (ko) 반도체장치 및 그 제조방법
US20200395272A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US6536653B2 (en) One-step bumping/bonding method for forming semiconductor packages
US7994638B2 (en) Semiconductor chip and semiconductor device
US20040127011A1 (en) [method of assembling passive component]
US10276465B2 (en) Semiconductor package assembly
JP2008160158A (ja) 半導体装置
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
JP4617339B2 (ja) 半導体装置の製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006108284A (ja) 半導体パッケージ
US7088004B2 (en) Flip-chip device having conductive connectors
US20070080452A1 (en) Bump structure and its forming method
JP7022541B2 (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
JP4155080B2 (ja) 半導体装置の製造方法
KR101025418B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee