CN101652028B - 埋入式结构及其形成方法 - Google Patents

埋入式结构及其形成方法 Download PDF

Info

Publication number
CN101652028B
CN101652028B CN2009100050531A CN200910005053A CN101652028B CN 101652028 B CN101652028 B CN 101652028B CN 2009100050531 A CN2009100050531 A CN 2009100050531A CN 200910005053 A CN200910005053 A CN 200910005053A CN 101652028 B CN101652028 B CN 101652028B
Authority
CN
China
Prior art keywords
roughness
type circuit
circuit structure
flush type
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100050531A
Other languages
English (en)
Other versions
CN101652028A (zh
Inventor
刘逸群
郑伟鸣
陈宗源
江书圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Publication of CN101652028A publication Critical patent/CN101652028A/zh
Application granted granted Critical
Publication of CN101652028B publication Critical patent/CN101652028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明揭示一种埋入式电路板结构及其形成方法。上述埋入式电路板结构包括基材、位于基材上的第一图案化导体层并选择性暴露此基材、覆盖第一图案化导体层与基材的第一介电层、位于第一介电层中的焊盘开口，以及位于焊盘开口中并暴露出第一图案化导体层的通孔，其中第一介电层的外表面实质上是光滑表面。

Description

埋入式结构及其形成方法
技术领域
本发明涉及埋入式结构及其形成方法。特别是涉及一种埋入式电路板结构，其内壁上有较平坦的表面。
背景技术
电路板是电子装置中一种重要的元件。电路板的功能是用来界定在固体表面上的预定图案。在电子装置不断追求尺寸缩小的趋势下，电路板上导线的线宽与导线之间的距离于是变得越来越小。
就目前的技术而言，有两种符合需求的方法以形成此等电路板。第一种称为转印法，将图案化线路转印至介电层上。另外一种方法则是使用激光方式将基材图案化，来定义镶嵌形式的结构，再使用导电材料来填满在基材上所形成的凹穴，以完成埋入式结构。
一般说来，基材的表面要先经过活化，才能使得导电材料成功地填满在基材上的凹穴中，通常是使用无电极电镀技术。更有甚者，还有一种基材的材料是不需要先经过无电极电镀技术的活化步骤，就可以让导电材料填入基材上的凹穴中。
图1-4例示一种形成埋入式结构的已知方法。如图1所示，首先，提供基材101。第一图案化铜层110位于基材101上，并暴露出部分的基材101。第一介电层120则覆盖第一图案化铜层110以及基材101。
再来，如图2所示，将第一介电层120图案化以形成焊盘开口122、通孔121以及邻接焊盘开口122的沟槽123，其中盲孔121暴露出部分的第一图案化铜层110。由于第一图案化铜层110所暴露出的表面可能还留有胶渣，而且会妨碍后续形成的电性连接品质，因此会进行清孔步骤，如图3所示，以移除第一图案化铜层110所暴露出表面可能还留有的胶渣，以有利于后续形成的电性连接。可以使用等离子体或是氧化剂，例如过锰酸盐来执行此等清孔除胶渣的步骤。除了移除所有留在第一图案化铜层110所暴露出表面上的残渣外，清孔步骤也会侵蚀第一介电层120的表面，包括通孔121、焊盘开口122以及沟槽123的侧壁，在第一介电层120上形成了粗糙的表面。如果此等粗糙的表面再进一步进行铜沉积步骤时，如图4所示，在过分粗化的表面下具有活化基粒的待镀表面反而容易在铜层130上形成不要的瘤状物131，而使孔壁铜层130千疮百孔，并因此减损了铜层130的品质，同时元件的信赖度表现不增反减。更有甚者，沟槽123的粗糙表面使得电路崎岖，并造成信号损失。铜层130的不良品质危及埋入式结构100、电路板与其所制得的电子装置的可靠度。
因此，需要一种具有更佳表面平整度的埋入式结构以及一种新颖制造方法，以提供一种具有良好可靠度的电路板。
发明内容
本发明于是提出一种在侧壁上具有较为光滑平整表面的新颖埋入式结构以及制作此等埋入式结构的方法。由于本发明埋入式结构的侧壁上具有更为光滑平整的表面，当一层的铜沉积在本发明埋入式结构的侧壁上时，可以将铜层上瘤状物的形成机率减到最小，进而增进本发明埋入式结构的可靠度。此外，在本发明的实施例中，本发明的埋入式结构具有实质上平整又光滑的外表面。
本发明首先提出一种埋入式结构。本发明的埋入式结构包括基材、位于基材上的第一图案化导体层并选择性暴露此基材、第一介电层覆盖第一图案化导体层与基材、位于第一介电层中的焊盘开口，与位于焊盘开口中并暴露第一图案化导体层的通孔，其中焊盘开口与通孔一起定义出埋入式结构，通孔的侧壁还进一步具有粗糙度C、焊盘开口的侧壁具有粗糙度B，而第一介电层的外表面具有实质上平坦的粗糙度A。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。
本发明又提出一种形成埋入式电路结构的方法。在本发明形成埋入式电路结构的方法中，首先提供具有图案化导体层位于其上的基材。其次，形成第一介电层以覆盖第一图案化导体层与基材。之后，形成第一有机膜层以覆盖第一介电层。继续，形成穿过第一介电层与第一有机膜层并暴露第一图案化导体层的通孔。再来，进行第一清洁步骤以粗化通孔的侧壁，或是清除残留于第一图案化导体层上的胶渣。然后，图案化第一介电层与第一有机膜层，以在第一介电层中形成与通孔重叠的焊盘开口。焊盘开口与通孔一起定义出埋入式电路结构。第一介电层的外表面具有粗糙度A，焊盘开口的侧壁具有粗糙度B，通孔的侧壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。
本发明又提出另一种形成埋入式电路结构的方法。在本发明另一种形成埋入式电路结构的方法中，首先提供具有图案化导体层位于其上的基材。其次，形成第一介电层以覆盖第一图案化导体层与基材。之后，形成第一有机膜层以覆盖第一介电层。继续，形成穿过第一介电层与第一有机膜层并暴露第一图案化导体层的通孔。再来，进行第一清洁步骤以粗化通孔的侧壁及/或清除残留于第一图案化导体层上的胶渣。然后，移除第一有机膜层。接着，进行第二清洁步骤以清理第一图案化导体层。随后，形成第二有机膜层以覆盖第一介电层。接下来，图案化第一介电层与第二有机膜层，以在第一介电层中形成与通孔重叠的焊盘开口。焊盘开口与通孔一起定义出埋入式电路结构。第一介电层的外表面具有粗糙度A，焊盘开口的侧壁具有粗糙度B，通孔的侧壁具有粗糙度C。其中，粗糙度A、粗糙度B及粗糙度C三者彼此不同。
由于本发明新颖的埋入式结构在清洁步骤之后，经过图案化步骤以定义出焊盘开口或是选择性地定义出沟槽，本发明埋入式结构的内壁则具有较为光滑平整的表面，同时还避免了清洁步骤对内壁表面的破坏。此等清洁步骤一方面可以促进第一图案化导体层的电性连接，另一方面又使得通孔中的内连线，亦即内部电性连接，对于通孔的内壁具有优选的亲和性，其亦可以第二清洁步骤继之而更加强化。倘若此等清洁步骤过之或不及，皆属不希望的情形。
再者，本发明还会减少铜瘤状物的形成，并在当后续的铜层沉积在本发明埋入式结构的内壁上时，更能增进本发明埋入式结构的可靠度。此外，本发明埋入式结构还由于第一有机膜层/第二有机膜层的保护，会进一步具有实质上光滑的外表面。
附图说明
图1-4例示一种形成埋入式结构的已知方法。
图5例示本发明埋入式结构的实施例。
图6-15例示本发明用以形成埋入式电路结构的方法实施例。
图16例示本发明沟槽可能的多种构造相异的形状。
附图标记说明
100：埋入式结构            101：基材
110：第一图案化铜层        120：第一介电层
121：通孔                  122：焊盘开口
123：沟槽                  130：铜层
131：瘤状物
200：埋入式结构            201：基材
210：第一图案化导体层      211：胶渣
214：内连线                220：第一介电层
221：通孔                  222：焊盘开口
223：沟槽                  224：外表面
230：第二导体层            240：第三图案化导体层
250、250’：有机膜层
具体实施方式
本发明提供一种新颖的埋入式结构以及制作一种埋入式电路结构的方法。由于本发明的埋入式结构在清洁步骤之后才经过图案化步骤，所以本发明埋入式结构的内壁具有较为平坦的表面，还会减少铜瘤状物的形成。并由于此等较为平坦的表面，在后续铜层的沉积品质，更增进了本发明埋入式结构的可靠度。还有，本发明埋入式结构还因为制造过程中的第一有机膜层/第二有机膜层的保护，会进一步具有实质上光滑的外表面。
本发明首先提供一种埋入式结构。图5例示本发明埋入式结构的实施例。如图5所示，本发明的埋入式结构200包括基材201、第一图案化导体层210、第一介电层220、通孔221与焊盘开口222。基材201通常为用于电路板的非导电性材料。
第一导体层210形成于基材201上，以覆盖基材201，并选择性地暴露出基材201。第一导体层210可以包括例如铜或是铝的金属。此外，第一导体层210还被图案化，以定义预定的电路而成为第一图案化导体层210。
位于第一图案化导体层210上的为覆盖基材201与第一图案化导体层210的第一介电层220。第一介电层220的外表面224为实质上光滑的。例如，第一介电层220的外表面224具有粗糙度A。粗糙度A可以使用参数Ra值来表示。定义此参数Ra的细节部份，请参考JIS B 0601-1982的规定。若使用参数Ra值来表示粗糙度A时，粗糙度A小于0.5μm。
在本发明的具体实施例中，第一介电层220可以进一步包括多个触媒颗粒，其中触媒颗粒可以是包括金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒或是金属氮化物颗粒，例如锰、铬、钯、铂、铝、锌、铜、银、金、镍、钴、铑、铱、铁、钨、钒、钽、钛其中之一或前述材料的任意组合的错合物、螯合物、氧化物或氮化物。举例而言，这些触媒颗粒例如是氧化铜、氮化铝、钴钼双金属氮化物(Co2Mo3Nx)颗粒或钯金属颗粒。一但活化以后，例如使用激光，第一介电层220的活化表面可以辅助另一导电层的沉积。
形成焊盘开口222在第一介电层220之上。此外，通孔221还形成在焊盘开口222之中，从俯视角度来观察，焊盘开口222形成包围通孔221。通孔221暴露出位于下方的第一图案化导体层210，使得通孔221与焊盘开口222一起定义出本发明埋入式结构200的电路图样。另外，第一介电层220还包括非包围通孔221并选择性与通孔221相通的沟槽223，如图5所示。沟槽223可能赋有多种构造相异的形状，如图16所示。
类似地，沟槽223的内壁具有粗糙度B，焊盘开口222的侧壁具有粗糙度B，而通孔的内壁具有粗糙度C。若使用参数Ra值来表示，粗糙度B则介于0.2μm与1.5μm之间。同样地，若使用参数Ra值来表示，粗糙度C则介于0.5μm与5.0μm之间。同时，粗糙度A、粗糙度B及粗糙度C三者彼此不同。粗糙度A、粗糙度B及粗糙度C三者之间彼此的关系为C＞B＞A。
在本发明的另一具体实施例中，第二导体层230则会填满通孔221、焊盘开口222与选择性形成的沟槽223，以形成本发明的埋入式电路结构。第二导体层230通常包括金属，例如铜或是铝，其可以由无电电镀工艺(electroless plating)来形成。若是第一介电层220包括金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒或是金属氮化物颗粒时，当形成于第一介电层220内壁的活化表面，即会作为用于第二导体层230的晶种层。
基材201包括用于电性连接第一图案化导体层210与第三图案化导体层240的内连线214以及第三图案化导体层240，如图5所示。第三图案化导体层240通常包括金属，例如铜或是铝。
为了要达成第一介电层220的外表面224为实质上光滑的表面，在本发明又一具体实施例中，埋入式电路结构可以包括覆盖第一介电层220并选择性暴露通孔221、焊盘开口222与选择性形成的沟槽223的有机膜层250，以保护第一介电层220的外表面224。有机膜层250可以是亲水性高分子，使得必要时可以用水洗去。例如，此等亲水性高分子的特性官能基可以包括羟基(-OH)、酰胺基(-CONH2)、磺酸基(-SO3H)、羧基(-COOH)其中之一的官能基团，或者前述各官能基团的任意组合。或者，有机膜层250亦可以是疏水性高分子。例如，此等疏水性高分子的特性官能基可以包括甲基丙烯酸树脂、苯乙烯树脂、烯丙树脂、聚丙烯酸树脂、聚醚树脂、聚烯烃树脂、聚酰胺树脂或聚硅氧烷树脂其中之一的官能基团，或者前述各官能基团的任意组合。
本发明又提供形成埋入式电路结构的方法，并更进一步用来形成埋入式电路结构。请参考图6-15，其例示本发明用以形成埋入式电路结构的方法实施例。如图6所示，首先提供基材201，其中基材201具有第一图案化导体层210位于其上，且第一图案化导体层210选择性的暴露基材201。然后形成第一介电层220以覆盖第一图案化导体层210与基材201。基材201通常为用于电路板的非导电性材料。基材201包括用于电性连接第一图案化导体层210与第三图案化导体层240的内连线214与第三图案化导体层240，如图6所示。第一图案化导体层210或是第三图案化导体层240通常包括金属，例如铜或是铝。
在本发明的具体实施态样中，第一介电层220可以进一步包括多个触媒颗粒，其中触媒颗粒可以是包括金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒或是金属氮化物颗粒，例如锰、铬、钯、铂、铝、锌、铜、银、金、镍、钴、铑、铱、铁、钨、钒、钽、钛其中之一或是前述材料的任意组合的错合物、螯合物、氧化物或氮化物。一但使用例如激光活化以后，第一介电层220的活化表面，可以辅助另一导电层的沉积。
其次，如图7所示，形成第一有机膜层250，以覆盖第一介电层220。因此，第一有机膜层250即会保护第一介电层220的外表面224，免于任何不希望的损伤。第一有机膜层250可以包括亲水性高分子，使得在必要时可以用水洗去。例如，此等亲水性高分子的特性官能基可以包括羟基(-OH)、酰胺基(-CONH2)、磺酸基(-SO3H)、羧基(-COOH)其中之一的官能基团，或者前述各官能基团的任意组合。
或者，第一有机膜层250可以包括疏水性高分子。例如，此等疏水性高分子的特性官能基可以包括甲基丙烯酸树脂、苯乙烯树脂、烯丙树脂、聚丙烯酸树脂、聚醚树脂、聚烯烃树脂、聚酰胺树脂、聚硅氧烷树脂其中之一官能基团，或者前述各官能基团的任意组合。
第一介电层220的外表面224具有原始的粗糙度A，例如，实质上为光滑。可以使用参数Ra值来表示粗糙度A。若以参数Ra值来表示时，粗糙度A小于0.5μm。
然后，如图8所示，在第一介电层220与第一有机膜层250之中形成至少一个通孔221。通孔221穿透第一介电层220与第一有机膜层250以暴露出位于下方的第一图案化导体层210。可以使用激光来移除部份的第一介电层220与部份的第一有机膜层250来形成至少一个通孔221。
再来，进行第一清洁步骤来清除暴露出的第一图案化导体层210表面的残余胶渣。如前所述，由于一些胶渣211会散布在暴露出的第一图案化导体层210的表面，并因此妨碍后续的电性连接品质，所以一个清洁步骤是需要的，如图9所示。第一清洁步骤可以包括使用能量性粒子，例如等离子体，或是使用氧化剂，例如过锰酸盐。如前所述，除了会清除散布在第一图案化导体层210暴露出表面的所有胶渣211之外，清洁步骤还会侵蚀第一介电层220与第一有机膜层250的内壁，留下了第一介电层220与第一有机膜层250都有受侵蚀的内表面，亦即，粗化的表面，如图9所示。然而，由于第一有机膜层250的保护与屏蔽，第一介电层220的外表面224即免受清洁步骤所造成的伤害，并维持其原始的粗糙度A，例如，实质上为光滑。
以下的步骤，为需视第一图案化导体层210所暴露出表面的品质情况而选择性地进行另一清洁步骤。换言之，当第一图案化导体层210所暴露出表面的情况不需要进一步的清洁，同时第一有机膜层250还保留在第一介电层220表面上，即可以略过以下的另一清洁步骤。
如果第一有机膜层250包括亲水性高分子，第一有机膜层250就可以用水洗去，如图10所示。继续进行第二清洁步骤，例如微蚀(micro-etching)，以再次清理暴露出的第一图案化导体层210表面，如图11所示。第二清洁步骤可以包括使用某些氧化剂，例如过硫酸钠加上硫酸，或是过氧化氢加上硫酸，或是仅使用稀硫酸本身。
在第二清洁步骤完成后，再次形成第二有机膜层250’以覆盖第一介电层220与通孔221，如图12所示。若在未进行前述的第二清洁步骤，以及未去除第一有机膜层250时，则第一有机膜层250即成为第一有机膜层250’。在以下的叙述中，皆统称为有机膜层250’。
有机膜层250’可以保护第一介电层220的外表面224即免受任何不希望的伤害。有机膜层250’可以包括亲水性高分子，使得必要时可以用水洗去。例如，此等亲水性高分子的特性官能基可以包括羟基(-OH)、酰胺基(-CONH2)、磺酸基(-SO3H)、羧基(-COOH)其中之一官能基团，或者前述各官能基团的任意组合。
或者，有机膜层250’可以包括疏水性高分子。例如，此等疏水性高分子的特性官能基可以包括甲基丙烯酸树脂、苯乙烯树脂、烯丙树脂、聚丙烯酸树脂、聚醚树脂、聚烯烃树脂、聚酰胺树脂、聚硅氧烷树脂其中之一官能基团，或者前述各官能基团的任意组合。
无论是否要进行第二清洁步骤，如图13所示，之后将第一导体层210与有机膜层250’图案化以形成焊盘开口222，并同时强化通孔221，以及选择性形成沟槽223。焊盘开口222环绕通孔221，或是换句话说，焊盘开口222与通孔221重叠。焊盘开口222与通孔221一起定义出本发明的埋入式电路结构。
与焊盘开口222相比，沟槽223并不环绕通孔221，但可选择性地与通孔221相连接。同理，焊盘开口222与选择性形成的沟槽223，可以使用激光来移除部份的第一介电层220与部份的第一有机膜层250’来达成。当形成了焊盘开口222与沟槽223时，则沟槽223的内壁具有粗糙度B，焊盘开口222的侧壁具有粗糙度B。若使用参数Ra值来表示，粗糙度B则介于0.2μm与1.5μm之间。
在形成焊盘开口222与选择性形成的沟槽223时，会同时强化通孔221，而通孔221的内壁具有不同的粗糙度，即为粗糙度C。若使用参数Ra值来表示，粗糙度C则介于0.5μm与5.0μm之间。其中，粗糙度A、粗糙度B、粗糙度C三者彼此不同。甚至，粗糙度A、粗糙度B、粗糙度C三者之间彼此存在关联性。例如，为粗糙度C＞粗糙度B＞粗糙度A。
如果第一介电层220包括多个触媒颗粒，其中触媒颗粒可以是包括金属错合物、金属螯合物、金属氧化物或金属氮化物，形成焊盘开口222与选择性形成的沟槽223时会同时活化此等金属错合物、金属螯合物、金属氧化物或是金属氮化物。例如使用激光活化以后，形成的第一介电层220的活化表面即可辅助另一导电层的沉积。
为了要形成本发明的埋入式电路结构，如图14所示，进行第一沉积步骤，使于通孔221、焊盘开口222与沟槽223之中形成第二导体层230。其中，第一沉积步骤可以为无电电镀工艺。如果第一介电层220包括多个触媒颗粒，其中触媒颗粒可以是包括金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒或金属氮化物颗粒，并于形成焊盘开口222与沟槽223的过程中活化，第一介电层220的活化表面可视为作为无电电镀工艺时的晶种层。第二导体层230可以包括例如铜或是铝的金属。此外，还可依实际需求，选择性地再进行第二沉积步骤，例如电镀工艺，使得第二导体层230填入通孔221、焊盘开口222与沟槽223之中。由于在清洁步骤后才形成焊盘开口222与沟槽223的内壁，或是同时强化了通孔221，在是在较为平坦的表面上减少形成铜瘤状物的发生，则可得到优选电性连接品质的导体层。
另外，可以选择性地保留或者移除有机膜层250’，当选择移除有机膜层250’后的第一介电层220表面为实质上光滑，如图15所示。例如，当有机膜层250’是亲水性高分子时，有机膜层250’就可以利用水洗的方式移除。
综前所述，由于本发明的埋入式电路结构在第一清洁步骤之后，才经过图案化步骤，本发明的通孔、焊盘开口与沟槽的内壁于是具有较为光滑平整的表面，且该光滑平整的表面也会减少形成铜瘤状物的发生，使得后续的铜层沉积在本发明埋入式结构的侧壁上时，可得到优选电性连接品质的导体层。
以上所述仅为本发明的实施例，然其并非用以限定本发明，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (43)

1.一种埋入式结构，其特征在于，包括：
基材；
第一图案化导体层，位于该基材之上并选择性暴露该基材；
第一介电层，覆盖该第一图案化导体层与该基材，其中该第一介电层具有粗糙度A的实质上光滑的外表面；
焊盘开口，位于该第一介电层之中，其中该焊盘开口的侧壁具有粗糙度B；以及
通孔，位于该焊盘开口中并暴露该第一图案化导体层，其中该焊盘开口与该通孔一起定义出该埋入式结构，该通孔的侧壁具有粗糙度C，且粗糙度A、粗糙度B和粗糙度C三者彼此不同，粗糙度C＞粗糙度B＞粗糙度A。
2.如权利要求1所述的埋入式结构，其特征在于，其中该基材包括第三图案化导体层与内连线，其中该内连线用以电性连接该第一图案化导体层与该第三图案化导体层。
3.如权利要求1所述的埋入式结构，其特征在于，还包括：
沟槽，位于该第一介电层之中，该沟槽的内壁具有粗糙度B。
4.如权利要求1所述的埋入式结构，其特征在于，还包括：
第二导体层，填满该通孔、该焊盘开口以形成埋入式电路结构。
5.如权利要求1所述的埋入式结构，其特征在于，其中该第一介电层包括多个触媒颗粒，其中该触媒颗粒为选自于由金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒以及金属氮化物颗粒所组成的群组。
6.如权利要求1所述的埋入式结构，其特征在于，其中该粗糙度A的参数Ra值小于0.5μm。
7.如权利要求1所述的埋入式结构，其特征在于，其中该粗糙度B的参数Ra值为介于0.2μm与1.5μm之间。
8.如权利要求1所述的埋入式结构，其特征在于，其中该粗糙度C的参数Ra值为介于0.5μm与5.0μm之间。
9.如权利要求1所述的埋入式结构，其特征在于，还包括：
有机膜层，覆盖该第一介电层并选择性暴露该通孔与该焊盘开口。
10.一种形成埋入式电路结构的方法，其特征在于，包括：
提供基材，其中该基材具有第一图案化导体层位于其上；
形成第一介电层，以覆盖该第一图案化导体层与该基材；
形成第一有机膜层，以覆盖该第一介电层；
形成通孔，穿透该第一介电层与该第一有机膜层，并暴露出该第一图案化导体层；
进行第一清洁步骤，以粗化该通孔的侧壁与清除该第一图案化导体层的残余胶渣；以及
图案化该第一介电层与该第一有机膜层，以在该第一介电层中形成与该通孔重叠的焊盘开口，使得该第一介电层的外表面具有粗糙度A、该焊盘开口的侧壁具有粗糙度B及该通孔的侧壁具有粗糙度C，其中该焊盘开口与该通孔一起定义出该埋入式电路结构，而粗糙度A、粗糙度B、粗糙度C三者彼此不同，粗糙度C＞粗糙度B＞粗糙度A。
11.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该基材包括第三图案化导体层与内连线，其中该内连线用以电性连接该第一图案化导体层与该第三图案化导体层。
12.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，还包括：
形成位于该第一介电层中的沟槽，其中该沟槽的内壁具有粗糙度B。
13.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，还包括：
进行第一沉积步骤以形成第二导体层，填入该通孔与该焊盘开口。
14.如权利要求13所述的形成埋入式电路结构的方法，其特征在于，其中该第一沉积步骤为无电电镀工艺。
15.如权利要求13所述的形成埋入式电路结构的方法，其特征在于，还包括：
进行第二沉积步骤，使得该第二导体层填满该通孔与该焊盘开口。
16.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该第一介电层包括多个触媒颗粒，其中该触媒颗粒为选自由金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒以及金属氮化物颗粒所组成的群组。
17.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该第一有机膜层包括亲水性高分子。
18.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该第一有机膜层包括疏水性高分子。
19.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该第一清洁步骤为选自由等离子体与氧化剂所组成的群组。
20.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中图案化该第一介电层的方法为使用激光。
21.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度C的参数Ra值为介于0.5μm与5.0μm之间。
22.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度B的参数Ra值为介于0.2μm与0.5μm之间。
23.如权利要求10所述的形成埋入式电路结构的方法，其特征在于，还包括：
移除该第一有机膜层，而留下该第一介电层的实质上光滑的表面。
24.如权利要求23所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度A的参数Ra值小于0.5μm。
25.一种形成埋入式电路结构的方法，包括：
提供基材，其中该基材具有第一图案化导体层位于其上；
形成第一介电层，以覆盖该第一图案化导体层与该基材；
形成第一有机膜层，以覆盖该第一介电层；
形成通孔，穿过该第一介电层与该第一有机膜层，并暴露出该第一图案化导体层；
进行第一清洁步骤，以粗化该通孔的侧壁与清除该第一图案化导体层的残余胶渣；
移除该第一有机膜层；
进行第二清洁步骤，以清理该第一图案化导体层；
形成第二有机膜层，以覆盖该第一介电层；
图案化该第一介电层与该第二有机膜层，以在该第一介电层中形成与该通孔重叠的焊盘开口，使得该第一介电层的外表面具有粗糙度A、该焊盘开口的侧壁具有粗糙度B及该通孔的侧壁具有粗糙度C，其中该焊盘开口与该通孔一起定义出该埋入式电路结构，而粗糙度A、粗糙度B、粗糙度C三者彼此不同，粗糙度C＞粗糙度B＞粗糙度A。
26.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该基材包括第三图案化导体层与内连线，其中该内连线用以电性连接该第一图案化导体层与该第三图案化导体层。
27.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，还包括：
形成位于该第一介电层中的沟槽，其中该沟槽的内壁具有粗糙度B。
28.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，还包括：
进行第一沉积步骤以形成第二导体层，填入该通孔与该焊盘开口。
29.如权利要求28所述的形成埋入式电路结构的方法，其特征在于，其中该第一沉积步骤为无电电镀工艺。
30.如权利要求28所述的形成埋入式电路结构的方法，其特征在于，还包括：
进行第二沉积步骤，使得该第二导体层填满该通孔与该焊盘开口。
31.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第一介电层包括多个触媒颗粒，其中该触媒颗粒为选自由金属错合物颗粒、金属螯合物颗粒、金属氧化物颗粒以及金属氮化物颗粒所组成的群组。
32.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第一有机膜层包括亲水性高分子。
33.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第一有机膜层包括疏水性高分子。
34.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中形成该通孔的方法为使用激光。
35.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中进行该第一清洁步骤的方法为使用等离子体。
36.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第二清洁步骤的方法为使用氧化剂。
37.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第二有机膜层包括亲水性高分子。
38.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该第二有机膜层包括疏水性高分子。
39.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中图案化该第一介电层的方法为使用激光。
40.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度C的参数Ra值为介于0.5μm与5.0μm之间。
41.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度B的参数Ra值为介于0.2μm与0.5μm之间。
42.如权利要求25所述的形成埋入式电路结构的方法，其特征在于，还包括：
移除该第二有机膜层，而留下该第一介电层的实质上光滑的表面。
43.如权利要求42所述的形成埋入式电路结构的方法，其特征在于，其中该粗糙度A的参数Ra值小于0.5μm。
CN2009100050531A 2008-08-13 2009-01-21 埋入式结构及其形成方法 Active CN101652028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/190,602 US8132321B2 (en) 2008-08-13 2008-08-13 Method for making embedded circuit structure
US12/190,602 2008-08-13

Publications (2)

Publication Number Publication Date
CN101652028A CN101652028A (zh) 2010-02-17
CN101652028B true CN101652028B (zh) 2011-07-06

Family

ID=41674074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100050531A Active CN101652028B (zh) 2008-08-13 2009-01-21 埋入式结构及其形成方法

Country Status (2)

Country Link
US (2) US8132321B2 (zh)
CN (1) CN101652028B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
TWI399150B (zh) * 2009-12-31 2013-06-11 Unimicron Technology Corp 線路板及其製程
US8581104B2 (en) * 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102695376A (zh) * 2011-03-25 2012-09-26 欣兴电子股份有限公司 线路结构的制作方法
US9171793B2 (en) * 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法
US20140353019A1 (en) 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
US10461005B2 (en) * 2018-04-02 2019-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN112839426B (zh) * 2019-11-25 2024-06-18 蓝胜堃 降低电路板导体信号损失的结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7334326B1 (en) * 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089376A (en) * 1986-12-08 1992-02-18 Armstrong World Industries, Inc. Photoimagable solder mask coating
JPH0383398A (ja) * 1989-08-26 1991-04-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
EP1207730B1 (en) * 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
DE60044974D1 (de) * 1999-08-12 2010-10-28 Ibiden Co Ltd Mehrschichtige leiterplatte und leiterplatten-herstellungsmethode
US6548224B1 (en) * 2000-03-07 2003-04-15 Kulicke & Soffa Holdings, Inc. Wiring substrate features having controlled sidewall profiles
JP2001274537A (ja) * 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
KR100917101B1 (ko) * 2000-08-04 2009-09-15 도요 보세키 가부시키가이샤 플렉시블 금속적층체 및 그 제조방법
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US20080043447A1 (en) 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
JP3705288B2 (ja) * 2004-02-24 2005-10-12 Ｊｓｒ株式会社 回路基板検査用アダプターおよび回路基板検査装置
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
TWI231165B (en) * 2004-06-30 2005-04-11 Phoenix Prec Technology Corp Method for fabricating electrical connection structure of circuit board
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4671802B2 (ja) * 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
US20060084251A1 (en) * 2004-10-18 2006-04-20 Fujitsu Limited Plating method, semiconductor device fabrication method and circuit board fabrication method
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
WO2006112406A1 (ja) * 2005-04-18 2006-10-26 Mitsui Chemicals, Inc. 金属積層体及びその製造方法と用途
CN101180727B (zh) 2005-05-23 2010-06-16 揖斐电株式会社 印刷线路板及其制造方法
JP2007109902A (ja) * 2005-10-14 2007-04-26 Ibiden Co Ltd 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4904891B2 (ja) * 2006-03-31 2012-03-28 富士通株式会社 回路基板および電子装置、回路基板の製造方法
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
TW200805611A (en) 2006-07-07 2008-01-16 Kinsus Interconnect Tech Corp Manufacturing method of substrate without using exposure developing process and its inserted circuit structure
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
US8191248B2 (en) * 2008-09-17 2012-06-05 Unimicron Technology Corp. Method for making an embedded structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7334326B1 (en) * 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals

Also Published As

Publication number Publication date
US20120085569A1 (en) 2012-04-12
US8729397B2 (en) 2014-05-20
US8132321B2 (en) 2012-03-13
CN101652028A (zh) 2010-02-17
US20100038124A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
CN101652028B (zh) 埋入式结构及其形成方法
TWI388122B (zh) 形成複合材料電路板結構的方法
CN100562226C (zh) 一种用于双面及多层柔性印刷线路板的图形电镀方法
CN101677491B (zh) 埋入式结构及其制法
US6555209B1 (en) Method of manufacturing multilayer wiring board
KR100756261B1 (ko) 배선 기판의 제조 방법
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
CN1976556B (zh) 配线电路基板
CN102123566B (zh) 内埋式线路板及其制造方法
JP2010529694A (ja) 金属コア基材を備える回路アセンブリおよびこの回路アセンブリを作製するためのプロセス
CN103025057A (zh) 布线基板及其制造方法
CN101902884B (zh) 形成复合材料电路板结构的方法
TWI395521B (zh) 埋入式結構及其製法
CN101754578B (zh) 咬合式电路结构及其形成方法
JP2005285986A (ja) 柱状金属体の形成方法及び柱状金属体
JP2004281838A (ja) コイルオンチップ及びコイルオンチップの製造方法
JP3589794B2 (ja) 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
CN101221908B (zh) 具有凸块的基板工艺及其结构
JP3178677B2 (ja) 多層配線基板の製造方法
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
CN100511985C (zh) 防止异物附着的表面弹性波设备的制造方法
CN101770957A (zh) 线路基板工艺
KR100858057B1 (ko) 인쇄 회로 기판에 있어 인입선 없이 니켈-금 도금을 전기도금하는 방법 및 이를 적용한 패드를 구비한 인쇄 회로기판
KR20110065782A (ko) 인쇄회로기판 및 그 제조방법
JPH0992964A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant