KR20110065782A - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 제조공정에 관한 것으로, 캐리어 기판 상에 에칭특성이 다른 제1및 제2 회로패턴층을 형성하는 1단계; 내층회로패턴이 형성된 내층회로기판상의 절연층에 상기 제1및 제2 회로패턴층을 매립하는 2단계; 상기 내층회로패턴과 상기 제1회로패턴층을 연결하는 금속물질이 충진되는 비아홀을 형성하는 3단계; 비아홀의 상부면을 포함하는 인쇄회로기판 표면을 평탄화하는 4단계; 를 포함하여 이루어지는 것을 특징으로 한다.

본 발명에 따르면, 매립형 인쇄회로기판을 형성하는 제조공정에서, 에칭특성이 다른 2개의 층으로 형성되는 매립패턴을 형성하여 전사방식으로 진행되는 회로형성의 공정의 신뢰성을 향상시킬 수 있는 효과가 있다.

캐리어, 전자, 에칭특성

Description

인쇄회로기판 및 그 제조방법{PCB and Fabricating Method of the same}

본 발명은 매립형 인쇄회로기판의 제조공정에 관한 것이다.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로, 회로패턴 절연체 속에 묻혀 있는 매립구조의 인쇄회로 기판이 고려되고 있다.

종래의 인쇄 회로기판은 회로를 형성하는 방법에 있어서, 동박을 포함하는 절연 부재 상에 감광성 물질을 도포한 후, 노광, 현상을 통해 감광성 물질의 패턴을 형성하고 에칭을 통해 회로를 형성하는 subtractive방법과 더 미세한 회로를 형성하기 위한 방법으로 얇은 동박을 포함한 절연 부재나 절연 부재에 무전해 동 도금을 형성하고 상기 방법과 동일하게 광 감성물질의 패턴을 형성한 후, 도금함으로써 회로를 형성하는 Modified Semi-additive이나 Semi-additive 방식이 대표적이다. 더 나아가 미세회로의 형성과 신뢰성을 보장하기 위해서 여러 패턴 방식들이 고려되고 있으며 잉크젯, 전사방식, 레이저방식 등이 있다

이 중 전사방식은 별도의 캐리어와 결합된 동판에 회로 패턴을 형성하고 절 연 부재에 압착한 후, 캐리어를 제거함으로써 전연 부재 내에 회로패턴을 형성하는 방식이다. 구체적으로 도 1a 내지 도 1b를 참조하여 이 공정을 설명하면 다음과 같다.

(a) 캐리어(12) 상에 금속층(10)을 형성하고, 금속층 상에 패터닝을 통해 회로패턴(11)을 형성한다. (b) 이후, 내부회로(30)이 베이스 기판(B)에 형성된 절연층(20)에 상술한 회로패턴(11)을 프레스 가압을 통해 매립한다. (c) 이후, 캐리어를 제거하고, 상기 금속층(10)의 일 영역을 에칭하여 비아 윈도우(W)를 형성한다. (d) 그리고 상기 윈도우(W)의 하부를 가공하여 비아홀(40)을 형성하고, (e) 비아홀 상에 시드층(50)을 형성하고, 상기 비아홀의 상부를 제외한 영역에 감광성 물질층(50)을 도포한 후, (f) 비아홀 내부를 Cu 등의 금속물질로 충진한 후, (g) 상기 감광성 물질층(50)을 제거한다. (h) 그리고 시드층(50) 제거하는 공정으로 수행된다.

그러나 이상과 같은 제조공정은 요구되는 단위 공정이 많아 제조시간이 길어지며, 이에 따른 불량요인이 더욱 증가하여 제조비용의 증가하는 문제가 발생하게 된다.

특히, 일련의 공정을 보면, (f~g) 감광물질(Photoresist; 60)로 비아홀(40) 이외의 부분은 마스킹(Masking)을 하고 비아(Via)를 도금을 통해 충진(Filling)을 한다. 이 경우 (g) 단계에서처럼, 도금은 절연층(20)의 상부보다 높게(Over Cu)형성 되도록 충분히 도금을 하고, 그 후 공정에서 주로 화학적인 에칭을 통해서 평탄화 적업을 진행하게 된다. 그러나 이러한 평탄화 과정에서, 시드층(50)과 비아상 부의 오버층(over Cu)를 제거하는 평탄화 과정에서 회로 부분(11)까지 에칭되어 회로가 손상되어 불량제품으로 이어질 확률이 매우 높아지는 문제가 발생하게 된다.

본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 매립형 인쇄회로기판을 형성하는 제조공정에서, 에칭특성이 다른 2개의 층으로 형성되는 매립패턴을 형성하여 전사방식으로 진행되는 회로형성의 공정의 신뢰성을 향상시킬 수 있는 제조공정 및 이에 따른 인쇄회로기판을 제공하는 데 있다.

본 발명은 상술한 과제를 해결하기 위한 구성으로서, 캐리어 기판상에 에칭특성이 다른 제1및 제2 회로패턴층을 형성하는 1단계; 내층회로패턴이 형성된 내층회로기판 상의 절연층에 상기 제1및 제2 회로패턴층을 매립하는 2단계; 상기 내층회로패턴과 상기 제1회로패턴층을 연결하는 금속물질이 충진되는 비아홀을 형성하는 3단계; 비아홀의 상부면을 포함하는 인쇄회로기판 표면을 평탄화하는 4단계; 를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있도록 한다.

또한, 상술한 제조공정에서 상기 1단계의 상기 제1회로패턴층은 Au, Ni, Pd 중 어느 하나로 이루어질 수 있도록 하며, 상기 1단계의 상기 제2회로패턴층은 Cu 또는 Ag로 이루어지는 것이 바람직하다.

본 발명에 따른 제조공정에서의 상기 2단계는, 상기 제1 및 제2회로패턴층을 상기 절연층에 매립하고, 캐리어기판을 제거하는 단계로 구성할 수 있다.

또한, 상술한 상기 제1 및 제2회로패턴층을 상기 절연층에 매립은, 열과 압력을 동시에 가하는 프레스방식, 초음파 프레스 방식, 온열레이저(Thermal Laser) 를 이용하는 프레스 방식 중 어느 하나를 이용할 수 있다.

본 발명에 따른 제조공정에서의 상기 3단계는, a 1) 내층회로패턴의 노출되도록 비아홀을 가공하는 단계; a 2) 상기 비아홀과 절연층의 표면에 시드층을 형성하는 단계; a 3) 상기 비아홀을 금속물질로 충진하는 단계; 를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있다.

또한, 이 경우 상기 a 2) 단계는, 상기 시드층을 Cu, Au, Ni, Pd, In, Ti, Sn 중 하나 이상을 포함하는 금속층 또는 전도성을 띠는 전도성 고분자로 구성할 수 있다.

아울러 상기 a 3) 단계는, 상기 비아홀의 상부 면을 제외한 영역에 감광물질층을 형성하고, 상기 비아홀 내부에만 금속물질을 충진하는 단계로 형성할 수 있다. 또한, 이 경우 금속물질은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 금속물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.

또한, 본 발명에 따른 제조공정의 상기 4단계는, 물리적 또는 화학적 에칭방법을 통해, 상기 제1회로패턴층의 노출될 때까지 에칭을 수행하는 단계로 구성할 수 있다.

상술한 제조공정에 따라 아래와 같은 인쇄회로기판을 제조할 수 있게 된다.

구체적으로는, 내층회로패턴 상에 형성되는 적어도 1 이상의 비아홀; 상기 비아홀로 상기 내층회로패턴과 연결되는 매립형 제1 및 제2회로패턴; 상기 내층회로패턴 및 제1 및 2회로패턴을 수용하는 절연층;을 포함하되, 상기 제1 및 제2회로패턴은 에칭특성이 다른 물질로 형성되는 것을 특징으로 한다.

특히, 상기 제1회로패턴은 Au, Ni, Pd 중 어느 하나로 이루어지며, 상기 제2회로패턴은 Cu 또는 Ag로 이루어질 수 있다. 아울러, 상기 비아홀 충진물질은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 구성될 수 있음은 상술한 바와 같다.

본 발명에 따르면, 매립형 인쇄회로기판을 형성하는 제조공정에서, 에칭특성이 다른 2개의 층으로 형성되는 매립패턴을 형성하여 전사방식으로 진행되는 회로형성의 공정의 신뢰성을 향상시킬 수 있는 효과가 있다.

구체적으로는 층간 연결을 위한 비아홀 가공 및 금속물질의 충진 후 공정으로 오버-플레이팅(over-palting)된 금속층을 제거하기 위하여 수행되는 에칭 공정에서 회로 상부에 형성된 제1금속층은 반응하지 않고, 제2금속층에만 화학적 반응을 함으로써, 회로에는 영향을 주지 않고, 오버-플레이팅 된 비아홀의 충진물질의 상부 및 시드 금속만을 제거하게 되어 회로불량을 막을 수 있게 된다.

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상 기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 2a 내지 도 2c는 본 발명에 따른 인쇄회로기판의 제조공정에 대한 개략적인 제조 순서도 및 공정도이다.

본 발명에 따른 인쇄회로기판의 제조공정은 크게 캐리어기판상에 에칭특성이 다른 제1및 제2 회로패턴층을 형성하는 1단계와 내층회로패턴이 형성된 내층회로기판 상의 절연층에 상기 제1및 제2 회로패턴층을 매립하는 2단계, 그리고 상기 내층회로패턴과 상기 제1회로패턴층을 연결하는 금속물질이 충진되는 비아홀을 형성하는 3단계 및 비아홀의 상부면을 포함하는 인쇄회로기판 표면을 평탄화하는 4단계를 포함하여 이루어진다.

구체적으로는, 상기 1단계는 다음과 같은 세부단계로 형성될 수 있다.

우선, S 1~S 2단계로서, 본 발명에 따른 캐리어 기판(111)상에 제1회로패턴층(112)와 제2회로패턴층(113)을 형성한다. 이 경우 상기 제1 및 제2회로패턴층은 각각 동일한 에칭액에 에칭특성이 상이한 층으로 형성됨이 바람직하다. 특히, 이러한 에칭특성이 다른 물질 구성의 일 실시예로서는, 상기 제1회로패턴층(112)은 Au, Ni, Pd 중 어느 하나로 이루어질 수 있으며, 나아가 상기 제2회로패턴층은 Cu 또는 Ag로 형성할 수 있다.

다음으로, 베이스 절연기판(B) 상에 내부회로(130)이 형성된 내부회로기판의 상부 면에 형성된 절연층(120)에 상술한 제1 및 제2회로패턴이 형성된 캐리어 기판을 매립한다(S 3단계).

이러한 매립공정은 열과 압력을 동시에 가하는 프레스방식, 초음파 프레스 방식, 온열레이저(Thermal Laser)를 이용하는 프레스 방식 중 어느 하나를 이용할 수 있으며, 특히 상기 제1 및 제2회로패턴은 절연층의 표면 이하로 매립되도록 함이 바람직하다.

이후, S 4단계로 상기 캐리어기판(111)을 에칭하여 제거한다.

그리고 레이저 가공 등을 통해 상기 절연층(120)을 가공하여 상기 내부회로(130)의 표면이 노출되도록 비아홀(140)을 가공한다(S 5단계).

그 후, S 6단계로 상기 비아홀의 표면과 상기 절연층(120)의 표면상에 금속시드층(150)을 형성한다. 상기 금속시드층의 재질은 Cu, Au, Ni, Pd, In, Ti, Sn 중 어느 하나 또는 둘 이상의 물질 또는 전도성을 띄는 고분자물질을 이용할 수 있다.

상기 전도성 고분자 물질은 여기서 상기 전도성 고분자물질은 상기 전도성 고분자는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 것이 바람직하다. 형성방법으로는 전도성 고분자의 단량체를 함유하는 용액과 산화중합제 용액을 이용하여 전도성 고분자층을 형성시킬 수 있다. 즉, 일례로 전도성 고분자 단량체로는 상기 전도성 고분자의 단량체로는 아세틸렌치환체(acetylene), 피롤(pyrrole), 티오펜(thiophene), 3-알킬티오펜(3-alkylthiophene), 페닐렌설파이드(phenylene sulfide), 페닐렌비닐렌(phenylene), 티에닐렌비닐렌(thienylenevinylene), 페닐렌(phenylene), 이소티아나프텐(isothianaphthene), 아줄렌(azulene), 퓨란(furan), 아닐린(aniline) 및 이들의 유도체 중 어느 하나를 선택하여 사용할 수 있다. 상기 전도성 고분자의 단량체 용액에는 선택적으로 유기실란계 커플링제를 더욱 첨가하여 사용할 수 있다.

이후 비아홀 내부를 충진하는 공정이 수행된다. (S 7~S 8단계).

구체적으로는, 우선 상기 금속시드층(150)이 형성된 절연층의 표면상에 감광물질(160)을 도포하고 패터닝하여, 비아홀 상부 개구 부분을 제외한 영역을 레지스트 패턴으로 도포한 후, 비아홀 내부를 금속물질로 충진하는 공정이 이루어진다.

상기 금속물질(170)의 충진 공정은 Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 금속물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진할 수 있다.

이 경우, 상기 금속물질(170)의 상부표면(171)은 도금 방식으로 충진하는 경우, 일반적으로 오버-플레이팅(over-plating)이 되게 된다.

따라서, 감광물질층(160)을 제거하고 난 후(S 9단계), 에칭 또는 연마 공정을 통해, 상술한 금속 시드층(150)과 금속물질(170)의 상부표면(171)을 평탄화하는 공정이 더 포함될 수 있다(S 10단계). 이러한 평탄화 공정은 오퍼플레이트 된 비아홀의 상부면 또는 금속 시드층을 식각하는 공정이며, 이는 물리적 또는 화학적 에칭방법을 통해, 상기 제1회로패턴층(112)의 노출될 때까지 수행됨이 바람직하다.

상술한 상기 S 6단계 이후 상기 비아홀에 금속물질을 충진하는 공정의 다른 실시예로 구성될 수 있다. 즉, S 6단계에서의 금속 시드층(150)의 형성 이후에, 감광물질을 통한 패터닝 공정 없이, 바로 금속물질의 충진을 수행하게 된다. 충진 방식은 상술한 공정과 동일하다. 이후, 충진 이후 절연층의 표면에 오버된 물질층나, 상기 금속시드층은 물리적, 화학적 에칭 방식에 의해 제거된다. 이러한 에칭 방식은 버핑(Buffing), 폴리싱(Polishing), 에칭(Etching) 등의 방법이 적용될 수 있다.

상술한 제조공정에 따라, 다음과 같은 인쇄회로기판이 제조될 수 있다.

구체적으로는, 도 2c의 S 10단계의 도면을 참조하여 보면, 본 발명에 따른 인쇄회로기판은 내층회로패턴(130) 상에 형성되는 적어도 1 이상의 비아홀(140)과 상기 비아홀에 충진되는 금속물질(170), 그리고 상기 비아홀을 매개로 상기 내층회로패턴(130)과 연결되는 매립형 제1 및 제2회로패턴(112,113), 상기 내층회로패턴 및 제1 및 2 회로패턴을 수용하는 절연층(120)을 포함하여 구성될 수 있다.

특히, 상술한 구조에서의 상기 제1 및 제2회로패턴은 에칭특성이 다른 물질로 형성된다. 특히, 이러한 에칭특성이 다른 물질 구성의 일 실시예로서는, 상기 제1회로패턴(112)은 Au, Ni, Pd 중 어느 하나로 이루어질 수 있으며, 나아가 상기 제2회로패턴층 Cu 또는 Ag로 형성할 수 있다. 이러한 구조는 시드층의 에칭 공정에서 회로가 손상되는 불량문제를 근본적으로 해소할 수 있어, 제품의 신뢰도를 향상시키고, 제조공정의 효율성 및 생산성을 향상시킬 수 있는 장점이 구현된다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설 명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래의 매립형 인쇄회로기판의 제조공정 중 전사방식을 이용하는 공정을 도시한 공정도이다.

도 2a 내지 도 2c는 본 발명에 따른 인쇄회로기판의 제조순서도 및 공정도를 도시한 것이다.

Claims (14)

1. 캐리어기판상에 에칭특성이 다른 제1및 제2 회로패턴층을 형성하는 1단계;

   내층회로패턴이 형성된 내층회로기판 상의 절연층에 상기 제1및 제2 회로패턴층을 매립하는 2단계;

   상기 내층회로패턴과 상기 제1회로패턴층을 연결하는 금속물질이 충진되는 비아홀을 형성하는 3단계;

   비아홀의 상부면을 포함하는 인쇄회로기판 표면을 평탄화하는 4단계;

   를 포함하는 인쇄회로기판의 제조방법.
2. 청구항 1에 있어서,

   상기 1단계의 상기 제1회로패턴층은 Au, Ni, Pd 중 어느 하나로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
3. 청구항 2에 있어서,

   상기 1단계의 상기 제2회로패턴층은 Cu 또는 Ag로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
4. 청구항 2 또는 3에 있어서,

   상기 2단계는,

   상기 제1 및 제2회로패턴층을 상기 절연층에 매립하고, 캐리어기판을 제거하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
5. 청구항 4에 있어서,

   상기 제1 및 제2회로패턴층을 상기 절연층에 매립은,

   열과 압력을 동시에 가하는 프레스방식, 초음파 프레스 방식, Thermal Laser를 이용하는 프레스 방식 중 어느 하나를 이용하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 청구항 4에 있어서,

   상기 3단계는,

   a 1) 내층회로패턴의 노출되도록 비아홀을 가공하는 단계;

   a 2) 상기 비아홀과 절연층의 표면에 시드층을 형성하는 단계;

   a 3) 상기 비아홀을 금속물질로 충진하는 단계;

   를 포함하는 인쇄회로기판의 제조방법.
7. 청구항 6에 있어서,

   상기 a 2) 단계는,

   상기 시드층을 Cu, Au, Ni, Pd, In, Ti, Sn 중 하나 이상을 포함하는 금속층 또는 전도성을 띠는 전도성 고분자로 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
8. 청구항 6에 있어서,

   상기 a 3) 단계는,

   상기 비아홀의 상부 면을 제외한 영역에 감광물질층을 형성하고,

   상기 비아홀 내부에만 금속물질을 충진하는 단계인 것을 인쇄회로기판의 제조방법.
9. 청구항 6에 있어서,

   상기 a 3) 단계는,

   Cu, Ag, Sn, Au, Ni, Pd 중 하나 이상의 금속물질을 무전해 도금, 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯 팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 충진하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
10. 청구항 6에 있어서,

    상기 4단계는,

    물리적 또는 화학적 에칭방법을 통해, 상기 제1회로패턴층의 노출될 때까지 에칭을 수행하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
11. 내층회로패턴 상에 형성되는 적어도 1 이상의 비아홀;

    상기 비아홀로 상기 내층회로패턴과 연결되는 매립형 제1 및 제2회로패턴;

    상기 내층회로패턴 및 제1 및 2 회로패턴을 수용하는 절연층;

    을 포함하되,

    상기 제1 및 제2회로패턴은 에칭특성이 다른 물질로 형성되는 것을 특징으로 하는 인쇄회로기판.
12. 청구항 11에 있어서,

    상기 제1회로패턴은 Au, Ni, Pd 중 어느 하나로 이루어지는 것을 특징으로 하는 인쇄회로기판.
13. 청구항 11 또는 12에 있어서,

    상기 제2회로패턴은 Cu 또는 Ag로 이루어지는 것을 특징으로 하는 인쇄회로기판.
14. 청구항 13에 있어서,

    상기 비아홀 충진물질은 Cu, Ag, Sn, Au, Ni, Pd 중 어느 하나로 구성되는 것을 특징으로 하는 인쇄회로기판.

Images