JP4509757B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4509757B2
JP4509757B2 JP2004352057A JP2004352057A JP4509757B2 JP 4509757 B2 JP4509757 B2 JP 4509757B2 JP 2004352057 A JP2004352057 A JP 2004352057A JP 2004352057 A JP2004352057 A JP 2004352057A JP 4509757 B2 JP4509757 B2 JP 4509757B2
Authority
JP
Japan
Prior art keywords
copper foil
oxide film
thickness
insulating layer
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352057A
Other languages
English (en)
Other versions
JP2006165130A (ja
Inventor
和浩 清水
光之 高安
清恵 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2004352057A priority Critical patent/JP4509757B2/ja
Priority to KR1020077013004A priority patent/KR20070085952A/ko
Priority to PCT/JP2005/017925 priority patent/WO2006059427A1/ja
Priority to CN2005800415526A priority patent/CN101084703B/zh
Priority to US11/720,810 priority patent/US7963030B2/en
Priority to TW094137947A priority patent/TW200621098A/zh
Publication of JP2006165130A publication Critical patent/JP2006165130A/ja
Application granted granted Critical
Publication of JP4509757B2 publication Critical patent/JP4509757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Description

本発明は、バンプにより層間接続を行う多層配線基板の製造方法に関するものであり、特に、接続の信頼性及び接合の信頼性を確保した新規な多層配線基板の製造方法に関する。
いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層し、各導体層を所定の配線パターンにパターニングするとともに、各導体層間の層間接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接続の実現が重要な技術となる。
従来、ビルドアップ多層配線基板の製造方法として、銅箔にバンプを形成し、これを絶縁膜に埋め込んだ後、この上に銅箔を貼り合わせてバンプとの接続をとる方法が知られている(例えば、特許文献1等を参照。)。
特許文献1記載の発明は、バンプ形成のための選択的エッチング方法、選択的エッチング装置に関するものであるが、多層配線回路基板製造技術として、バンプ形成用の銅箔の一方の主面にエッチングバリア層を形成し、このエッチングバリア層の主面に導体回路形成用の銅箔を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより多層配線回路基板を得る技術が開示されている。
前記多層配線回路基板製造技術では、先ず、前記配線回路基板形成用部材の銅箔を選択的エッチングして層間接続用のバンプを形成し、バンプ間を絶縁層により埋め、各バンプ間を絶縁する。次に、絶縁層、バンプの上面上に導体回路形成用の銅箔を形成する。次いで、上下両面の銅箔を選択的エッチングすることにより配線膜を形成する。これにより、上下両面の配線膜を有し、且つ配線膜間がバンプにより接続された多層配線基板が形成される。
特開2003−129259号公報
ところで、前記多層配線回路基板製造技術により作製される多層配線基板では、成型熱圧着で銅箔とバンプの電気的接続を取っているため、接続信頼性の確保が大きな課題となっている。前記の通り、バンプ形成後に絶縁層を形成し、バンプの上面上に導体回路形成用の銅箔を形成するが、銅箔は熱圧着により絶縁層上に貼り合わされることになる。このとき、銅箔とバンプの先端面とは、単に接しているだけの状態であり、結合力が弱く、僅かな外力によって接続不良が生ずる等、接続信頼性の点で課題が多い。
このような状況から、従来は、バンプ接続(銅箔とバンプの先端面との接続)を優先し、使用する銅箔はできる限り酸化させないようにし、いわゆる純銅状態で熱圧着を行っている。バンプ接続を考えた場合、例えば銅箔表面に酸化膜が形成されていると導通面で不利であり、金属同士が接している方が好ましい。そこで、従来は、使用する銅箔の酸化皮膜を除去し、直ちに熱圧着を行うことで、酸化膜による接続信頼性を極力抑えるようにしている。
しかしながら、本発明者らが種々検討を重ねた結果、銅箔表面の酸化膜を除去して熱圧着を行うと、絶縁層に対する銅箔の密着性が不足し、熱圧着された銅箔の接合強度を十分に確保できないことがわかってきた。実際、熱圧着した銅箔のピール強度を測定すると、5N/cm程度であり、要求されるピール強度(6〜10N/cm程度)を大きく下回っていることが確認された。前記接合強度の不足は、銅箔の不用意な剥離等の原因となり、前記接続信頼性の不足以上に大きな問題である。
本発明は、このような従来の実情に鑑みて提案されたものであり、銅箔とバンプとの接続信頼性に優れ、しかも銅箔と絶縁層の密着性も十分に確保することができ、接合信頼性にも優れた多層配線基板の製造方法を提供することを目的とする。
上述の目的を達成するために、本発明の多層配線基板は、層間接続のためのバンプが埋め込まれた絶縁層上に銅箔が熱圧着され、当該銅箔とバンプとが電気的に接続されてなる多層配線基板であって、前記銅箔は、前記バンプ及び絶縁層と接する面に厚さ50Å〜350Åの酸化膜が形成されていることを特徴とする。
本発明における最大の特徴は、表面の酸化膜を完全に除去した状態で銅箔を熱圧着するのではなく、適度に酸化膜が形成された銅箔を用い、これを熱圧着することで接続信頼性、接合信頼性を両立している点にある。
銅箔を例えばポリイミド樹脂からなる絶縁層に熱圧着する場合、銅箔自体の表面凹凸だけの密着よりも、銅箔を酸化させた方が密着が向上する。ただし、銅箔表面の酸化膜の厚さが厚くなると、バンプ接続の信頼性が低下する。そこで、本発明では、銅箔表面に形成する酸化膜の厚さを適正な範囲に規制することで、接続信頼性と接合信頼性の両立を実現している。すなわち、本発明では、熱圧着する銅箔の表面に50Å以上の酸化膜を形成することで、絶縁層に対する密着性が十分に確保される。一方、熱圧着する銅箔の表面の酸化膜の厚さを350Å以下とすることで、銅箔とバンプとの間の接続の信頼性も十分に確保される。
一方、本発明の多層配線基板の製造方法は、層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、前記絶縁層上に銅箔を熱圧着する工程と、前記銅箔をパターニングする工程とを有し、前記熱圧着する銅箔は、予め酸洗浄により酸化皮膜を除去した後、バンプ及び絶縁層と接する面に紫外線を照射し、厚さが50Å〜350Åの酸化膜を形成しておくことを特徴とする。
前述の通り、銅箔の熱圧着に際しては、銅箔表面の酸化膜の厚さを適正に制御することが必要である。例えば、銅箔の表面の酸化皮膜は、酸洗浄により除去することができるが、その後の酸化膜の形成を放置しての再酸化により行うと、形成される酸化膜の膜厚が不安定であり、確実に前記範囲に制御することは難しい。本発明では、再酸化を紫外線を照射することにより行っており、これにより銅箔表面の酸化量が適正に制御される。
本発明によれば、配線層を構成する銅箔とバンプとの電気的な接続信頼性を十分確保することができ、同時に銅箔と絶縁層との機械的な接合強度も十分に確保することが可能である。したがって、本発明によれば、信頼性の高い多層配線基板の製造方法を提供することが可能である。
以下、本発明を適用した多層配線基板及びその製造方法について、図面を参照して詳細に説明する。
先ず、本発明の多層配線基板の構成についての理解を容易なものとするため、その製造方法について説明する。本発明の多層配線基板を製造するには、図1(a)に示すように、バンプ形成のための銅箔1と、Ni等からなるエッチングバリア層2と、第1の配線層となる銅箔3とを積層してなるクラッド材を用意する。ここで、前記エッチングバリア層2は、銅箔1に対してエッチング選択性を有し、銅箔1のエッチングの際にエッチングストッパとなる。また、銅箔3は、最終的にはパターニングにより配線層とされるが、この段階では前記銅箔1及びエッチングバリア層2をエッチングすることにより形成されるバンプを支持する支持体としても機能するものである。
そして、図1(b)に示すように、前記銅箔1をエッチングしてバンプ4を形成する。この銅箔1のエッチングは、酸性エッチング液によるエッチングと、アルカリ性エッチング液によるエッチングとを組み合わせて行うことが好ましい。すなわち、銅箔1上にマスクとなるレジスト膜(図示は省略する。)を形成した後、酸性エッチング液(例えば塩化第二銅)をスプレーする。これにより銅箔1がエッチングされるが、この酸性エッチング液によるエッチング深さは、銅箔1の厚さよりも浅くし、エッチングバリア層2が露出しない範囲で行う。次いで、水洗い(リンス)の後、アルカリエッチング液(例えば水酸化アンモニウム)により銅箔1の残部をエッチングする。アルカリエッチング液は、エッチングバリア層2を構成するNiをほとんど侵すことがなく、したがって、エッチングバリア層2は、このアルカリエッチング液によるエッチングのストッパとして機能する。なお、このときアルカリエッチング液のpHは、8.0以下とすることが好ましい。アルカリエッチング液を前記pHとすることにより、エッチングバリア層2を侵すことなく、銅箔1を比較的速くエッチングすることができる。また、前記バンプ4の形成の後、前記エッチングバリア層2も除去するが、この場合には、エッチングバリア層2であるNiのみをエッチング除去し、その下の銅箔3に対しては、ほとんどこれを侵すことのないエッチング液を用いる。
次に、図1(c)に示すように、前記バンプ4間を埋める形で絶縁層5を形成する。絶縁層5は、例えばポリイミド等の樹脂材料を塗布することにより、あるいは樹脂フィルムを熱圧着することにより形成することができる。ここで使用する樹脂材料としては、特にめっきに対する密着性やガラス転移点、線膨張係数等を考慮する必要がなく、必要な特性等に応じて任意のものを選択することができる。また、その厚さ等も制約されることはない。
前記絶縁層5の形成の後、バンプ4の先端面4aが露呈するように例えば表面を研磨し、図1(d)に示すように、この上に第2の配線層となる銅箔6を配置し、図1(e)に示すように、熱圧着等の手法により貼り合わせる。このとき、銅箔6には、予め酸化膜6aを形成しておく。
ただし、この場合、前記酸化膜6aの厚さは、適正な厚さ、具体的には50Å〜350Åの範囲内となるように制御する必要がある。より好ましくは、150Å〜250Åである。通常、銅箔の表面には酸化皮膜が形成されているが、その厚さは前記範囲を越えて厚い方向にある。このような厚さの厚い酸化皮膜が形成された銅箔をそのまま用いると、バンプ接続の信頼性を確保することは難しい。そこで、本発明では、前記銅箔表面の酸化皮膜を一度除去した後、銅箔6のバンプ4や絶縁層5と接する面に適正な厚さの酸化膜6aを形成する。
ここで、銅箔6の表面に形成されている厚さの厚い酸化皮膜を除去するには、例えば酸洗浄を行えばよい。適度な濃度の塩酸水溶液により銅箔6の表面を洗浄すれば、表面の酸化皮膜を効率的に除去することができる。この場合、銅箔6表面の酸化皮膜をできる限り除去し得る条件で酸洗浄を行うことが好ましい。
次に、前記銅箔6の表面に適正な厚さの酸化膜6aを形成するが、この酸化膜6aの形成は、前記酸洗浄の後、紫外線を照射することにより行う。酸化膜6aの厚さを適正な範囲内に制御するためには、あまり急激な酸化は好ましくなく、前記紫外線照射が有効である。紫外線照射による酸化膜6aの形成においては、照射時間等を選定することで、酸化膜6aの厚さを任意に制御することが可能であり、酸化膜6aの厚さを容易に前記範囲内に設定することが可能である。
なお、前記銅箔6の前記酸化膜6aを形成した面とは反対側の面については、同様に酸化膜を形成してもよいし、あるいは防錆処理を施してもよい。防錆処理としては、ニッケル・クロム・亜鉛の複合めっき膜の形成や、シランカップリング剤による処理等を挙げることができる。
前記適正な厚さの酸化膜6aが形成された銅箔6を絶縁層5上に貼り合わせ、バンプ接続を行うが、前記貼り合わせ(成型)は、いわゆる熱圧着により行う。図2は、熱圧着を実施する際の製品[図1(e)に示す積層体]の重ね合わせ状態を示すものである。
銅箔6の熱圧着に際しては、図1(d)あるいは図1(e)に示す積層体をステンレス板22の間に繰り返し配置し、一括して熱圧着を行う。最外部のステンレス板22の外側には、それぞれクッション材23を配置し、これらクッション材23を介してプレス機24間に挟み込む。
ここで、前記積層体は、ステンレス板22で直に挟み込んでおり、したがって、各ステンレス板22は鏡面仕上げとする。プレスの際の圧力は、90〜150kg/cm程度、プレス温度は335℃程度である。図3は、プレス(熱圧着)時の温度プロファイル、圧力プロファイル、真空プロファイルの一例を示すものである。本例では、予め200℃で予備加熱した後、335℃まで温度を上げ、圧力110kg/cmでプレスしている。真空度は1.3kPaである。
前記銅箔6の熱圧着の後、図1(f)に示すように、表裏両面の導体層(銅箔6及び銅箔3)を所望の配線パターンに応じてパターニングし、配線層とする。前記パターニングは、通常のフォトリソ技術及びエッチング技術によって行うことができる。
以上により作製される多層配線基板では、銅箔6の表面に適正な厚さの酸化膜6aが形成されているため、銅箔6と絶縁層5間は、十分な機械的強度をもって密着性良く結合される。一方、銅箔6とバンプ4の先端面4aとの間には、酸化膜6aが介在されることになるが、その厚さが薄いため、電気的な接続信頼性が十分に確保される。したがって、本実施形態の多層配線基板では、電気的な接続信頼性と機械的な接合信頼性が両立され、全ての面において信頼性の高い多層配線基板が実現される。
なお、前述の多層配線基板において、前記のように電気的な接続信頼性と機械的な接合信頼性を両立するためには、銅箔6の表面の酸化膜6aの厚さが重要である。銅箔6の表面を酸化させすぎると、バンプ4との接続ができなくなってしまう。したがって、本発明では、前記酸化膜6aの厚さを50Å〜350Åの範囲内とする。酸化膜6aの厚さが50Å未満であると、絶縁層5に対して十分な密着性を確保することが難しくなるおそれがある。逆に、前記酸化膜6aの厚さが350Åを越えると、バンプ接続に支障をきたし、接続信頼性を損なうおそれがある。好ましくは、150Å〜250Åである。
以下、本発明を適用した実施例について、実験結果を基に説明する。
先の図1に示すプロセスに従い、バンプ付き銅箔にポリイミド樹脂からなる絶縁層を形成し、ここに銅箔を熱圧着した。使用した銅箔の厚さは、12μmである。銅箔は、酸洗浄した後、紫外線照射することで表面に酸化膜を形成した。このとき、酸洗浄の条件や紫外線照射条件等をコントロールすることで、表面の酸化膜の厚さを制御した。図4及び図5は、酸洗浄前、酸洗浄後、及び紫外線照射後の酸化膜の厚さを示すものである。
熱圧着は、図2に示す方法で行い、また熱圧着の際の温度プロファイル、圧力プロファイル、真空プロファイルは、図3に示すと同様に行った。プレス圧力は110kg/cm、プレス温度は335℃である。
銅箔を熱圧着した後、銅箔のピール強度を測定した。銅箔表面の酸化膜の厚さと、ピール強度の関係を図6に示す。なお、銅箔表面の酸化膜の厚さは、単位面積当たりの酸化度合い[単位:mc(ミリクーロン)]より算出した。
この図6から、銅箔表面の酸化膜の厚さが厚いほどピール強度が向上することがわかる。特に、酸化膜の厚さが150Å以上の領域において、ピール強度8N/cm以上の高い密着性が実現されている。ただし、酸化膜の厚さを250Åを越えて厚くしても、ピール強度の上昇はほとんど見られず、この領域ではピール強度向上効果が飽和していることがわかる。
一方、熱圧着した銅箔とバンプ間の接続信頼性を見るために、接続歩留まりを調べた。この接続歩留まりは、バンプ数5000の多層配線基板を作製した時に、接続不良による歩留まり低下により評価した。結果を図7に示す。銅箔表面の酸化膜の厚さが350Åを越えると、接続歩留まりが急激に低下し、接続信頼性が大きく損なわれることがわかった。
多層配線基板の製造プロセスの一例を示すものであり、(a)はクラッド材を示す断面図、(b)はバンプ形成工程を示す断面図、(c)は絶縁層形成工程を示す断面図、(d)は銅箔配置工程を示す断面図、(e)は銅箔熱圧着工程を示す断面図、(f)は銅箔パターニング工程を示す断面図である。 熱圧着工程における重ね合わせ状態を示す断面図である。 熱圧着工程における温度、圧力、真空度のプロファイルを示す図である。 酸洗浄前後及び紫外線照射後における酸化膜の厚さの相違を示す特性図である。 図4の一部を拡大して示す特性図である。 銅箔表面の酸化膜の厚さとピール強度の関係を示す特性図である。 銅箔表面の酸化膜の厚さと接続歩留まりの関係を示す特性図である。
符号の説明
1 銅箔、2 エッチングバリア層、3 銅箔、4 バンプ、5 絶縁層、6 銅箔、6a 酸化膜、21 積層体、22 ステンレス板、23 クッション材、24 プレス機

Claims (1)

  1. 層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、
    前記絶縁層上に銅箔を熱圧着する工程と、
    前記銅箔をパターニングする工程とを有し、
    前記熱圧着する銅箔は、予め酸洗浄により酸化皮膜を除去した後、バンプ及び絶縁層と接する面に紫外線を照射し、厚さが50Å〜350Åの酸化膜を形成しておくことを特徴とする多層配線基板の製造方法。
JP2004352057A 2004-12-03 2004-12-03 多層配線基板の製造方法 Expired - Fee Related JP4509757B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004352057A JP4509757B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法
KR1020077013004A KR20070085952A (ko) 2004-12-03 2005-09-29 다층배선기판 및 그 제조방법
PCT/JP2005/017925 WO2006059427A1 (ja) 2004-12-03 2005-09-29 多層配線基板及びその製造方法
CN2005800415526A CN101084703B (zh) 2004-12-03 2005-09-29 多层布线基板及其制作方法
US11/720,810 US7963030B2 (en) 2004-12-03 2005-09-29 Multilayer printed circuit board and method for manufacturing same
TW094137947A TW200621098A (en) 2004-12-03 2005-10-28 Multi-patterned-layer substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352057A JP4509757B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006165130A JP2006165130A (ja) 2006-06-22
JP4509757B2 true JP4509757B2 (ja) 2010-07-21

Family

ID=36564867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352057A Expired - Fee Related JP4509757B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法

Country Status (6)

Country Link
US (1) US7963030B2 (ja)
JP (1) JP4509757B2 (ja)
KR (1) KR20070085952A (ja)
CN (1) CN101084703B (ja)
TW (1) TW200621098A (ja)
WO (1) WO2006059427A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
JP5824844B2 (ja) * 2011-04-18 2015-12-02 大日本印刷株式会社 電子ペーパー用背面電極基材および電子ペーパー
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN106735922B (zh) * 2017-01-16 2018-10-09 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法
US11317507B2 (en) * 2018-03-09 2022-04-26 Arisawa Mfg. Co., Ltd. Laminate and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533193A (ja) * 1991-04-12 1993-02-09 Hitachi Ltd 金属銅箔、及びその製造方法
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH06308044A (ja) * 1993-04-21 1994-11-04 Fujitsu Ltd 配線基板銅層表面の検査方法及び配線基板の製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
JP2003309368A (ja) * 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
JP2004335926A (ja) * 2003-05-12 2004-11-25 North:Kk 配線回路基板とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69934960T2 (de) * 1998-10-30 2007-12-06 Hitachi Chemical Dupont Microsystems Ltd. Tetracarbonsäuredianhydrid, Derivat und Herstellung davon, Polyimidvorläufer, Polyimid, Harzzusammensetzung, photoempfindliche Harzzusammensetzung, Verfahren zur Erzeugung von Prägemustern und elektronisches Bauteil
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
JP3526838B2 (ja) 2001-10-22 2004-05-17 株式会社ノース 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JP4294967B2 (ja) * 2003-02-13 2009-07-15 デンカAgsp株式会社 多層配線基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533193A (ja) * 1991-04-12 1993-02-09 Hitachi Ltd 金属銅箔、及びその製造方法
JPH06262375A (ja) * 1992-06-05 1994-09-20 Matsushita Electric Ind Co Ltd 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JPH06308044A (ja) * 1993-04-21 1994-11-04 Fujitsu Ltd 配線基板銅層表面の検査方法及び配線基板の製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
JP2003309368A (ja) * 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
JP2004335926A (ja) * 2003-05-12 2004-11-25 North:Kk 配線回路基板とその製造方法

Also Published As

Publication number Publication date
CN101084703A (zh) 2007-12-05
US20090288857A1 (en) 2009-11-26
KR20070085952A (ko) 2007-08-27
TWI342169B (ja) 2011-05-11
JP2006165130A (ja) 2006-06-22
CN101084703B (zh) 2010-09-08
WO2006059427A1 (ja) 2006-06-08
TW200621098A (en) 2006-06-16
US7963030B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP5238801B2 (ja) プリント配線板及びその製造方法
CN102415228B (zh) 增层型多层印刷布线板及其制造方法
JP4620713B2 (ja) プリント配線板の製造方法及びこの製造方法に用いられる電解エッチング処理液
JP4509757B2 (ja) 多層配線基板の製造方法
KR101168879B1 (ko) 다층배선기판의 제조방법
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JP4294967B2 (ja) 多層配線基板及びその製造方法
JP2001251054A (ja) 多層プリント配線板用回路基板の製造方法
JP3946114B2 (ja) 多層回路配線基板の製造方法
JPH08195560A (ja) プリント回路基板の製造方法
JP2002124762A (ja) 多層プリント配線板の製造方法
JP2005136361A (ja) 配線基板の製造方法
JP3876802B2 (ja) プレス工法
JP2007042721A (ja) 多層配線基板とその製造方法
JP4429712B2 (ja) 基板前駆体の製造方法
JP2006165132A (ja) 多層配線基板の製造方法
JP4189588B2 (ja) 多層配線基板の製造方法
JP2005347308A (ja) 多層配線基板の製造方法
JP4304117B2 (ja) 多層回路基板およびその製造方法
JP4732411B2 (ja) 多層配線回路形成用基板の製造方法
JP6322492B2 (ja) プリント配線板および、その製造方法
JP4459131B2 (ja) 多層配線回路形成用基板の製造方法
JP2006060047A (ja) 配線基板とその製造方法
JP2006165131A (ja) 多層配線基板の製造方法
KR100688825B1 (ko) 프로젝션 용접 방법을 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees