JP3730980B2 - 実装回路基板の製造方法 - Google Patents
実装回路基板の製造方法 Download PDFInfo
- Publication number
- JP3730980B2 JP3730980B2 JP2003331390A JP2003331390A JP3730980B2 JP 3730980 B2 JP3730980 B2 JP 3730980B2 JP 2003331390 A JP2003331390 A JP 2003331390A JP 2003331390 A JP2003331390 A JP 2003331390A JP 3730980 B2 JP3730980 B2 JP 3730980B2
- Authority
- JP
- Japan
- Prior art keywords
- thermoplastic resin
- connection terminal
- layer
- wiring pattern
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
本発明は、実装回路基板の製造方法に係り、さらに詳しくは高密度配線型で、信頼性の高い実装回路基板の製造方法に関する。
電子機器類の短小軽薄化などに伴って、電気回路を形成する配線板についても、高密度配線化や短小軽薄化だけでなく高信頼性さが要求されている。このような要求に対応して、多層型配線板に電子部品を搭載、実装して成る実装回路基板が開発されている。即ち、ポリイミド樹脂フイルム(層間絶縁体層)の主面に配線パターンを形成、具備させ、かつ前記配線パターン2層間を層間接続導体で電気的に接続すると共に、外層配線パターン形成面をポリイミド樹脂製のカバーフイルムで被覆して成る多層型配線板をベースとした実装回路装置が実用されている。ここで、配線板の層間絶縁体層とカバーフイルムとは、一般的に、熱硬化性の接着剤層(図示省略)を介して接合、一体化されており、また、層間接続は、スルホール型やビア型があり、これらの層間接続導体は、導電体の埋め込みやスルホール内壁面のメッキ膜化などで行われている。
そして、この種の多層型配線板をベースとした実装回路基板は、次のようにして製造されている。先ず、ポリイミド樹脂フイルムの両主面に、接着剤層を介して銅箔を貼り合わせた銅箔貼りシートを用意する。次いで、この銅箔貼りシートの所定領域に穿孔加工を施し、層間接続用の貫通孔を設けた後、貫通孔内壁面をメッキ導体化するか、あるいは導電性組成物を充填して層間接続導体を形成、配置する。その後、フォトエッチング処理を施して配線パターンを形成し、両面の配線パターン間が接続された第1の配線素板とする。
一方、ポリイミド樹脂フイルムの一主面に、接着剤層を介して銅箔を貼り合わせた銅箔貼りシートを用意し、この銅箔貼りシートの所定領域に穿孔加工を施し、層間接続用の貫通孔を設けた後、貫通孔内壁面をメッキ導体化するか、あるいは導電性組成物を充填して層間接続導体を形成する。次いで銅箔についてフォトエッチング処理を施し、前記第1の配線素板の配線パターンに接続する層間接続導体を有する第2の配線素板を作成する。また、電子部品実装用のため、所要の領域に打ち抜きプレス加工を施したポリイミド樹脂製のカバーシートを用意する。
上記用意した、第1及び第2の配線素板及びカバーシートを位置合わせ、積層配置する。このとき、各配線素板同士、及び配線素板とカバーシートとが対接する領域面に電気的な接続に対する支障を回避し、熱硬化性の接着剤層を介在させる。そして、この積層配置体にプレス加圧、加熱加工を施し、これらを接合、一体化させることにより、多層型配線板を製造する。
次に、上記製造した多層型配線板のカバーシート形成面に、例えばベアチップ、BGA(ボールグリッドアレイ)、CSP(チップサイズパッケージ)などを位置決め、搭載配置し、リフロー処理によって半田を溶融させ、実装電子部品の実装、接続を行っている。ここで、リフローする半田は、実装電子部品の端子バンプそのものである場合と、配線板側にプリコートする場合とがある。そして、この実装工程後に、端子バンプに掛かる微小応力の低減化、外部の湿度や衝撃から実装電子部品を保護するため、被実装面間にアンダーフィル材と呼称される液状材料の注入が行われる(特許文献1)。
なお、上記層間接続の構成を簡略する手段として、次のような構成も知られている。即ち、第1の銅箔の所定領域面に、導電性組成物や導電性金属などを素材として突起状導電体を形設する。次いで、前記銅箔の突起状導電体の形設面に、熱可塑性樹脂層、及び第2の銅箔を順次積層、配置する。その後、この積層体を加熱、加圧して接合一体化して、両面銅箔が熱可塑性樹脂層を貫挿した突起状導電体で電気的に接続した両面銅箔貼り板を製作し、この両面銅箔貼り板の両面銅箔をエッチング処理して配線パターン化する(特許文献2)。この方式は、層間接続導体を容易に、また、微細に形成できるので、生産性及び高密度配線パターン化に適する手段として注目されている。
特開平11−307586号公報([0002][0005][0011][0018]参照)
特開平8−264939号公報
上記実装回路基板の製造工程においては、実際的に、アンダーフィル材を毛細管現象の利用で注入、充填する工程が不可欠であり、製造工程上、次のような不都合がある。即ち、(1)被充填間隔が小さいので、注入、充填に長時間を要して生産性が低下すること、(2)端子バンプのパターンによっては、空気を巻き込んでボイドを内部に閉じ込めて信頼性の低下を招き易いこと、(3)実装電子部品が大きいと全体的に均一な注入、充填が難しいこと、(4)アンダーフィル材時間の短縮化のために、低粘度のアンダーフィル材を使用すると注入、充填量が不十分で信頼性の低下を生じること、(5)実装工程が冗長化してコストアップとなることなどの問題かある。
上記アンダーフィル材の注入、充填に係る問題の改善策として、端子バンプ形成部分を、予め、実装時の加熱で溶融、硬化する熱硬化性樹で被覆しておき、実装時の加圧加熱で実装電子部品の接続を行う手段が提案されている。即ち、毛細管現象を利用してアンダーフィル材を注入、充填する代わりに、熱硬化性樹脂を未硬化の状態で端子バンプ形成部分に予め配置しておき、位置決め搭載後の加熱、加圧処理によって、前記熱硬化性樹脂がゲル状から硬化して接続を達成する課程で、アンダーフィル材の注入、充填作用を持たせる方式が知られている(特許文献1)。
なお、上記手段では、端子バンプ形成部分に、実装時の加熱で溶融、硬化する熱硬化性樹で被覆する場合、予め、対応する端子バンプを設けてあるダイシング前の半導体基板ワークを素材とし、前記端子バンプ形成部分に前記熱硬化性樹脂をコーティングして封止樹脂層を設けた後、半導体基板ワークから個々の半導体装置を切り出し分離することを推奨している。
上記改善策の場合は、端子バンプによる実装電子部品の接続と、被実装面間の充填による保護を同時に行えると言う利点がある反面、次のような問題の提起が認められる。即ち、アンダーフィル材が熱硬化性であるため、加熱硬化時の収縮作用によって、実装領域に応力、歪を発生する恐れがある。つまり、実装電子部品の性能低下など、新たな問題提起があり、電子回路としての信頼性が損なわれ易いと言う問題が懸念される。
本発明は、上記事情に対処してなされたもので、信頼性が高くて、よりコンパクト化が図られた実装回路基板が歩留まりよく得られる製造方法の提供を目的とする。
本発明は、第1の樹脂材料層の少なくとも一主面上に配線パターンが形成され、前記配線パターンに接続されかつ前記第1の樹脂材料層を貫挿する突起状の層間接続導体を有する配線素板を作製する工程と、
前記配線素板の前記配線パターン形成面に、前記配線パターンに対する接続端子挿入孔が開口する第2の熱可塑性樹脂層を被覆する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔に対して位置合わせされた同軸的な開口部を有し、かつ第2の熱可塑性樹脂よりも融点の低い第3の熱可塑性樹脂層を積層配置する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔及び前記第3の熱可塑性樹脂層が形成する同軸的な開口部に実装電子部品の接続端子バンプを位置合わせして搭載配置する工程と、
前記実装電子部品を搭載配置した構造体を加熱処理し、前記第3の熱可塑性樹脂層のフローによって前記実装電子部品の接続端子バンプの挿入された前記第2の熱可塑性樹脂層の接続端子挿入孔を充填しながら前記接続端子バンプを前記配線素板の配線パターンに接合一体化する工程と、
を具備していることを特徴とする実装回路基板の製造方法である。
前記配線素板の前記配線パターン形成面に、前記配線パターンに対する接続端子挿入孔が開口する第2の熱可塑性樹脂層を被覆する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔に対して位置合わせされた同軸的な開口部を有し、かつ第2の熱可塑性樹脂よりも融点の低い第3の熱可塑性樹脂層を積層配置する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔及び前記第3の熱可塑性樹脂層が形成する同軸的な開口部に実装電子部品の接続端子バンプを位置合わせして搭載配置する工程と、
前記実装電子部品を搭載配置した構造体を加熱処理し、前記第3の熱可塑性樹脂層のフローによって前記実装電子部品の接続端子バンプの挿入された前記第2の熱可塑性樹脂層の接続端子挿入孔を充填しながら前記接続端子バンプを前記配線素板の配線パターンに接合一体化する工程と、
を具備していることを特徴とする実装回路基板の製造方法である。
即ち、本発明は、比較的融点が高くて耐熱性に優れている熱可塑性樹脂を例えば両面面配線板の主面のカバーレイ層として機能させる一方、このカバーレイ層に接続端子バンプの挿入孔を開口し、この層と実装電子部品との間に、接続端子挿入孔に同軸的に配列された開口部を有する比較的融点の低い熱可塑性樹脂をアンダーフィル材層として介挿配置する。そして、実装電子部品を位置決め搭載して接続端子バンプを接続端子挿入孔および同軸的開口部内に挿通した後に、アンダーフィル材層のリフローによって多層型配線板に対して接続、実装することを骨子とする。ここで、アンダーフィル材層のリフローに併せて、要すれば端子バンプの半田リフローによる接続を行ってもよい。そして、このような構成に伴って、短小軽薄化を容易に達成し、また、実装時における実装、接続部に対する加熱処理の影響を抑制しながら、耐湿性や電気的特性などの優れた信頼性の高い実装回路基板を提供するものである。
なお、本発明において、少なくとも第2及び第3の熱可塑性樹脂層が熱可塑性液晶ポリマーであることが望ましい。即ち、熱可塑性液晶ポリマーを絶縁体層として使用した場合は、誘電率の安定性が活かされ、高周波伝送用などにも適するからであり、さらに熱膨張係数を合わせることが容易である。また、第1の樹脂材料層と第2の熱可塑性樹脂層との間に樹脂系接着剤層を介挿配置すると、配線素板を製造する工程での加熱温度及び加圧を低く抑えることが出来、コストダウンなども図れる。
本発明によれば、板配線面の配線パターンに、実装電子部品を搭載、実装するに当たり、比較的融点の高い熱可塑性樹脂をカバーレイ層として使用する一方、比較的融点の低い熱可塑性樹脂をアンダーフィル層として使用する。この使い分けによって、実装課程での加熱、圧着で、融点の低い熱可塑性樹脂が選択的にリフローし、アンダーフィル材の作用、機能を容易に呈するので、配線板に対する信頼性の高い電子部品の実装、接続が行われると共に、実装領域の緻密な充填が同時に成され、信頼性の高い実装回路基板を歩留まり欲提供できる。つまり、実装課程での加熱温度を低く設定できるため,過熱、圧着による歪、応力の発生など回避しながら、信頼性の高い接続及び耐湿性を達成できる。
特に、第1乃至第3の樹脂を熱可塑性の液晶ポリマーとした場合、あるいは第2,第3の熱可塑性樹脂を熱可塑性の液晶ポリマーとした場合などは、熱膨張係数が一様であるため、強固な一体性が保持されて、より信頼性の向上が図られた実装回路基板を提供できる。
以下、図1(a)乃至(f)を参照して発明の実施形態を説明する。
図1(a),(b),(c),(d),(e),(f)は、実施形態に係る実装回路基板の製造方法の工程を模式的に示す要部断面図である。先ず、厚さ9〜18μm銅箔を用意し、この銅箔の一主面側に、例えばステンレス薄鋼板の所定箇所0.1〜0.3mm径の孔を明けたメタルマスクを位置決め配置して導電性ペーストを印刷する。この印刷した導電性ペーストが乾燥後、同一メタルマスクを用いて同一位置に再度印刷する方法で、複数回印刷を繰り返し、略円錐状もしくは角錐状の山形バンプを形設する。
その後、前記銅箔の山形バンプ形設面側に厚さ25〜50μmの液晶ポリマーフィルム、たとえば融点335℃のBIACフィルム(第1の熱可塑性樹脂)及び厚さ9〜18μmの銅箔を積層的に配置して積層体化する。次いで、この積層体の両銅箔面に当て板を配置して、樹脂圧として4〜8Mpa程度で加圧、一体化し、図1(a)に示すような両面銅箔貼り板を製作する。なお、上記加圧、一体化において、突起状の山形バンプ1は、組成変形性を呈する第1の熱可塑性樹脂フイルム2を貫挿し、その先端部が対向する銅箔3面に到達して潰れた状態で、電気的には0.01Ω以下の抵抗で対接、接続する。
上記第1の樹脂材料としては、たとえばフェノキシ樹脂、ポリエーテルスルフォン樹脂、ポリスルフォン樹脂、ポリフェニレンスルフォン樹脂、ポリフェニレンサルファイド樹脂、ポリフェニールエーテル樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、液晶ポリマー、ポリテトラフロロエチレン樹脂などが挙げられる。特に、液晶ポリマーの選択は、耐熱性、電気絶縁特性、寸法安定性などが優れているので有利である。なお、第1の熱可塑性樹脂層2の厚さは、配線パターン層数、配線基板の厚さ、仕様などによっても異なるが、一般的に、25〜50μm程度である。このように第1の樹脂材料を熱可塑性にすることが望ましいが、その他、熱硬化性樹脂なども適用することができるものである。
上記製作した両面銅箔貼り板の両銅箔3、4をフォトエッチング処理し、図1(b)に示すように、所要の配線パターン化を行って両面配線板5を作成する。ここで、各配線パターンは、第1の樹脂フイルム2を貫挿する山形バンプ1によって層間接続されている。
次に、前記両面配線パターンの配線素板5の両面に、カバーフイルム6として、接着剤層7付きの厚さ25μmの液晶ポリマーフイルム、例えば融点325℃のCタイプフイルム(第2の熱可塑性樹脂)6を積層、配置し、樹脂圧として4Mpa程度で加圧、一体化し、図1(c)に示すように、カバーフイルム6を配設する。ここで、接着剤層7付きの第2の熱可塑性樹脂(カバーフイルム)6は、例えば金型やパンチングプレスなどによって、所要の領域、換言すると実装電子部品の半田ボールなどの端子バンプに対応した領域が、予め選択的に開口され接続端子挿入孔8となる。
なお、この例では、第2の熱可塑性樹脂6が接着剤層7付きであったが、第2の熱可塑性樹脂6の融点によっては、接着剤層7を省略することもできる。即ち、第2の熱可塑性樹脂6が融点270℃以上の場合、接着剤層7付きとし、100〜200℃の温度、20〜100kg/cm2 程度で積層プレスすることが望ましく、また、第2の熱可塑性樹脂6が融点270℃以下の場合、接着剤層7を省略し、270〜350℃の温度、20〜100kg/cm2 程度で積層プレスすることが望ましい。
次いで、前記第2の熱可塑性樹脂フイルム6の実装電子部品を配置する領域面上に、この第2の熱可塑性樹脂フイルム6よりも融点の低い第3の熱可塑性樹脂、例えば融点220℃以下のアンダーフィル9を図1(d)に示すように、積層的に配置、仮付けする。ここで、第3の熱可塑性樹脂層9は、例えば金型やパンチングプレスなどによって、所要の領域、換言するとカバーレイ7の接続端子挿入孔8に対して同軸的に、予め選択的な開口部10が形成されている。この開口部10は接続端子挿入孔8よりもやや小径に形成し、後工程のリフロー時に同挿入孔8を十分に充填できるようにするのが好ましい。
なお、アンダーフィル9に相当する第3の熱可塑性樹脂の融点は、共晶はんだや鉛フリーはんだの融点程度の材料を選定する必要がある。特に、液晶ポリマーの選択は、耐熱性、電気絶縁特性、寸法安定性などが優れているので有利である。
ここで、液晶ポリマーは、例えばキシダール(商品名,Dartco社製)、ベクトラ(商品名,Clanese社製)で代表される多軸配向の熱可塑性ポリマーである。そして、ベクトランAタイプ(融点285℃)、ベクトランCタイプ(融点325℃)、BIACフイルム(融点325℃)などが市販されている。
その後に、図1(e)に示すごとく、実装電子部品11、例えばBGA型の半導体装置を位置決め、配置する。即ち、接着剤層7及び第2の熱可塑性樹脂層6の接続端子挿入孔8、第3の熱可塑性樹脂層9の開口部10に、ボールグリッドアレイ型の半導体装置11の端子バンプ11aを挿入配置する。そして、この状態で、前記第3の熱可塑性樹脂層9が溶融する温度に加熱する一方、半導体装置11を配線基板5側に圧着する。なお、上記半導体装置11の位置決め、配置に先立って、要すればベース基板5についてメッキ処理や外形加工を施す。
前記加熱、圧着操作によって、図1(f)に示すように、半導体装置11が配線基板5側と電気的及び機械的に接続一体化すると共に、半導体装置11の搭載、実装領域が緻密に充填された実装回路基板が構成される。なお、実装する電子部品は、BGA型半導体装置の代わりに、CSP型半導体装置、QFP半導体装置、チップ抵抗体であってもよい。また、要すれば実装回路基板の裏面側に、同様の操作によって電子部品の搭載、実装を行ってもよい。
本発明は、上記実施例に限定されるものでなく、発明の主旨を逸脱しない範囲でいろいろの変形を採ることができる。たとえば内蔵される配線パターン数は、3層形や5層以上の多層形でもよく、また、第1の樹脂、第2の熱可塑性樹脂及び第3の熱可塑性樹脂の組み合わせも、液晶ポリマー同士の組み合わせだけでなく、液晶ポリマーと他の熱可塑性樹脂との組み合わせなどであってもよい。
1:山形バンプ
2:第1の樹脂材料層
3,4:銅箔
5:両面配線板
6:第2の熱可塑性樹脂層
7:接着剤層
8:接続端子挿入孔
9:アンダーフィル(第3の熱可塑性樹脂層)
10:開口部
11:半導体装置
11a:半導体装置の端子バンプ
2:第1の樹脂材料層
3,4:銅箔
5:両面配線板
6:第2の熱可塑性樹脂層
7:接着剤層
8:接続端子挿入孔
9:アンダーフィル(第3の熱可塑性樹脂層)
10:開口部
11:半導体装置
11a:半導体装置の端子バンプ
Claims (4)
- 第1の樹脂材料層の少なくとも一主面上に配線パターンが形成され、前記配線パターンに接続されかつ前記第1の樹脂材料層を貫挿する突起状の層間接続導体を有する配線素板を作製する工程と、
前記配線素板の前記配線パターン形成面に、前記配線パターンに対する接続端子挿入孔が開口する第2の熱可塑性樹脂層を被覆する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔に対して位置合わせされた同軸的な開口部を有し、かつ第2の熱可塑性樹脂よりも融点の低い第3の熱可塑性樹脂層を積層配置する工程と、
前記第2の熱可塑性樹脂層の接続端子挿入孔及び前記第3の熱可塑性樹脂層が形成する同軸的な開口部に実装電子部品の接続端子バンプを位置合わせして搭載配置する工程と、
前記実装電子部品を搭載配置した構造体を加熱処理し、前記第3の熱可塑性樹脂層のフローによって前記実装電子部品の接続端子バンプの挿入された前記第2の熱可塑性樹脂層の接続端子挿入孔を充填しながら前記接続端子バンプを前記配線素板の配線パターンに接合一体化する工程と、
を具備していることを特徴とする実装回路基板の製造方法。 - 少なくとも前記第2及び第3の熱可塑性樹脂層が熱可塑性液晶ポリマーであることを特徴とする請求項1記載の実装回路基板の製造方法。
- 前記第1の樹脂絶縁層、第2及び第3の熱可塑性樹脂層が熱可塑性液晶ポリマーであることを特徴とする請求項1記載の実装回路基板の製造方法。
- 前記第1の樹脂材料層と前記第2の熱可塑性樹脂層との間に樹脂系接着剤層を配置することを特徴とする請求項1もしくは請求項2記載の実装回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331390A JP3730980B2 (ja) | 2003-09-24 | 2003-09-24 | 実装回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331390A JP3730980B2 (ja) | 2003-09-24 | 2003-09-24 | 実装回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101157A JP2005101157A (ja) | 2005-04-14 |
JP3730980B2 true JP3730980B2 (ja) | 2006-01-05 |
Family
ID=34460071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331390A Expired - Fee Related JP3730980B2 (ja) | 2003-09-24 | 2003-09-24 | 実装回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3730980B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4492233B2 (ja) * | 2003-11-27 | 2010-06-30 | 株式会社デンソー | 半導体チップの実装構造および半導体チップの実装方法 |
-
2003
- 2003-09-24 JP JP2003331390A patent/JP3730980B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005101157A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
US6768064B2 (en) | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof | |
KR100573999B1 (ko) | 다층 배선판, 다층 배선판용 기재 및 그 제조 방법 | |
KR100259999B1 (ko) | 다층회로기판 및 그 제조방법 | |
JPWO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
JP2000332057A (ja) | 配線基板及び電子部品を搭載した配線基板の製造方法 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP2014146650A (ja) | 配線基板およびその製造方法 | |
JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
US8794499B2 (en) | Method for manufacturing substrate | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP3730980B2 (ja) | 実装回路基板の製造方法 | |
JP4786914B2 (ja) | 複合配線基板構造体 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JPH11112150A (ja) | 多層基板とその製造方法 | |
JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
JP3933822B2 (ja) | プリント配線基板及びその製造方法 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
JP4711757B2 (ja) | 配線基板 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |