JP3591197B2 - ボールグリッドアレイパッケージ形半導体部品の実装構造 - Google Patents
ボールグリッドアレイパッケージ形半導体部品の実装構造 Download PDFInfo
- Publication number
- JP3591197B2 JP3591197B2 JP07568697A JP7568697A JP3591197B2 JP 3591197 B2 JP3591197 B2 JP 3591197B2 JP 07568697 A JP07568697 A JP 07568697A JP 7568697 A JP7568697 A JP 7568697A JP 3591197 B2 JP3591197 B2 JP 3591197B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring board
- multilayer wiring
- pads
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
Description
【発明の属する技術分野】
本発明は、ボールグリッドアレイパッケージ形の半導体部品を、バンプ接続用の複数個のパッドを有する多層配線基板に実装する構造を改良したボールグリッドアレイパッケージ形半導体部品の実装構造に関する。
【0002】
【発明が解決しようとする課題】
ボールグリッドアレイパッケージ形の半導体部品1(以下、BGA部品1と省略する)は、図15(b)に一部を示すように、パッケージ2の実装面(下面)に、ボール形の多数個のはんだバンプ3をグリッド状に有して構成されている。従来では、このようなBGA部品1の実装構造としては、図10及び図11に示すような、スルーホール4を有する多層配線基板5を用いるものがあった。
【0003】
この多層配線基板5の表面には、前記BGA部品1のはんだバンプ3に対応したパッド6,7が設けられている。このうち、外側2列に位置するパッド6は、そのまま表面導体パターン8に接続されるのであるが、外側から3列目以降の内側のパッド7(図10で1個のみ図示)は、表面導体パターン8に接続する余地(パターンを引出す部分)がないため、そのパッド7の近傍に形成されたスルーホール4を介して内層導体パターン9に接続されるようになっていた。尚、前記BGA部品1を実装するにあたっては、前記パッド6,7に対してクリームはんだを印刷した上で、BGA部品1をマウントし、その後リフロー炉を通してはんだを溶融硬化させて電気的,物理的な接続を行うようになっている。
【0004】
ところで、近年では、部品の小形化や実装密度の高密度化により、前記パッド6,7の直径寸法が0.4mm以下とされ、その縦横の配置ピッチ(つまりBGA部品1のはんだバンプ3の形成ピッチ)も、1.0mm以下、例えば0.8mmと小形化してきている。これに対し、前記スルーホール4は、機械加工(ドリルによる穴あけ)によって形成されるために小形化に限度があり、その穴の内径寸法が0.3mm、表面導体部の直径寸法が0.6mm程度が限度であった。このため、図10及び図11に示す構成では、パッド6,7の配置ピッチが小さく(1.0mm以下)なると、導体同士間の最小クリアランスaが、0.06mm程度となってしまい、絶縁性の観点からは品質的に問題がある。
【0005】
そこで、近年では、例えば特開平8−162767号公報に示されるように、凹状バイアホールを用いることが行われてきてる。このものでは、図12及び図13に示すように、多層配線基板10は、内側に位置するパッド11を、断面U字状のいわゆる凹状バイアホール11aを介して内層導体パターン9に接続するようにしている。この場合、前記多層配線基板10は、図14に示すように、感光性絶縁樹脂の層を積上げるようにしたビルトアップ法により、次のようにして製造される。
【0006】
即ち、まず、ベース基板12の上下両面に、内層導体パターン9,13を形成し(図14(a)参照)、更にその両面に感光性絶縁樹脂14,14を積層し、必要個所(後にバイアホール11aとなる位置)にフォト法により穴14aを形成する(図14(b)参照)。次に、両面に銅メッキを施し、エッチングにより表面導体パターン8及びパッド6,11、並びに裏面側の導体パターン15を形成する(図14(c)参照)。そして、表面の導体部分にニッケル又は金のメッキを施して(図14(d)参照)、最後にソルダレジスト16を形成するのである(図14(e)参照)。
【0007】
これによれば、凹状バイアホール11aはフォト法によって形成されるため、その内径寸法を0.1mm程度に小さくすることができてパッド11自体の直径寸法もパッド6と同等に小さくすることができる。従って、パッド6,11の配置ピッチを小さくしても、導体同士間の最小クリアランスbを0.15mm程度とすることができ、もって十分な絶縁性を確保することができるのである。
【0008】
しかしながら、上記したような凹状バイアホール11aを用いる実装構造では、BGA部品1を実装した際(図15参照)に、パッド11部分のはんだ接続部17内にボイドBが含まれてしまう問題が生じていた。このようにはんだ接続部17内にボイドBが生ずると、ストレスに対する強度が低下して接続の信頼性が低下してしまう不具合を招く。はんだ接続部17内にボイドBが生ずる要因は、次のようなメカニズムによるものと考えられる。
【0009】
即ち、図15(a)は、クリームはんだ18の印刷時の様子を示しており、多層配線基板10上にメタルマスク19が密着され、スキージ20がそのメタルマスク19の上面を矢印A方向に移動されることにより、メタルマスク19上に供給されたクリームはんだ18が、透孔19aを通して基板10(パッド6,11)上に塗布され、その後メタルマスク19が上昇されるようになっている。ところが、クリームはんだ18がメタルマスク19の透孔19aを通って塗布される際に、そのクリームはんだ18が凹状バイアホール11aの開口部全体を一気に塞ぐようにしながら供給されることになり(図15(a)参照)、バイアホール11a内に空気(気泡)が閉じ込められた状態でクリームはんだ18により蓋がされた形態となる。
【0010】
そして、図15(b),(c),(d)に示すように、その状態からBGA部品1が実装されると、前記クリームはんだ18とはんだバンプ3とが一体化して溶融し硬化してはんだ接続部17となるのであるが、その際に、バイアホール11a内に残っていた空気が、その後のリフローの工程ではんだ接続部17内を上昇するように移動してボイドBとなるのである。
【0011】
なお、その他にも、上記のようなビルトアップ法により製造された多層配線基板10は、特に穴あけのための製造工程が複雑となってコスト高となり、また、パッド11と内層導体パターン13との接続が、バイアホール11aの底部のみで行われているため、メッキ金属がいわば点接続された状態となって密着強度(ピール強度)が比較的低いといった事情もあった。
【0012】
本発明は上記事情に鑑みてなされたもので、その目的は、はんだ接続部のボイドの発生を防止できて接続の信頼性を向上させることができるボールグリッドアレイパッケージ形半導体部品の実装構造を提供するにある。
【0013】
【課題を解決するための手段】
本発明者等は、ボールグリッドアレイパッケージ形半導体部品を多層配線基板に実装した際にはんだ接続部にボイドが生ずる要因は、はんだ印刷時に凹状バイアホール内に空気が閉じ込められて残存することにあるという知見に基づき、従来では凹状バイアホールとしていたものを、穴が塞がれた形態のブラインドバイアホールに置き換えることにより、はんだ印刷時の空気の残存を未然に防止することができることを確認したのである。
【0014】
即ち、本発明の請求項1のボールグリッドアレイパッケージ形半導体部品の実装構造は、ボールグリッドアレイパッケージ形の半導体部品を、バンプ接続用の複数個のパッドを有する多層配線基板に対して、前記パッドに印刷されたはんだを介して実装する構造にあって、前記パッドを、前記多層配線基板の表面導体に接続される第1のパッドと、ブラインドバイアホールを介して前記多層配線基板の内層導体に接続される第2のパッドとを含んで構成すると共に、前記第2のパッドの表面の外周部をソルダレジストにより覆うことにより、その露出部分の大きさを前記第1のパッドの大きさと均等としたところに特徴を有するものである。
【0015】
これによれば、第2のパッドは、ブラインドバイアホールを介して内層導体に接続されるので、その表面を凹凸のないフラットな状態とすることができる。また、表面導体に接続される第1のパッドの表面がフラットとされることは勿論である。従って、はんだは、共にフラットな第1及び第2のパッドの表面に印刷されることになり、空気が残存することはなくなるのである。
【0016】
この結果、本発明によれば、はんだ接続部のボイドの発生を防止できて接続の信頼性を向上させることができるという優れた効果を得ることができる。また、このブラインドバイアホールにおいては、穴の端部の周囲部における広い面積にて内層導体と接続されるようになるので、凹状バイアホールを用いた場合と比較して、接続の強度(ピール強度)を大幅に向上させることができるのである。
【0017】
ところで、上記ブラインドバイアホールを形成するための穴あけ加工にドリル等による機械加工を採用した場合、その内径寸法に限界があり、ひいては第2のパッドの大きさが、第1のパッドよりも大きくなってしまうことになる。そのように第1のパッドと第2のパッドとの大きさが相違すると、第2のパッドのはんだ接続面(導体部)が第1のパッドのはんだ接続面よりも大きくなり、部品実装後の各はんだ接続部に対するストレスのかかり具合が不均等となってしまう虞がある。ところが、第2のパッドの表面の外周部をソルダレジストにより覆うことによって、その露出部分の大きさを第1のパッドの大きさと均等とする構成とすれば、各はんだ接続部に対するストレスのかかり具合が均等となって高い接続強度を得ることができるものである。
【0018】
このとき、上記多層配線基板を、半硬化状の基材を重ね合わせてプレスしてなるサブトラクティブ基板から構成することができる(請求項2の発明)。これにより多層配線基板の製造工程が簡単となりコストダウンを図ることができるようになる。また、このサブトラクティブ基板においては、第2のパッドが第1のパッドよりも大きくなるが、パッドの配置ピッチを小さくした場合でも、導体同士間の絶縁に必要なクリアランスを十分に確保することができ、導体同士間の絶縁性を確保することができる。
【0020】
【発明の実施の形態】
以下、本発明の一実施例について、図1ないし図7を参照しながら説明する。図1及び図2は、ボールグリッドアレイパッケージ形半導体部品21(以下、BGA部品21と省略する)を、多層配線基板22に実装した様子を示している。
【0021】
前記BGA部品21は、図5(b)にも示すように、矩形状のパッケージ23の実装面(図で下面)に、ボール状の複数個のはんだバンプ24(後にはんだ接続部25となる)をグリッド状(格子状)に有して構成されている。この場合、図2から理解できるように、はんだバンプ24は、パッケージ23の下面うち、その中央部の矩形状領域を除いた矩形枠状領域に内外方向に4列に渡って形成されている。また、はんだバンプ24の縦横方向の形成ピッチ(ひいては後述するパッドの配置ピッチc)は、1.0mm以下例えば0.8mmと狭小なものとされている。
【0022】
これに対し、前記多層配線基板22は、後述するように、サブトラクティブ法により製造されるサブトラクティブ基板から構成される。この多層配線基板22は、図1及び図4に示すように、中間絶縁層26の表裏(図で上下)両面側に、夫々表面側絶縁層27、裏面側絶縁層28を有し、これと共に、前記表面側絶縁層27の表面部に位置して表面導体パターン29、表面側絶縁層27と中間絶縁層26との間に位置して内層導体パターン30、前記裏面側絶縁層28の裏面部に位置して裏面導体パターン31、裏面側絶縁層28と中間絶縁層26との間に位置して裏面側内層導体パターン32を有して構成されている。
【0023】
さて、この多層配線基板22(表面側絶縁層27)の表面部の前記BGA部品21が実装される部位には、図3にも示すように、前記はんだバンプ24に対応して複数個のバンプ接続用のパッド33,34が設けられる。そのうち外側(図1.図4で左側)2列に位置する第1のパッド33は、前記表面導体パターン29と一体に形成されるいわゆる表面べたパッドとされている。
【0024】
本実施例では、この第1のパッド33は、直径寸法d(図3参照)が例えば0.4mmの円形状に形成され、外方に延びる表面導体パターン29に接続されている。このとき、外側から2列目の第1のパッド33に接続される表面導体パターン29は、1列目の第1のパッド33同士間を通って導出されている。尚、表面導体パターン29の1本の幅寸法は、例えば0.1mmとされ、第1のパッド33と表面導体パターン29との間の最小クリアランスe(図3参照)は、例えば0.15mmとされている。
【0025】
そして、この多層配線基板22の表面のうちBGA部品21の内側2列のはんだバンプ24に対応した位置には、第2のパッド34が設けられる。図1及び図4に示すように、この第2のパッド34は、前記表面側絶縁層27を貫通するように形成されたブラインドバイアホール35を介して、前記内層導体パターン30に接続されている。
【0026】
このブラインドバイアホール35は、後述するような製造方法によって形成され、表面側絶縁層27を貫通する穴の内周面部及びその表裏両面側の開口の周囲部に連続する導体を設け、その穴を絶縁材により塞いだ形態をなし、前記第2のパッド34は、その表面周囲部のリング状の導体部に接触して覆う円形状に形成されている。また、表面側絶縁層27の下面側のリング状の導体部が、前記内層導体パターン30に一体的に接続されている。
【0027】
このとき、図3に示すように、この第2のパッド34の直径寸法fは例えば0.6mmとされ、前記第1のパッド33よりも大きいものとなっている。隣合う第2のパッド34同士間のクリアランスgは、0.2mmが確保される。なお、図1に示すように、この多層配線基板22の表裏両面部は、必要部分(パッド33,34部分等)を除いて、ソルダレジスト36により覆われるようになっている。図3及び図4には、このソルダレジスト36の図示を省略している。
【0028】
本実施例では、表面側のソルダレジスト36は、第1のパッド33の全体を露出させると共に、第2のパッド34の外周部を覆ってその露出部分の大きさを前記第1のパッド33と同等とするように設けられている。また、前記第1及び第2のパッド33及び34(露出部分)には、後述するようにペースト状のクリームはんだ37(図6参照)が印刷され、その上でBGA部品21が実装されるようになっている。
【0029】
ここで、前記多層配線基板22の製造方法(サブトラクティブ法)について述べる。図5は、多層配線基板22の製造の工程を順に示している。即ち、まず、表面側絶縁層27となる絶縁材の両面に銅箔を貼付けてなる両面銅張積層板38に(a)、ブラインドバイアホール35の形成位置に、ドリルによる穴あけ加工を行って穴38aを形成する(b)。そして、全面に銅メッキを施すことにより、穴38a内にスルーホール状のブラインドバイアホール35の導体を形成し(c)、次いで、エッチングにより、表面側に、後に表面導体パターン29及び第1のパッド33並びに第2のパッド34の一部となる表面導体39を形成すると共に、裏面側に内層導体パターン30を形成する(d)。これにより、表面導体39のうち後に第2のパッド34が形成される部分が、スルーホール40により内層導体パターン30に接続された形態とされる。
【0030】
次に、裏面側絶縁層28となる両面銅張積層板41にも同様の加工を行い、前記両面銅張積層板38とその両面銅張積層板41との間に、中間絶縁層26となるプリプレグ(半硬化)状の絶縁材42を挟んでプレス加工を行う(e)。これにより、表面側絶縁層27、中間絶縁層26、裏面側絶縁層28の三者が一体化し、内層導体パターン30及び裏面側内層導体パターン32が埋設状態とされた形態の多層基板43とされ、これと共に、絶縁材42の材料の一部がスルーホール39内に進入して穴が塞がれ、もってブラインドバイアホール35が形成されるようになる。
【0031】
そして、この多層基板43の全面に銅メッキを施し(f)、次いで、表面のエッチングにより、表面導体パターン29及び第1のパッド33並びに第2のパッド34を形成するのである(g)。この後、表面の導体部分にニッケル又は金のメッキを施して(h)、最後にソルダレジスト36を形成して(i)、多層配線基板22が構成されるのである。尚、前記ソルダレジスト36は、上述のように、第2のパッド34の露出部分の大きさを第1のパッド33と同等とするように形成され、例えば露出部分の直径寸法が0.45mmとされている。
【0032】
さて、上記のように構成された多層配線基板22に対して、BGA部品21を実装する手順について、図6及び図7も参照しながら述べる。図6は、多層配線基板22に対するBGA部品21の実装手順を示している。即ち、まず、図6(a)に示すように、多層配線基板22(パッド33,34)の上面にクリームはんだ37を印刷塗布する工程が実行される。この印刷の工程では、図7に示すようなメタルマスク44が用いられる。このメタルマスク44は、前記パッド33,34に対応した透孔44aが形成されているのであるが、このとき、第2のパッド34に対応する透孔44aは、その露出部分のみに対応した直径に形成されている。
【0033】
この印刷の工程では、多層配線基板22の上面にメタルマスク44が密着され、そのメタルマスク44上にクリームはんだ37が供給された状態で、スキージ45が矢印A方向に摺動しながら移動し、透孔44a内に充填された状態となる。この後、メタルマスク44が上昇されることにより、クリームはんだ37が、透孔44aを通してパッド33,34の上面に盛り上がった状態に印刷されるのである。
【0034】
しかる後、図6(b)に示すように、各パッド33,34とはんだバンプ24とが位置合せされた状態で、多層配線基板22上にBGA部品21がマウントされる。そして、図6(c)に示すように、図示しないリフロー炉を通されることにより、はんだバンプ24とクリームはんだ37とが溶融し一体化して硬化し、はんだ接続部25となり、もって多層配線基板22に対するBGA部品21の電気的,物理的接続がなされるのである。
【0035】
しかして、このとき、従来例で述べたように、凹状バイアホール11aを用いてパッド11と内層導体パターン9とを接続するようにしたものでは、凹状バイアホール11a内に空気が閉じ込められた状態でクリームはんだ18が印刷されてはんだ接続部17内にボイドBが生ずるといった虞があった。ところが、本実施例では、第1のパッド33の表面がフラットであることは勿論、第2のパッド34についても、ブラインドバイアホール35を介して内層導体パターン30に接続されるので、その表面を凹凸のないフラットな状態とすることができる。
【0036】
従って、本実施例によれば、クリームはんだ37は、共にフラットな第1及び第2のパッド33及び34の表面に空気が残存することなく印刷されるようになり、はんだ接続部25のボイドの発生を防止でき、ひいては接続の信頼性を大幅に向上させることができるという優れた効果を得ることができる。しかも、ブラインドバイアホール35においては、穴の端部の周囲部における広い面積にて内層導体パターン30と接続されるようになるので、凹状バイアホール11aを用いた場合と比較して、接続の強度(ピール強度)を大幅に向上させることができるものである。ちなみに、本実施例のブラインドバイアホール35では、凹状バイアホール11aを用いた場合の約10倍の強度が得られた。
【0037】
そして、本実施例では、ブラインドバイアホール35を有する多層配線基板22の製造に、サブトラクティブ法を採用するようにしたので、従来のようなビルトアップ法を用いて製造された多層配線基板10とは異なり、製造工程が簡単となり大幅なコストダウンを図ることができるようになった。この場合、サブトラクティブ法を用いたことにより、ブラインドバイアホール35を形成する穴38aの内径寸法が比較的大きく(0.3mm)なってしまう事情があるが、第2のパッド34が第1のパッド33よりも大きくなっても、導体同士間の絶縁に必要なクリアランスを十分に確保することができるものである。
【0038】
さらに、特に本実施例では、第2のパッド34の表面の外周部をソルダレジスト36により覆うことによって、その露出部分の大きさを第1のパッド33の露出部分の大きさと均等とするようにしたので、各はんだ接続部25の大きさ(パッド33,34との接着面積)が均等となって、各はんだ接続部25に対するストレスのかかり具合が均等となって高い接続強度を得ることができるというメリットも得ることができる。
【0039】
図8及び図9は、本発明の他の実施例に係る多層配線基板51を示すものである。この実施例においては、図8に示すように、バンプ接続用の3列のパッドのうち、外側1列を上記実施例と同様の第1のパッド33とし、その内側1列を上記実施例と同様の第2のパッド34(ブラインドバイアホール35を介して内層導体パターン30に接続されている)とし、最も内側の1列を第3のパッド52としている。
【0040】
これら各第3のパッド52は、この第3のパッド52と共に表面導体パターン29と一体に形成される細幅の接続部53を介して、パッド33,34,52の内側の領域に形成されたスルーホール54に接続され、そのスルーホール54を介して内層導体パターン30(あるいは32)に接続されている。この場合、スルーホール54(及び接続部53)の形成位置を設定することによって、導体同士間の0.15mm以上のクリアランス(例えば寸法hが0.158mm)が確保されるようになっている。
【0041】
このような多層配線基板51も、上記実施例と同様にサブトラクティブ法により製造される。このときには、図5(d)に示したエッチングによるパターン形成時に、表面導体パターン29、第1のパッド33、第2のパッド34の一部(スルーホール40)、第3のパッド52、導体部53となる表面導体、内層導体パターン30等を形成しておき、積層プレスによって多層基板55を構成する(以上の工程についての図示は省略)。
【0042】
そして、図9に示すように、その多層基板55のうちスルーホール54を形成する位置にドリルにより穴55aを形成し(a)、全面に銅メッキを施すことにより、穴55a内にスルーホール54の導体を形成し(b)、次いで、エッチングにより不要部を除去する(c)。これにより、詳しく図示はしていないが、第3のパッド52が接続部53を介してスルーホール54に接続された形態に構成される。この後、表面の導体部分にニッケル及び金のメッキを施して(d)、最後にソルダレジスト36を形成して(e)、多層配線基板51が構成されるのである。
【0043】
このような構成においても、第2のパッド34を設けたことにより、上記第1の実施例と同様の効果を得ることができる。そして、これと共に、第1のパッド33,第2のパッド34,第3のパッド52の3種類の異なる形態のパッドを混在させることにより、十分な絶縁性を確保しつつ合理的な配線を行うための、基板の設計の自由度をより一層高めることができるものである。
【0044】
尚、本発明は、上記した各実施例に限定されるものではなく、例えば同一の列においても、第1のパッドと第2のパッド(更には第3のパッド)とを混在させるように設けても良く、また、上記した各部の具体的な寸法や具体的な製造方法は一例に過ぎず各種の変形が可能である等、要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
【図面の簡単な説明】
【図1】本発明の一実施例を示すもので、BGA部品の基板への実装構造を示す縦断正面図
【図2】BGA部品の基板への実装構造を示す平面図
【図3】パッド部分を示す部分的な平面図
【図4】図3のX−X線に沿う縦断正面図
【図5】多層配線基板の製造工程を示す図
【図6】BGA部品の実装工程を示す図
【図7】メタルマスクの平面図
【図8】本発明の他の実施例を示す図3相当図
【図9】多層配線基板の製造工程を途中から示す図
【図10】従来例を示す図3相当図
【図11】図10のX−X線に沿う縦断正面図(a)及びY−Y線に沿う縦断正面図(b)を並べて示す図
【図12】他の従来例を示す図3相当図
【図13】図12のX−X線に沿う縦断正面図
【図14】図5相当図
【図15】図6相当図
【符号の説明】
図面中、21はボールグリッドアレイパッケージ形半導体部品、22,51は多層配線基板、24ははんだバンプ、25ははんだ接続部、29は表面導体パターン、30は内層導体パターン、33は第1のパッド、34は第2のパッド、35はブラインドバイアホール、36はソルダレジスト、37はクリームはんだを示す。
Claims (2)
- ボールグリッドアレイパッケージ形の半導体部品を、バンプ接続用の複数個のパッドを有する多層配線基板に対して、前記パッドに印刷されたはんだを介して実装する構造であって、
前記パッドは、前記多層配線基板の表面導体に接続される第1のパッドと、ホール内部に絶縁材が充填されたブラインドバイアホールを介して前記多層配線基板の内層導体に接続される第2のパッドとを含んでなると共に、
前記第2のパッドは、表面の外周部がソルダレジストにより覆われることにより、その露出部分の大きさが前記第1のパッドの大きさと均等とされていることを特徴とするボールグリッドアレイパッケージ形半導体部品の実装構造。 - 前記多層配線基板は、半硬化状の基材を重ね合わせてプレスしてなるサブトラクティブ基板からなることを特徴とする請求項1記載のボールグリッドアレイパッケージ形半導体部品の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07568697A JP3591197B2 (ja) | 1997-03-27 | 1997-03-27 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07568697A JP3591197B2 (ja) | 1997-03-27 | 1997-03-27 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270856A JPH10270856A (ja) | 1998-10-09 |
JP3591197B2 true JP3591197B2 (ja) | 2004-11-17 |
Family
ID=13583337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07568697A Expired - Fee Related JP3591197B2 (ja) | 1997-03-27 | 1997-03-27 | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591197B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7124001B2 (ja) * | 2020-03-30 | 2022-08-23 | 株式会社藤商事 | 遊技機 |
-
1997
- 1997-03-27 JP JP07568697A patent/JP3591197B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10270856A (ja) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704369B1 (en) | Flip chip bump structure and fabrication method | |
US6011694A (en) | Ball grid array semiconductor package with solder ball openings in an insulative base | |
US6256875B1 (en) | Method for manufacturing semiconductor device | |
KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
US7208349B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
US20060180344A1 (en) | Multilayer printed wiring board and process for producing the same | |
JPH1174651A (ja) | プリント配線板及びその製造方法 | |
JP2010245455A (ja) | 基板および半導体装置 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR101355732B1 (ko) | 배선기판 제조방법 | |
JP3633136B2 (ja) | 印刷配線基板 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2004179576A (ja) | 配線基板及びその製造方法 | |
JP4717316B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP3907845B2 (ja) | 半導体装置 | |
US20080000874A1 (en) | Printed wiring board and method of manufacturing the same | |
JP3591197B2 (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
JP3986608B2 (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2017152448A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |