JP3404266B2 - 配線基板の接続構造 - Google Patents

配線基板の接続構造

Info

Publication number
JP3404266B2
JP3404266B2 JP29129897A JP29129897A JP3404266B2 JP 3404266 B2 JP3404266 B2 JP 3404266B2 JP 29129897 A JP29129897 A JP 29129897A JP 29129897 A JP29129897 A JP 29129897A JP 3404266 B2 JP3404266 B2 JP 3404266B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
connection structure
circuit board
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29129897A
Other languages
English (en)
Other versions
JPH11126797A (ja
Inventor
和孝 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29129897A priority Critical patent/JP3404266B2/ja
Publication of JPH11126797A publication Critical patent/JPH11126797A/ja
Application granted granted Critical
Publication of JP3404266B2 publication Critical patent/JP3404266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子が収容
搭載される半導体素子収納用パッケージや、半導体素子
の他にコンデンサや抵抗体等の各種電子部品が搭載され
る混成集積回路装置等に用いられる配線基板を、入出力
用の球状端子を介して外部電気回路基板に表面実装した
配線基板の接続構造に関するものである。
【0002】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路装置等に用いられる配線基板は、一般にアル
ミナ質焼結体等の電気絶縁性のセラミック焼結体から成
る絶縁基体を用い、その上面の略中央部に設けた凹部周
辺から下面に、あるいはその内部及び表面に、タングス
テン(W)、モリブデン(Mo)、マンガン(Mn)等
の高融点金属から成る複数の配線導体を配設すると共
に、各配線導体を絶縁基体内に設けた前記同様の高融点
金属から成るビアホール導体で互いに接続した構造を成
している。
【0003】そして、前述のように構成された配線基板
は、例えば半導体素子収納用パッケージとして適用する
場合には、その絶縁基体の凹部底面に半導体素子をガラ
スあるいは樹脂、ロウ材等の接着剤を介して接着固定す
ると共に、該半導体素子の各電極を凹部周辺に位置する
配線導体にボンディングワイヤを介して電気的に接続
し、金属やセラミックスから成る蓋体を前記凹部を塞ぐ
ように前記接着剤と同様の封止材を介して接合し、絶縁
基体の凹部内に半導体素子を気密に収納することにより
半導体装置としていた。
【0004】近年、高周波化及び高集積化が進むICや
LSI等の半導体素子を搭載する半導体素子収納用パッ
ケージや、各種電子部品が搭載される混成集積回路装置
等に適用される配線基板は、高速信号に対応でき、高密
度で小型軽量化の要求に応えるために、外部電気回路基
板の表面に直接実装すべく、前記配線基板の電極に半田
等の球状端子を設け、該球状端子を介して直接接続する
接続方法が採用されるようになってきている。
【0005】この場合、前記球状端子は配線基板の下面
に多数配置され、該球状端子を外部電気回路基板の配線
導体上に載置当接させた後、前記球状端子を所定温度で
加熱溶融して前記配線導体に接続させることにより外部
電気回路基板上に配線基板を表面実装することが行われ
ており、配線基板に搭載された半導体素子や各種電子部
品の各電極は配線導体及びビアホール導体を介して外部
電気回路基板に電気的に接続されている。
【0006】しかし、前記球状端子を介して外部電気回
路基板上に配線基板を表面実装した場合、配線基板と外
部電気回路基板を成す絶縁基体の熱膨張率が異なること
から環境温度の変化や稼働時の自己発熱等により球状端
子には繰り返しの剪断歪みが負荷され、中央部が膨らん
だ樽形状を成す前記球状端子が配線基板の電極及び外部
電気回路基板の配線導体との接合部においてそれぞれ接
触角が鋭角となるため、この部分が高応力集中源となっ
て前記球状端子に疲労亀裂が発生し易く、接続信頼性に
欠けるという問題があった。
【0007】更に、近年の半導体素子収納用パッケージ
や混成集積回路装置等に適用される配線基板は、各種電
子装置の用途の拡大により、その使用環境は従来よりも
多彩でかつより厳しいものとなっており、とりわけ自動
車の電子制御化の発展に伴って車載環境で用いられる場
合には、使用環境が厳しい上により高い信頼性が要求さ
れており、かかる電子装置では、高い信頼性を確保する
上で重要となるのが半田等による接合部であり、例え
ば、前記半田等の球状端子による表面実装法では、例え
ば即時剪断強度や熱疲労寿命等が優れていること等が接
合信頼性を確保する上で重要となっている。
【0008】そこで、かかる問題を解消するために、図
2に示すように球状端子21の形状を制御してその高さ
を高くすることにより接合部における接触角を鈍化さ
せ、配線基板22と外部電気回路基板23を成す絶縁基
体の熱膨張差によって生じる応力の集中を低減させるこ
とが提案されている(特許第2559408号公報参
照)。
【0009】
【発明が解決しようとする課題】しかしながら、前記提
案では表面実装するために配線基板22の電極24や外
部電気回路基板23表面の配線導体25上に形成された
金属被膜26及びオーバーコート層27から成る接続部
での球状端子21の接触角が鈍化され、前述のような配
線基板22と外部電気回路基板23を成す絶縁基体の熱
膨張差によって生じる応力の集中は低減されて球状端子
21に疲労亀裂が発生し難くなるものの、球状端子21
の高さを高くすることは配線基板22と外部電気回路基
板23との接続構造が嵩だかとなって小型化の要求に反
し、高密度実装の妨げになるという課題があった。
【0010】
【発明の目的】本発明は前記課題に鑑み成されたもの
で、その目的は、配線基板を外部電気回路基板に表面実
装する際、球状端子の高さを増加させることなく該球状
端子と前記配線基板の電極や外部電気回路基板の配線導
体との接触角を鈍化して接合部の応力の集中を回避し、
球状端子に疲労亀裂を生じない高い接合信頼性を有する
高密度実装が可能で小型化が実現できる配線基板の接続
構造を提供することにある。
【0011】
【課題を解決するための手段】本発明者は、前記目的を
達成するために鋭意検討した結果、配線基板の電極端子
を形成するメタライズパッド及び外部電気回路基板表面
の配線導体を形成するメタライズ層上に、球状端子を接
着させるためのニッケル(Ni)等の金属被膜が被着形
成され、該金属被膜と接するように前記メタライズパッ
ド及びメタライズ層の剥がれを防止するためのオーバー
コート層が被着形成されているが、該オーバーコート層
は前記球状端子で表面実装する際に球状端子を形成する
半田等との濡れ性が悪いことから、前記メタライズパッ
ド及びメタライズ層との接触角が鋭角化されることを見
いだし、本発明に至った。
【0012】即ち、本発明の配線基板の接続構造は、球
状端子を介して表面実装するに際して配線基板の電極及
び外部電気回路基板表面の配線導体上に被着形成した金
属被膜とオーバーコート層とを互いにその端縁から30
μm以上離して設け、前記金属被膜と間隙を埋めた球状
端子を介して配線基板を外部電気回路基板に表面実装し
たものである。
【0013】特に、前記配線基板の電極及び外部電気回
路基板表面の配線導体上に被着形成した金属被膜とオー
バーコート層の厚さは、それぞれ3〜10μm及び20
〜50μmの範囲内であることがより望ましいものであ
る。
【0014】
【作用】本発明の配線基板の接続構造によれば、前記電
極及び配線導体上に被着形成した金属被膜とオーバーコ
ート層との間に30μm以上の間隙を設けたことから、
球状端子を所定温度で加熱溶融して前記電極及び配線導
体上に接続させる際に、溶融した球状端子材料が金属被
膜とオーバーコート層との間隙に入り込むことにより、
球状端子との接触角が鈍化される結果、応力の集中が回
避されて球状端子に疲労亀裂を生ずることがなく高い接
合信頼性を有すると共に、球状端子の高さを低くしてコ
ンパクトに実装することができることになる。
【0015】
【発明の実施の形態】以下、本発明の配線基板の接続構
造について図面に基づき詳細に説明する。
【0016】図1は、本発明の配線基板の接続構造の一
実施例を示す要部の拡大断面図である。
【0017】図において、1は球状端子2を介して配線
基板3を外部電気回路基板4に表面実装した配線基板の
接続構造であり、配線基板3の電極5及び外部電気回路
基板4表面の配線導体6上には、金属被膜7とオーバー
コート層8が30μm以上の間隙9を隔てて被着形成さ
れ、金属被膜7と間隙9を覆うように球状端子2を介し
て配線基板3が外部電気回路基板4に表面実装されてい
る。
【0018】本発明の配線基板の接続構造において、前
記電極及び配線導体上に被着形成した金属被膜とオーバ
ーコート層の間隙は、電極及び配線導体上に金属被膜を
形成する部分を残してマスキングするスクリーン印刷法
やフォトレジスト法の精度から、30μm未満では複数
の電極及び配線導体上に均一に金属被膜とオーバーコー
ト層の間隙を形成することが困難である。
【0019】従って、前記間隙は30μm以上が必要と
なるが、電極及び配線導体上に被着形成する金属被覆の
大きさは球状端子の接合強度を左右すること、高密度に
実装するために電極及び配線導体の間隔が小さく球状端
子も極力小さくしなければならないこと等から、前記間
隙は約200μm以下が望ましい。
【0020】また、前記金属被膜とオーバーコート層の
厚さは、一般的にはその目的から金属被膜としては1μ
m以上、オーバーコート層は10μm以上あれば良い
が、球状端子材料の濡れ性から該球状端子の接触角を効
果的に鈍化させると共に、熱疲労寿命等の耐久性を考慮
すると金属被膜の厚さは3〜10μmで、かつオーバー
コート層の厚さは20〜50μmの範囲内にあることが
より好適である。
【0021】本発明における前記球状端子材料としては
特に限定されるものではないが、錫(Sn)63%と鉛
(Pb)37%に代表される半田や、銀(Ag)等から
成る各種導電性材料等が適用でき、とりわけ前記金属被
膜との濡れ性や接合性等からは前記半田が好適である。
【0022】一方、前記電極や配線導体にはタングステ
ン(W)やモリブデン(Mo)、クロム(Cr)等の高
融点金属やその合金、あるいは銅(Cu)等の材料が用
いられるが、接合強度や製造コストの観点からは配線基
板の電極としてはタングステン(W)やモリブデン(M
o)が、外部電気回路基板の配線導体としては銅(C
u)が最も望ましい。
【0023】更に、前記金属被膜は電極や配線導体に密
着して球状端子を強固に接着させ得るものであればいか
なるものでも良く、例えばニッケル(Ni)やニッケル
/金(Ni/Au)、銅(Cu)、錫(Sn)等の被膜
が挙げられるが、メッキ法等の簡単な方法で前記電極や
配線導体表面に強固に被着でき、半田等の球状端子との
濡れ性を考慮するとニッケル/金(Ni/Au)あるい
は銅(Cu)が望ましい。
【0024】他方、オーバーコート層としては、配線基
板の電極及び外部電気回路基板表面の配線導体がその製
造工程や稼働中の熱履歴により絶縁基体から剥離するの
を防止できれば特に限定されるものではなく、例えば、
アルミナ(Al2 3 )等のセラミックコーティング層
や各種有機樹脂層が適用できる。
【0025】
【実施例】本発明の配線基板の接続構造を評価するに際
し、先ず、Al2 3 を主成分とし、SiO2 、Mg
O、CaO等の焼結助剤を添加混合して調製した泥漿を
周知のドクターブレード法やカレンダーロール法等のテ
ープ成形技術により、厚さ約300μmのセラミックグ
リーンシートを成形し、該セラミックグリーンシートの
所定位置に打ち抜き加工を施してビアホールを形成し
た。
【0026】一方、Wを主成分とする粉末に、アルミナ
粒子を適量添加し、周知の有機バインダー、可塑剤、溶
剤を添加して混練機で混練して配線用の導電ペーストを
作製した。
【0027】先ず、得られたセラミックグリーンシート
上に前記配線回路用ペーストを用いて配線回路をスクリ
ーン印刷法で形成すると共に、ビアホール部分にも前記
スクリーン印刷法あるいは圧力充填法により前記配線回
路用ペーストを充填し、更に、配線基板の表層部となる
セラミックグリーンシート上には電極を被着形成し、そ
れらを積層したものを水素(H2 )と窒素(N2 )の混
合ガスから成る還元性雰囲気中、約1600℃の温度で
焼成して、厚さが約1.25mmの5層から成る評価用
の配線基板を作製した。
【0028】かくして得られた配線基板の電極の周縁部
を覆うようにアルミナ(Al2 3)を主成分とするコ
ーティング材から成る厚さを種々設定したオーバーコー
ト層を被着形成した後、スクリーン印刷法で金属被膜を
形成する部分以外をマスキングし、次いでNiメッキの
後にAuメッキを施して種々の厚さを有する金属被膜を
形成した。
【0029】その後、ケミカルエッチングにより前記マ
スキング材を除去して金属被膜の周囲とオーバーコート
層との間に種々の間隙を有する配線基板を作製した。
【0030】一方、外部配線回路基板としては、銅(C
u)から成る配線導体を有するプリント基板を準備し、
前記配線基板と同様にして前記配線基板を表面実装する
配線導体の該当部分に、金属被膜とオーバーコート層の
間隙を種々設定してそれらを被着形成した。
【0031】次いで、前記配線基板の電極上に、スクリ
ーン印刷法でSn63%−Pb37%の半田から成るペ
ーストを用いて端子部を印刷した。
【0032】かくして得られた配線基板の端子部を外部
電気回路基板の配線導体上に載置当接させた後、リフロ
ー炉にて前記端子部を230℃の温度で加熱溶融して前
記配線導体に接続させることにより、高さが0.4mm
の球状端子を介して外部電気回路基板上に配線基板を表
面実装した評価用の配線基板の接続構造を有する試料を
作製した。
【0033】尚、前記同様にして配線基板及び外部配線
回路基板のいずれか、あるいは両方共、金属被膜とオー
バーコート層の境界に間隙を設けずに密着させた配線基
板及び外部配線回路基板を比較例とした。
【0034】かくして得られた評価用の配線基板の接続
構造を有する試料を用いて、研磨加工して鏡面仕上げし
た試料断面を走査型電子顕微鏡を用いて写真撮影し、該
写真より金属被膜及びオーバーコート層の厚さ、並びに
金属被膜とオーバーコート層の間隙を3点以上計測し、
その平均値を求めた。
【0035】また、前記金属被膜の大きさは球状端子の
接着力に大きく影響するため、該接着力に及ぼす因子の
相関を評価するために、配線基板の電極と金属被膜の各
半径の差に対する前記間隙の割合を算出した。
【0036】次に、前記試料について、−40℃と10
0℃の温度サイクル試験を行い、250サイクル毎に球
状端子に発生するクラックの進展を電気的導通の有無を
測定し、導通不良を生じたサイクル数て熱疲労寿命を評
価した。
【0037】また、球状端子の接触角は前記走査型電子
顕微鏡による写真から、オーバーコート層の上面と球状
端子との接触角を、また比較例では金属被膜と球状端子
の接触角を2点以上計測し、接触角の小さい鋭角の値を
求めた。
【0038】
【表1】
【0039】表から明らかなように、金属被膜とオーバ
ーコート層の境界に間隙を設けていない比較例の試料番
号1では500サイクルで既に導通不良を生じており、
本発明の請求範囲外である前記間隙が30μm未満の試
料番号2では750サイクルで導通不良を生じているの
に対して、本発明ではいずれも1000サイクル未満で
は導通不良は認められなかった。
【0040】また、前記評価用の配線基板を構成する絶
縁基体の組成を変えて熱膨張率の異なる配線基板を用い
て前記同様に評価したところ、前記実施例と同様の効果
を奏することを確認した。
【0041】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更が可能である。
【0042】
【発明の効果】本発明の配線基板の接続構造は、球状端
子を接続する配線基板の電極及び外部電気回路基板の配
線導体上の形成した金属被覆とオーバーコート層との境
界に30μm以上の間隙を設けたことから、球状端子の
接合部との接触角が鈍化されて歪みの集中が回避され、
球状端子部に短時間で疲労亀裂が発生することがなく高
い接合信頼性を有するのは勿論、球状端子の高さを低
く、小さく形成することができ、従って高密度実装が可
能となり、小型軽量化の要求を満足した優れた配線基板
の接続構造を得ることができる。
【図面の簡単な説明】
【図1】本発明の配線基板の接続構造の要部を拡大した
断面図である。
【図2】従来の配線基板の接続構造の要部を拡大した断
面図である。
【符号の説明】
1 配線基板の接続構造 2 球状端子 3 配線基板 4 外部電気回路基板 5 電極 6 配線導体 7 金属被覆 8 オーバーコート層 9 間隙

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】球状端子を介して配線基板を外部電気回路
    基板に表面実装した配線基板の接続構造であって、前記
    配線基板の電極及び外部電気回路基板表面の配線導体上
    面に30μm以上の間隙を設けて金属被膜とオーバーコ
    ート層を被着形成したことを特徴とする配線基板の接続
    構造。
  2. 【請求項2】前記金属被膜及びオーバーコート層の厚さ
    がそれぞれ3〜10μm及び20〜50μmの範囲内で
    あることを特徴とする請求項1に記載の配線基板の接続
    構造。
JP29129897A 1997-10-23 1997-10-23 配線基板の接続構造 Expired - Fee Related JP3404266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29129897A JP3404266B2 (ja) 1997-10-23 1997-10-23 配線基板の接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29129897A JP3404266B2 (ja) 1997-10-23 1997-10-23 配線基板の接続構造

Publications (2)

Publication Number Publication Date
JPH11126797A JPH11126797A (ja) 1999-05-11
JP3404266B2 true JP3404266B2 (ja) 2003-05-06

Family

ID=17767086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29129897A Expired - Fee Related JP3404266B2 (ja) 1997-10-23 1997-10-23 配線基板の接続構造

Country Status (1)

Country Link
JP (1) JP3404266B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666591B2 (ja) 2002-02-01 2005-06-29 株式会社トッパンNecサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5171750B2 (ja) * 2009-07-17 2013-03-27 京セラ株式会社 バンプ付き配線基板及び実装構造体
JP6181455B2 (ja) * 2013-07-31 2017-08-16 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JPH11126797A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
US5897724A (en) Method of producing a hybrid integrated circuit
CN107993985A (zh) 电子部件搭载用基板、电子装置以及电子模块
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH11219849A (ja) 積層セラミックコンデンサ
JP3404266B2 (ja) 配線基板の接続構造
JP2627509B2 (ja) 導電層を有する電子部品
JP3732923B2 (ja) 配線基板
JP3744678B2 (ja) 配線基板の実装構造
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP3450119B2 (ja) メタライズ組成物及びそれを用いた配線基板
JP2703456B2 (ja) 配線基板
JP2849607B2 (ja) メタライズ金属層を有するセラミック基板の製造方法
JPH0432297A (ja) 多層配線基板及びその製造方法
JP3512554B2 (ja) 配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP3145614B2 (ja) セラミック配線基板
JP2000252611A (ja) 配線基板およびその製造方法
JP2831182B2 (ja) 金の導電層を有する電子部品
JP3752359B2 (ja) 配線基板
JPH09135059A (ja) 配線基板
JPH11135908A (ja) 配線基板の接続構造
JP3450111B2 (ja) メタライズ組成物及びそれを用いた配線基板
JP2000286517A (ja) 配線基板の実装構造
JP2000156304A (ja) ジャンパー抵抗器
JP2001203440A (ja) 配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees