JPH06120364A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH06120364A
JPH06120364A JP4268471A JP26847192A JPH06120364A JP H06120364 A JPH06120364 A JP H06120364A JP 4268471 A JP4268471 A JP 4268471A JP 26847192 A JP26847192 A JP 26847192A JP H06120364 A JPH06120364 A JP H06120364A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
brazing material
metallized
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4268471A
Other languages
English (en)
Other versions
JP2750248B2 (ja
Inventor
Tetsuo Hirakawa
哲生 平川
Ryuichi Imura
隆一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4268471A priority Critical patent/JP2750248B2/ja
Publication of JPH06120364A publication Critical patent/JPH06120364A/ja
Application granted granted Critical
Publication of JP2750248B2 publication Critical patent/JP2750248B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】 (修正有) 【目的】絶縁基体に被着させたメタライズ金属層に金属
枠体を強固にロウ付けし、容器の気密封止を完全として
内部に収容する半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パッケ
ージを提供することにある。 【構成】絶縁基体1の表面に設けたメタライズ金属層7
に金属枠体8をロウ材9を介しロウ付けするとともに該
金属枠体8に金属製蓋体2を取着し、内部に半導体素子
3を気密に収容するようになした半導体素子収納用パッ
ケージであって、前記ロウ材9が銀に金を5乃至25重
量%含有させた金ー銀合金から成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、通常、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
外周縁にかけて導出されたタングステン、モリブデン、
マンガン等の高融点金属粉末から成るメタライズ配線層
を有する絶縁基体と、半導体素子を外部電気回路に電気
的に接続するために前記メタライズ配線層に銀ロウ等の
ロウ材を介してロウ付けされた外部リード端子と、コバ
ール金属や42アロイ等の金属から成る蓋体とから構成
されており、絶縁基体の凹部底面に半導体素子を取着固
定するとともに該半導体素子の各電極とメタライズ配線
層とをボンディングワイヤを介して電気的に接続し、し
かる後、絶縁基体上面に金属製蓋体を溶接し、絶縁基体
と金属製蓋体とから成る容器内部に半導体素子を気密に
封止することによって最終製品としての半導体装置とな
る。
【0003】尚、前記従来の半導体素子収納用パッケー
ジは通常、絶縁基体の上面にコバール金属や42アロイ
等の金属から成る金属枠体を予め銀ロウ等のロウ材を介
しロウ付けしておくとともに該金属枠体に金属製蓋体を
シームウエルド法等により溶接させることによって金属
製蓋体は絶縁基体の上面に取着され、これによって絶縁
基体と金属製蓋体とから成る容器が気密に封止される。
【0004】また前記絶縁基体への金属枠体のロウ付け
は、まず絶縁基体の上面に金属枠体より若干大きめの面
積にタングステン、モリブデン、マンガン等の高融点金
属粉末から成るメタライズ金属層を従来周知のスクリー
ン印刷法等の厚膜手法を採用することによって被着形成
し、次に前記メタライズ金属層上に銀ロウ等のロウ材と
金属枠体とを順次載置させ、最後に前記ロウ材に約80
0℃の温度を印加し、ロウ材を加熱溶融させることによ
って行われる。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
に被着させたメタライズ金属層に金属枠体を銀ロウ(銀
70乃至90重量%ー銅10乃至30重量%合金)から成るロウ
材を介してロウ付けしており、該銀ロウを構成する銅は
極めて酸化し易い金属であることから絶縁基体に被着さ
せたメタライズ金属層に金属枠体をロウ付けした後、大
気中に含まれる水分が接触すると銅の酸化物( 錆) を形
成し、外観不良となる変色が発生してしまう。
【0006】また前記銅の錆は極めて脆いため絶縁基体
に設けたメタライズ金属層と金属枠体とのロウ付け強度
が大きく劣化し、金属枠体に外力が印加されると該外力
によって金属枠体がメタライズ金属層より容易に外れ、
容器の気密封止が破れて内部に収容する半導体素子を長
期間にわたり正常、且つ安定に作動させることができな
いという欠点を有していた。
【0007】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体に被着させたメタライズ金属層
に金属枠体を強固にロウ付けし、容器の気密封止を完全
として内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。
【0008】
【課題を解決するための手段】本発明は絶縁基体の表面
に設けたメタライズ金属層に金属枠体をロウ材を介しロ
ウ付けするとともに該金属枠体に金属製蓋体を取着し、
内部に半導体素子を気密に収容するようになした半導体
素子収納用パッケージであって、前記ロウ材が銀に金を
5乃至25重量%含有させた金ー銀合金から成ることを
特徴とするものである。
【0009】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体に被着させたメタライズ金属層に金属枠体
をロウ付けするロウ材として化学的に安定で、脆い酸化
物(錆)を発生することのない金を5乃至25重量%含
有させた金ー銀合金を使用したことから金属枠体を絶縁
基体のメタライズ金属層に強固にロウ付けすることが可
能となり、容器の気密封止を完全として内部に収容する
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることができる。
【0010】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、図中、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体素子3 を収容
する容器が構成される。
【0011】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面中央部に半導体素子3 を収容
するための空所を形成する凹部1aが設けてあり、該凹部
1a底面には半導体素子3 がロウ材、ガラス、樹脂等の接
着剤を介して取着される。
【0012】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法を採用することによってセラミックグ
リーンシート( 生シート) を形成し、しかる後、前記セ
ラミックグリーンシートに適当な打ち抜き加工を施すと
ともに複数枚積層し、高温( 約1600℃) で焼成すること
によって製作される。
【0013】また前記絶縁基体1 には凹部1a周辺から外
周縁にかけて複数個のメタライズ配線層4 が被着形成さ
れており、該メタライズ配線層4 の凹部1a周辺部には半
導体素子3 の電極がボンディングワイヤ5 を介して電気
的に接続され、また絶縁基体1 の外周縁に導出する部位
には外部リード端子6 がロウ材を介してロウ付けされ
る。
【0014】前記絶縁基体1 に設けたメタライズ配線層
4 はタングステン、モリブデン、マンガン等の金属粉末
から成り、該メタライズ配線層4 は外部電気回路に接続
される外部リード端子6 に半導体素子3 の各電極を電気
的に導通させる作用を為す。
【0015】前記メタライズ配線層4 は例えば、タング
ステン等の金属粉末に有機溶剤、溶媒を添加混合して得
た金属ペーストを絶縁基体1 となるセラミックグリーン
シートに予め従来周知のスクリーン印刷法により所定パ
ターンに印刷塗布しておくことによって絶縁基体1 の所
定位置に被着形成される。
【0016】尚、前記メタライズ配線層4 はその露出す
る外表面にニッケル、金等の耐蝕性に優れ、且つロウ材
と濡れ性の良い金属をメッキ法により1.0 乃至20.0μm
の厚みに層着させておくとメタライズ配線層4 の酸化腐
食を有効に防止することができるとともにメタライズ配
線層4 とボンディングワイヤ5 及び外部リード端子6と
のロウ付け接合を強固なものとなすことができる。従っ
て、前記メタライズ配線層4 の表面にはニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【0017】また前記絶縁基体1 に被着したメタライズ
配線層4 にロウ付けされる外部リード端子6 はコバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケル合金) 等の金属材料から成り、半導体素子3 の
各電極を外部電気回路に電気的に接続する作用を為す。
【0018】前記外部リード端子6 はコバール金属等の
インゴット( 塊) を圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用し、所定の棒状に形成するこ
とによって製作される。
【0019】また一方、前記絶管基体1はその上面にメ
タライズ金属層7 が被着形成されており、該メタライズ
金属層7 には金属枠体8 がロウ材9 を介してロウ付けさ
れている。
【0020】前記絶縁基体1 上面のメタライズ金属層7
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、該メタライズ金属層7 は金属枠体8 を絶
縁基体1 にロウ付けする際の下地金属層として作用す
る。
【0021】前記メタライズ金属層7 はタングステン等
の金属粉末に適当な有機溶剤、溶媒を添加混合して得た
金属ペーストを絶縁基体1 となるセラミックグリーンシ
ート上に従来周知のスクリーン印刷法等により所定厚み
に印刷塗布しておくことによって絶縁基体1 の上面に被
着形成される。
【0022】また前記メタライズ金属層7 にロウ材9 を
介してロウ付けされる金属枠体8 はコバール金属や42ア
ロイ等の金属材料から成る金属製蓋体2 を絶縁基体1 に
取着する際の下地金属部材として作用し、金属枠体8 に
金属製蓋体2 をシームウエルド法等により溶接すること
によって金属製蓋体2 は絶縁基体1 上に取着される。
【0023】前記金属枠体8 はコバール金属や42アロイ
等の金属材料から成り、該コバール金属等のインゴット
( 塊) を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の枠状に形成され
る。
【0024】前記金属枠体8 はまた絶縁基体1 に設けた
メタライズ金属層7 にロウ材9 を介してロウ付けされ、
該ロウ材9 は銀に金を5乃至25重量%含有させた金ー
銀合金から成る。
【0025】前記金ー銀合金から成るロウ材9 ははそれ
自体が化学的に安定な金がロウ材9の酸化を有効に防止
し、これによってロウ材9 自身の酸化による酸化物(
錆) の生成が皆無のものとなっている。そのため絶縁基
体1 に設けたメタライズ金属層7 に金属枠体8 をロウ材
9 を介してロウ付けした後、ロウ材9 に大気中に含まれ
る水分が接触したとしてもロウ材9 には変色等の原因と
なる脆い酸化物( 錆) が発生することは殆どなく、メタ
ライズ金属層7 と金属枠体8 とのロウ付け強度を極めて
強いものに維持することができる。
【0026】尚、前記ロウ材9 は銀に含有させる金の含
有量が5重量%未満であると金がロウ材9 の酸化腐食、
特に銀の酸化腐食を有効に防止することができず、その
結果、ロウ材9 を構成する銀が大気中に含まれる水分等
によって腐食を受け、金属枠体8 のメタライズ金属層7
に対するロウ付け強度が大きく劣化してしまい、た25
重量%を越えるとロウ材9 の融点が1000℃を越える高い
ものとなり、金属枠体8 を絶間基体1 に設けたメタライ
ズ金属層7 にロウ付けする際、そのロウ付けの作業性が
悪くなる。従って、前記ロウ材9 は銀に含有させる金の
含有量が5乃至25重量%の範囲に特定される。
【0027】かくして上述の半導体素子収納用パッケー
ジによれば絶縁基体1 の凹部1a底面に半導体素子3 をロ
ウ材、ガラス、樹脂等の接着剤を介して取着するととも
に該半導体素子3 の各電極をボンディングワイヤ5 を介
してメタライズ配線層4 に電気的に接続し、しかる後、
絶縁基体1 の上面にロウ付けした金属枠体8 に金属製蓋
体2 をシームウエルド法等により溶接し、絶縁基体1 と
金属製蓋体2 とから成る容器内部に半導体素子3 を気密
に封止することによって最終製品としての半導体装置と
なる。
【0028】尚、本発明は上述した半導体素子収納用パ
ッケージに限定されるものではなく、本発明の要旨を逸
脱しない範囲であれば種々の変更は可能である。
【0029】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体に被着させたメタライズ金属層に金属
枠体を銀ー金合金から成るロウ材を介してロウ付けした
ことから、絶縁基体に被着させたメタライズ金属層に金
属枠体をロウ付けした後、ロウ材に大気中に含まれる水
分が接触したとしてもロウ材には酸化物が生成されるこ
とは一切なく、その結果、メタライズ金属層と金属枠体
とのロウ付け強度を極めて強いものに維持することが可
能となるとともに外観不良の原因となる変色の発生を皆
無となすことができる。
【0030】従って、本発明の半導体素子収納用パッケ
ージによれば容器の気密封止が完全となり、内部に収容
する半導体素子を長期間にわたり正常、且つ安定に作動
させることができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図ある。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1・・・・・絶縁基体 2・・・・・蓋体 3・・・・・半導体素子 4・・・・・メタライズ配線層 6・・・・・外部リード端子 7・・・・・メタライズ金属層 8・・・・・金属枠体 9・・・・・ロウ材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体の表面に設けたメタライズ金属層
    に金属枠体をロウ材を介しロウ付けするとともに該金属
    枠体に金属製蓋体を取着し、内部に半導体素子を気密に
    収容するようになした半導体素子収納用パッケージであ
    って、前記ロウ材が銀に金を5乃至25重量%含有させ
    た金ー銀合金から成ることを特徴とする半導体素子収納
    用パッケージ。
JP4268471A 1992-10-07 1992-10-07 半導体素子収納用パッケージ Expired - Lifetime JP2750248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4268471A JP2750248B2 (ja) 1992-10-07 1992-10-07 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4268471A JP2750248B2 (ja) 1992-10-07 1992-10-07 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH06120364A true JPH06120364A (ja) 1994-04-28
JP2750248B2 JP2750248B2 (ja) 1998-05-13

Family

ID=17458966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4268471A Expired - Lifetime JP2750248B2 (ja) 1992-10-07 1992-10-07 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2750248B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260686B1 (ko) * 1997-01-31 2000-07-01 포만 제프리 엘 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
US6395578B1 (en) * 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260686B1 (ko) * 1997-01-31 2000-07-01 포만 제프리 엘 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법
US6395578B1 (en) * 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Also Published As

Publication number Publication date
JP2750248B2 (ja) 1998-05-13

Similar Documents

Publication Publication Date Title
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP2883235B2 (ja) 半導体素子収納用パッケージ
JPH03196664A (ja) 半導体素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP2724864B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JPH08115990A (ja) 半導体素子収納用パッケージ
JPH06120401A (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JPH05275608A (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2728584B2 (ja) 半導体装置の製造方法
JP2750256B2 (ja) 半導体素子収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JPH05144966A (ja) 半導体素子収納用パツケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JPH0637199A (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ